JP3388603B2 - 乗算回路 - Google Patents
乗算回路Info
- Publication number
- JP3388603B2 JP3388603B2 JP5516293A JP5516293A JP3388603B2 JP 3388603 B2 JP3388603 B2 JP 3388603B2 JP 5516293 A JP5516293 A JP 5516293A JP 5516293 A JP5516293 A JP 5516293A JP 3388603 B2 JP3388603 B2 JP 3388603B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- wave
- negative
- differential pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、正弦波、否定正弦波、
余弦波、否定余弦波から夫々の２倍波を得ることのでき
る乗算回路に関する。 【０００２】 【従来の技術】この種の乗算回路はアナログ・デジタル
変換器等に用いられるが、図２は従来の乗算回路の回路
図を示してある。正弦波と否定正弦波の２倍波を得る第
１の回路と、余弦波と否定余弦波を得る第２の回路に分
かれているが、いずれも二重平衡型差動増幅回路からな
る。第１の回路は、６個のトランジスタＱ５０、Ｑ５
１、Ｑ５２、Ｑ５３、Ｑ５４、Ｑ５５、定電流源Ｓ５
０、負荷抵抗Ｒ５０、Ｒ５１からなり、トランジスタＱ
５０、５１、Ｑ５２、Ｑ５３が上側差動対、トランジス
タＱ５４、Ｑ５５が下側差動対を形成している。 【０００３】５０と５１が上側差動対の入力端子、５２
と５３が下側差動対の入力端子、５４と５５が出力端子
であり、出力端子５４は抵抗Ｒ５０、出力端子Ｒ５５は
抵抗Ｒ５１を介して直流電圧ＶCCの加えられる電源端子
６２に夫々接続される。第２の回路は、６個のトランジ
スタＱ５６、Ｑ５７、Ｑ５８、Ｑ５９、Ｑ６０、Ｑ６
１、定電流源Ｓ５１、負荷抵抗Ｒ５２、Ｒ５３からな
り、トランジスタＱ５６、５７、Ｑ５８、Ｑ５９が上側
差動対、トランジスタＱ６０、Ｑ６１が下側差動対を形
成している。 【０００４】５６と５７が上側差動対の入力端子、５８
と５９が下側差動対の入力端子、６０と６１が出力端子
であり、出力端子６０は抵抗Ｒ５２、出力端子Ｒ６１は
抵抗Ｒ５３を介して電源端子６２に夫々接続される。ト
ランジスタＱ５４とトランジスタＱ５５のエミッタは定
電流源Ｓ５０、トランジスタＱ６０とトランジスタＱ６
１のエミッタは定電流源Ｓ５１を介して夫々アースされ
る。 【０００５】このように構成された第１の回路の上側差
動対の入力端子５０に入力Ａとして正弦波sin θ、入力
端子５１に入力NOT Ａとして否定正弦波−sin θ、下側
差動対の入力端子５２に入力Ｂとして余弦波cos θ、入
力端子５３に入力NOT Ｂとして否定余弦波−cos θが加
えられる。二重平衡型差動増幅回路の出力端子５５と出
力端子５４間には、（１）式に示す出力（Ｘ−NOT Ｘ）
が得られる。 Ｇ（Ａ−NOT Ａ）（Ｂ−NOT Ｂ） （１） ただし、Ｇは第１の回路を構成する二重平衡型差動増幅
回路の利得である。 【０００６】出力（Ｘ−NOT Ｘ）は２Ｇsin (2θ) とな
るから、出力端子５４には出力Ｘとして入力の２倍波で
ある正弦波sin (2θ) 、出力端子５５には出力NOT Ｘと
して入力の２倍波である否定正弦波−sin (2θ) が得ら
れる。第２の回路の上側差動対の入力端子５６に入力Ｂ
として余弦波cos θ、入力端子５７に入力NOT Ａとして
否定正弦波−sin θ、下側差動対の入力端子５８に入力
Ｂとして余弦波cos θ、入力端子５９に入力Ａとして正
弦波sin θが加えられる。出力端子６０と出力端子６１
間には、（２）式に示す出力（Ｙ−NOT Ｙ）が得られ
る。 【０００７】 Ｇ（Ｂ−NOT Ａ）（Ｂ−Ａ） （２） 出力（Ｙ−NOT Ｙ）はＧcos (2θ) となるから、出力端
子６０には出力Ｙとして入力の２倍波である余弦波cos
(2θ) 、出力端子６１には出力NOT Ｙとして入力の２倍
波である否定余弦波−cos (2θ) が得られる。第２の回
路の利得Ｇを第１の回路の２倍にすることにより、出力
Ｘ、出力NOT Ｘ、出力Ｙ、出力NOT Ｙの振幅は同じにな
る。なお、NOT Ａ、NOT Ｂ、NOT Ｘ、NOT Ｙは図２では
夫々Ａバー、Ｂバー、Ｘバー、Ｙバーとして表してあ
る。 【０００８】アナログ・デジタル変換器では、この乗算
回路を例えば２段、３段と直列接続することにより４倍
波、８倍波といった信号を得るようにしてある。ところ
がこのような従来の乗算回路は、前記したように第２の
回路の利得Ｇを第１の回路の利得Ｇに比較して２倍にす
る必要がある。無論、乗算回路の出力として得られる正
弦波と余弦波の２倍波の振幅は、同じであることが望ま
しい。従って、第１の回路の負荷抵抗Ｒ５０、Ｒ５１お
よび第２の回路の負荷抵抗Ｒ５２、Ｒ５３の値を主に調
整することによりその振幅を合わせるようにしてある。 【０００９】例えば、Ｒ５０＝Ｒ５１＝２・Ｒ５２＝２
・Ｒ５３のように第１の回路の抵抗Ｒ５０、Ｒ５１の値
を第２の回路の抵抗Ｒ５２、Ｒ５３の２倍にすることに
より、その振幅を合わせることができる。しかし、この
ように負荷抵抗を異ならせると直流電圧降下が異なるか
ら、第１の回路と第２の回路の出力端子では直流電圧も
異なる。また、直列接続した場合、次段の入力電流（ベ
ース電流）により異なった直流オフセット電圧を生ず
る。そして、このオフセット電圧が次段の第１の回路と
第２の回路の直流動作点を狂わせて利得誤差を生じさせ
るので、最終段の乗算回路の出力として得られる正弦波
と余弦波の振幅に大きな差を生じ易い。また、入力NOT
Ｂは下側差動対の入力だけに用いられるので、回路的に
接続が難しい。これは、４つの入力は同じ直流レベルで
乗算回路に加えられるので、入力NOT Ｂの直流レベルだ
けを変更する必要があり、回路の整合をとり難いことに
よる。 【００１０】 【発明が解決しようとする課題】本発明の課題は、従来
の乗算回路の正弦波と否定正弦波の２倍波を得る第１の
回路と、余弦波と否定余弦波の２倍波を得る第２の回路
の利得の差をなくし、夫々の回路の負荷抵抗の調整を必
要とせず、良好な直列接続が可能な乗算回路を提供する
ことにある。また、乗算回路内部の整合性を良くするこ
とにある。 【００１１】 【課題を解決するための手段】本発明は、正弦波、否定
正弦波、余弦波、否定余弦波を入力して、夫々の２倍波
を得る乗算回路において、正弦波及び否定正弦波の２倍
波を得る第１の回路は第１と第２の二重平衡型差動増幅
回路からなり、２つの差動増幅回路の上側差動対の入力
側、下側差動対の入力側、出力側は互いに並列接続され
ており、並列接続された上側差動対の入力を正弦波と否
定正弦波、下側差動対の入力を余弦波と否定余弦波とす
ることにより出力側から正弦波及び否定正弦波の２倍波
が得られ、余弦波及び否定余弦波の２倍波を得る第２の
回路は第３と第４の二重平衡型差動増幅回路からなり、
２つの該差動増幅回路の出力側は並列接続されており、
第３の差動増幅回路の上側差動対の入力を余弦波と否定
正弦波、下側差動対の入力を余弦波と正弦波、第４の差
動増幅回路の上側差動対の入力を正弦波と否定余弦波、
下側差動対の入力を否定正弦波と否定余弦波とすること
により並列接続された第３と第４の差動増幅回路の出力
側から余弦波及び否定余弦波の２倍波が得られることを
特徴とする。 【００１２】 【実施例】以下、本発明の乗算回路の実施例を示す図１
の回路図を参照しながら説明する。本発明の乗算回路
は、正弦波及び否定正弦波の２倍波を得る第１の回路１
０と、余弦波及び否定余弦波の２倍波を得る第２の回路
１１から構成される。第１の回路１０は、第１と第２の
二重平衡型差動増幅回路からなる。第１の二重平衡型差
動増幅回路は、上側差動対を形成する４つのトランジス
タＱ５、Ｑ６、Ｑ７、Ｑ８、下側差動対を形成する２つ
のトランジスタＱ９、Ｑ１０からなり、下側差動対の共
通接続されたエミッタ部分は定電流源Ｓ２を介してアー
スされる。上側差動対は、トランジスタＱ５とトランジ
スタＱ６、トランジスタＱ７とトランジスタＱ８が夫々
１組であり、トランジスタＱ５とトランジスタＱ６の共
通接続されたエミッタ部分にトランジスタＱ９のコレク
タが接続される。 【００１３】第２の二重平衡型差動増幅回路は、上側差
動対を形成する４つのトランジスタＱ１１、Ｑ１２、Ｑ
１３、Ｑ１４と下側差動対を形成する２つのトランジス
タＱ１５、Ｑ１６からなり、下側差動対の共通接続され
たエミッタ部分は定電流源Ｓ３を介してアースされる。
上側差動対は、トランジスタＱ１１とトランジスタＱ１
２、トランジスタＱ１３とトランジスタＱ１４が夫々１
組であり、トランジスタＱ１１とトランジスタＱ１２の
共通接続されたエミッタ部分にトランジスタＱ１５のコ
レクタが接続される。 【００１４】そして、第１の二重平衡型差動増幅回路の
上側差動対の入力端子に相当するトランジスタＱ５、Ｑ
７のベースと、第２の二重平衡型差動増幅回路の上側差
動対の入力端子に相当するトランジスタＱ１１、Ｑ１３
のベースが互いに接続されており、それらのベースは抵
抗Ｒ５を介してトランジスタＱ１のエミッタに接続され
る。トランジスタＱ１のベースは、第１の回路の入力端
子１に接続され、コレクタは直流電圧ＶCCの加えられる
電源端子４に接続され、エミッタはダイオード接続され
たトランジスタＱ２９、定電流源Ｓ１を介してアースさ
れる。 【００１５】また、第１の二重平衡型差動増幅回路の上
側差動対の他方の入力端子に相当するトランジスタＱ
６、Ｑ８のベースと、第２の二重平衡型差動増幅回路の
上側差動対の他方の入力端子に相当するトランジスタＱ
１２、Ｑ１４のベースが互いに接続されており、それら
のベースは抵抗Ｒ６を介してトランジスタＱ２のエミッ
タに接続される。トランジスタＱ２のベースは、第１の
回路の他方の入力端子２に接続され、コレクタは電源端
子４に接続され、エミッタはダイオード接続されたトラ
ンジスタＱ３０、定電流源Ｓ４を介してアースされる。 【００１６】さらに、第１の二重平衡型差動増幅回路の
下側差動対の入力端子に相当するトランジスタＱ９のベ
ースと、第２の二重平衡型差動増幅回路の下側差動対の
入力端子に相当するトランジスタＱ１５のベースが接続
され、第２の回路１１のトランジスタＱ３１のエミッタ
に接続される。トランジスタＱ３１はダイオード接続さ
れ、エミッタは定電流源Ｓ５を介してアースされ、コレ
クタは抵抗Ｒ７を介してトランジスタＱ３のエミッタに
接続される。 【００１７】また、第１の二重平衡型差動増幅回路の下
側差動対の他方の入力端子に相当するトランジスタＱ１
０のベースと、第２の二重平衡型差動増幅回路の下側差
動対の他方の入力端子に相当するトランジスタＱ１６の
ベースが接続され、第２の回路１１のトランジスタＱ３
２のエミッタに接続される。トランジスタＱ３２はダイ
オード接続されており、エミッタは定電流源Ｓ８を介し
てアースされ、コレクタは抵抗Ｒ８を介してトランジス
タＱ４のエミッタに接続される。 【００１８】第１の二重平衡型差動増幅回路の出力端子
に相当するトランジスタＱ５、Ｑ８のコレクタと、第２
の二重平衡型差動増幅回路の出力端子に相当するトラン
ジスタＱ１１、Ｑ１４のコレクタも互いに接続され、第
１の回路１０の出力端子７に接続される。出力端子７は
負荷抵抗Ｒ１を介して電源端子４に接続される。 【００１９】また、第１の二重平衡型差動増幅回路の他
方の出力端子に相当するトランジスタＱ６、Ｑ７のコレ
クタと、第２の二重平衡型差動増幅回路の他方の出力端
子に相当するトランジスタＱ１２、Ｑ１３のコレクタも
互いに接続され、第１の回路１０の他方の出力端子６に
接続される。出力端子６は、負荷抵抗Ｒ２を介して電源
端子４に接続される。なお、第１の回路１０の差動対を
形成するトランジスタのエミッタには、局部負帰還をか
ける抵抗Ｒ９〜Ｒ２０が接続されている。結局、第１の
回路１０では、２つの二重平衡型差動増幅回路の上側差
動対の入力側、下側差動対の入力側、出力側が互いに並
列接続されていることになる。 【００２０】第２の回路１１は、第３と第４の二重平衡
型差動増幅回路からなる。第３の二重平衡型差動増幅回
路は上側差動対を形成する４つのトランジスタＱ１７、
Ｑ１８、Ｑ１９、Ｑ２０、下側差動対を形成する２つの
トランジスタＱ２１、Ｑ２２からなり、下側差動対の共
通接続されたエミッタ部分は定電流源Ｓ６を介してアー
スされる。上側差動対は、トランジスタＱ１７とトラン
ジスタＱ１８、トランジスタＱ１９とトランジスタＱ２
０が夫々１組であり、トランジスタＱ１７とトランジス
タＱ１８の共通接続されたエミッタ部分にトランジスタ
Ｑ２１のコレクタが接続される。 【００２１】第４の二重平衡型差動増幅回路は、上側差
動対を形成する４つのトランジスタＱ２３、Ｑ２４、Ｑ
２５、Ｑ２６と下側差動対を形成する２つのトランジス
タＱ２７、Ｑ２８からなり、下側差動対の共通接続され
たエミッタ部分は定電流源Ｓ７を介してアースされる。
上側差動対は、トランジスタＱ２３とトランジスタＱ２
４、トランジスタＱ２５とトランジスタＱ２６が夫々１
組であり、トランジスタＱ２３とトランジスタＱ２４の
共通接続されたエミッタ部分にトランジスタＱ２７のコ
レクタが接続される。そして、第３の二重平衡型差動増
幅回路の上側差動対の入力端子に相当するトランジスタ
Ｑ１７、Ｑ１９のベースが抵抗Ｒ７を介してトランジス
タＱ３のエミッタに接続される。トランジスタＱ３のベ
ースは、第２の回路１１の入力端子３に接続され、コレ
クタは電源端子４に接続される。 【００２２】第３の二重平衡型差動増幅回路の上側差動
対の他方の入力端子に相当するトランジスタＱ１８、Ｑ
２０のベースは、抵抗Ｒ６を介して第１の回路のトラン
ジスタＱ２のエミッタに接続される。さらに、下側差動
対の入力端子に相当するトランジスタＱ２１のベースは
トランジスタＱ３１のエミッタに接続され、他方の入力
端子に相当するトランジスタＱ２２のベースは第１の回
路１０のトランジスタＱ２９のエミッタに接続されてい
る。 【００２３】第４の二重平衡型差動増幅回路の上側差動
対の入力端子に相当するトランジスタＱ２３、Ｑ２５の
ベースが抵抗Ｒ５を介して第１の回路１０のトランジス
タＱ１のエミッタに接続される。第４の二重平衡型差動
増幅回路の上側差動対の他方の入力端子に相当するトラ
ンジスタＱ２４、Ｑ２６のベースは、抵抗Ｒ８を介して
トランジスタＱ４のエミッタに接続される。トランジス
タＱ４のベースは、第２の回路１１の他方の入力端子５
に接続され、コレクタは電源端子４に接続される。さら
に、下側差動対の入力端子に相当するトランジスタＱ２
７のベースは第１の回路１０のトランジスタＱ３０のエ
ミッタに接続され、他方の入力端子に相当するトランジ
スタＱ２８のベースは第２の回路１１のトランジスタＱ
３２のエミッタに接続されている。 【００２４】第３の二重平衡型差動増幅回路の出力端子
に相当するトランジスタＱ１７、Ｑ２０のコレクタと、
第４の二重平衡型差動増幅回路の出力端子に相当するト
ランジスタＱ２３、Ｑ２６のコレクタも互いに接続さ
れ、第２の回路１１の出力端子９に接続される。出力端
子９は負荷抵抗Ｒ３を介して電源端子４に接続される。
また、第３の二重平衡型差動増幅回路の他方の出力端子
に相当するトランジスタＱ１８、Ｑ１９のコレクタと、
第４の二重平衡型差動増幅回路の他方の出力端子に相当
するトランジスタＱ２４、Ｑ２５のコレクタも互いに接
続され、第２の回路１１の他方の出力端子８に接続され
る。出力端子８は、負荷抵抗Ｒ４を介して電源端子４に
接続される。結局、第２の回路１１は第３と第４の二重
平衡型差動増幅回路の出力側だけが並列接続されてい
る。 【００２５】このように構成された乗算回路の動作を次
に説明する。第１の回路１０には、入力端子１から入力
Ａとして正弦波sin θ、他方の入力端子２から入力NOT
Ａとして否定正弦波−sin θが加えられる。従って、前
記した回路構成では、第１の二重平衡型差動増幅回路の
上側差動対の入力として（Ａ−NOT Ａ）、下側差動対の
入力として（Ｂ−NOT Ｂ）が加えられる。そして、第１
の二重平衡型差動増幅回路の出力としては、２Ｇsin (2
θ)が得られる。 【００２６】また、第２の二重平衡型差動増幅回路にお
ける上側差動対の入力と下側差動対の入力は、第１の二
重平衡型差動増幅回路の場合と全く同じである。よっ
て、第１の回路10の出力端子７と出力端子６間では、第
１と第２の二重平衡型差動増幅回路の出力が加算される
から、出力（Ｘ−NOT Ｘ）は４Ｇsin (2θ) となる。そ
して、出力端子７には出力Ｘとして入力された正弦波の
2 倍波である正弦波２Ｇ sin(2θ) 、出力端子６には出
力NOT Ｘとして入力された否定正弦波の2 倍波である否
定正弦波−２Ｇ sin(2θ) が得られる。 【００２７】第２の回路１１には、入力端子３から入力
Ｂとして余弦波cos θ、入力端子４から入力NOT Ｂとし
て否定余弦波−cos θが加えられる。従って、第３の二
重平衡型差動増幅回路の上側差動対の入力として（Ｂ−
NOTＡ）、下側差動対の入力として（Ｂ−Ａ）が加えら
れ、出力は cos(2θ) となる。第４の二重平衡型差動増
幅回路の上側差動対の入力として（Ａ−NOT Ｂ）、下側
差動対の入力として（NOT Ａ−NOT Ｂ）が加えられるか
ら、 cos(2θ) の出力を得る。 【００２８】よって、出力端子９と出力端子８間には、
第３と第４の二重平衡型差動増幅回路の出力が加算され
るから、第２の回路１１の出力（Ｙ−NOT Ｙ）は２Ｇ c
os(2θ) となる。そして、出力端子９には出力Ｙとして
入力された余弦波の2 倍波である余弦波Ｇcos (2θ) 、
出力端子６には出力NOT Ｙとして入力された否定余弦波
の２倍波である否定余弦波−Ｇ cos(2θ) の出力が得ら
れる。 【００２９】第１の回路１０と第２の回路１１では、定
電流源Ｓ２、Ｓ３、Ｓ６、Ｓ７の電流が全て等しく、ま
た負荷抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４が全て等しい場合、
出力振幅は利得の差から２倍の差を生ずる。しかし、第
１の回路１０の上側差動対を形成するトランジスタのエ
ミッタに接続される抵抗Ｒ９〜Ｒ１８、下側差動対を形
成するトランジスタのエミッタに接続される抵抗Ｒ１３
〜Ｒ２０によって局部負帰還がかけられることにより第
１の回路１０の利得を調節できるので、第１の回路１０
と第２の回路１１の利得を等しくすることにより、容易
に振幅を同じにできる。そして、第１の回路１０の負荷
抵抗Ｒ１、Ｒ２、第２の回路１１の負荷抵抗Ｒ３、Ｒ４
の値を全て同じ値にできるから、その値を調整する必要
もない。このことにより、乗算回路を複数段直列接続し
た場合でも正弦波と余弦波の振幅の差が積み重なること
はなくなり、最終段の乗算回路の出力として振幅の差の
ない正弦波と余弦波を得ることができる。また、第１の
回路と第２の回路は、夫々２つの二重平衡型差動増幅回
路を組み合わせてあるので、４つの全ての入力が上側差
動対の入力として加えられる。そして、ダイオード接続
されたトランジスタにより上側差動対の入力の直流レベ
ルが下げられて、下側差動対の入力として加えられる。
これは、４つの入力で同じように行われるので、回路の
整合性が良くなる。 【００３０】 【発明の効果】以上述べたように本発明の乗算回路は、
正弦波と否定正弦波の２倍波を得る第１の回路と、余弦
波と否定余弦波の２倍波を得る第２の回路が夫々２つの
二重平衡型差動増幅回路で構成されており、第１の回路
から得られる正弦波と否定正弦波の２倍波、第２の回路
から得られる余弦波と否定余弦波の振幅を夫々の回路の
負荷抵抗を調整することなく、同じにできる。このこと
により、直流オフセット電圧が生じることもないので乗
算回路を複数段直列接続した場合でも次段の回路が入力
電流の影響をうけることがなく、正弦波と余弦波の振幅
の差が積み重なることはなくなり、最終段の乗算回路の
出力として振幅の差のない正弦波と余弦波を得ることが
できる大きな利点がある。しかも、第１の回路と第２の
回路は、夫々２つの二重平衡型差動増幅回路を組み合わ
せてあるので１つの二重平衡型差動増幅回路から構成さ
れる従来の場合に比較して乗算回路内部の整合性を改善
できる利点がある。
余弦波、否定余弦波から夫々の２倍波を得ることのでき
る乗算回路に関する。 【０００２】 【従来の技術】この種の乗算回路はアナログ・デジタル
変換器等に用いられるが、図２は従来の乗算回路の回路
図を示してある。正弦波と否定正弦波の２倍波を得る第
１の回路と、余弦波と否定余弦波を得る第２の回路に分
かれているが、いずれも二重平衡型差動増幅回路からな
る。第１の回路は、６個のトランジスタＱ５０、Ｑ５
１、Ｑ５２、Ｑ５３、Ｑ５４、Ｑ５５、定電流源Ｓ５
０、負荷抵抗Ｒ５０、Ｒ５１からなり、トランジスタＱ
５０、５１、Ｑ５２、Ｑ５３が上側差動対、トランジス
タＱ５４、Ｑ５５が下側差動対を形成している。 【０００３】５０と５１が上側差動対の入力端子、５２
と５３が下側差動対の入力端子、５４と５５が出力端子
であり、出力端子５４は抵抗Ｒ５０、出力端子Ｒ５５は
抵抗Ｒ５１を介して直流電圧ＶCCの加えられる電源端子
６２に夫々接続される。第２の回路は、６個のトランジ
スタＱ５６、Ｑ５７、Ｑ５８、Ｑ５９、Ｑ６０、Ｑ６
１、定電流源Ｓ５１、負荷抵抗Ｒ５２、Ｒ５３からな
り、トランジスタＱ５６、５７、Ｑ５８、Ｑ５９が上側
差動対、トランジスタＱ６０、Ｑ６１が下側差動対を形
成している。 【０００４】５６と５７が上側差動対の入力端子、５８
と５９が下側差動対の入力端子、６０と６１が出力端子
であり、出力端子６０は抵抗Ｒ５２、出力端子Ｒ６１は
抵抗Ｒ５３を介して電源端子６２に夫々接続される。ト
ランジスタＱ５４とトランジスタＱ５５のエミッタは定
電流源Ｓ５０、トランジスタＱ６０とトランジスタＱ６
１のエミッタは定電流源Ｓ５１を介して夫々アースされ
る。 【０００５】このように構成された第１の回路の上側差
動対の入力端子５０に入力Ａとして正弦波sin θ、入力
端子５１に入力NOT Ａとして否定正弦波−sin θ、下側
差動対の入力端子５２に入力Ｂとして余弦波cos θ、入
力端子５３に入力NOT Ｂとして否定余弦波−cos θが加
えられる。二重平衡型差動増幅回路の出力端子５５と出
力端子５４間には、（１）式に示す出力（Ｘ−NOT Ｘ）
が得られる。 Ｇ（Ａ−NOT Ａ）（Ｂ−NOT Ｂ） （１） ただし、Ｇは第１の回路を構成する二重平衡型差動増幅
回路の利得である。 【０００６】出力（Ｘ−NOT Ｘ）は２Ｇsin (2θ) とな
るから、出力端子５４には出力Ｘとして入力の２倍波で
ある正弦波sin (2θ) 、出力端子５５には出力NOT Ｘと
して入力の２倍波である否定正弦波−sin (2θ) が得ら
れる。第２の回路の上側差動対の入力端子５６に入力Ｂ
として余弦波cos θ、入力端子５７に入力NOT Ａとして
否定正弦波−sin θ、下側差動対の入力端子５８に入力
Ｂとして余弦波cos θ、入力端子５９に入力Ａとして正
弦波sin θが加えられる。出力端子６０と出力端子６１
間には、（２）式に示す出力（Ｙ−NOT Ｙ）が得られ
る。 【０００７】 Ｇ（Ｂ−NOT Ａ）（Ｂ−Ａ） （２） 出力（Ｙ−NOT Ｙ）はＧcos (2θ) となるから、出力端
子６０には出力Ｙとして入力の２倍波である余弦波cos
(2θ) 、出力端子６１には出力NOT Ｙとして入力の２倍
波である否定余弦波−cos (2θ) が得られる。第２の回
路の利得Ｇを第１の回路の２倍にすることにより、出力
Ｘ、出力NOT Ｘ、出力Ｙ、出力NOT Ｙの振幅は同じにな
る。なお、NOT Ａ、NOT Ｂ、NOT Ｘ、NOT Ｙは図２では
夫々Ａバー、Ｂバー、Ｘバー、Ｙバーとして表してあ
る。 【０００８】アナログ・デジタル変換器では、この乗算
回路を例えば２段、３段と直列接続することにより４倍
波、８倍波といった信号を得るようにしてある。ところ
がこのような従来の乗算回路は、前記したように第２の
回路の利得Ｇを第１の回路の利得Ｇに比較して２倍にす
る必要がある。無論、乗算回路の出力として得られる正
弦波と余弦波の２倍波の振幅は、同じであることが望ま
しい。従って、第１の回路の負荷抵抗Ｒ５０、Ｒ５１お
よび第２の回路の負荷抵抗Ｒ５２、Ｒ５３の値を主に調
整することによりその振幅を合わせるようにしてある。 【０００９】例えば、Ｒ５０＝Ｒ５１＝２・Ｒ５２＝２
・Ｒ５３のように第１の回路の抵抗Ｒ５０、Ｒ５１の値
を第２の回路の抵抗Ｒ５２、Ｒ５３の２倍にすることに
より、その振幅を合わせることができる。しかし、この
ように負荷抵抗を異ならせると直流電圧降下が異なるか
ら、第１の回路と第２の回路の出力端子では直流電圧も
異なる。また、直列接続した場合、次段の入力電流（ベ
ース電流）により異なった直流オフセット電圧を生ず
る。そして、このオフセット電圧が次段の第１の回路と
第２の回路の直流動作点を狂わせて利得誤差を生じさせ
るので、最終段の乗算回路の出力として得られる正弦波
と余弦波の振幅に大きな差を生じ易い。また、入力NOT
Ｂは下側差動対の入力だけに用いられるので、回路的に
接続が難しい。これは、４つの入力は同じ直流レベルで
乗算回路に加えられるので、入力NOT Ｂの直流レベルだ
けを変更する必要があり、回路の整合をとり難いことに
よる。 【００１０】 【発明が解決しようとする課題】本発明の課題は、従来
の乗算回路の正弦波と否定正弦波の２倍波を得る第１の
回路と、余弦波と否定余弦波の２倍波を得る第２の回路
の利得の差をなくし、夫々の回路の負荷抵抗の調整を必
要とせず、良好な直列接続が可能な乗算回路を提供する
ことにある。また、乗算回路内部の整合性を良くするこ
とにある。 【００１１】 【課題を解決するための手段】本発明は、正弦波、否定
正弦波、余弦波、否定余弦波を入力して、夫々の２倍波
を得る乗算回路において、正弦波及び否定正弦波の２倍
波を得る第１の回路は第１と第２の二重平衡型差動増幅
回路からなり、２つの差動増幅回路の上側差動対の入力
側、下側差動対の入力側、出力側は互いに並列接続され
ており、並列接続された上側差動対の入力を正弦波と否
定正弦波、下側差動対の入力を余弦波と否定余弦波とす
ることにより出力側から正弦波及び否定正弦波の２倍波
が得られ、余弦波及び否定余弦波の２倍波を得る第２の
回路は第３と第４の二重平衡型差動増幅回路からなり、
２つの該差動増幅回路の出力側は並列接続されており、
第３の差動増幅回路の上側差動対の入力を余弦波と否定
正弦波、下側差動対の入力を余弦波と正弦波、第４の差
動増幅回路の上側差動対の入力を正弦波と否定余弦波、
下側差動対の入力を否定正弦波と否定余弦波とすること
により並列接続された第３と第４の差動増幅回路の出力
側から余弦波及び否定余弦波の２倍波が得られることを
特徴とする。 【００１２】 【実施例】以下、本発明の乗算回路の実施例を示す図１
の回路図を参照しながら説明する。本発明の乗算回路
は、正弦波及び否定正弦波の２倍波を得る第１の回路１
０と、余弦波及び否定余弦波の２倍波を得る第２の回路
１１から構成される。第１の回路１０は、第１と第２の
二重平衡型差動増幅回路からなる。第１の二重平衡型差
動増幅回路は、上側差動対を形成する４つのトランジス
タＱ５、Ｑ６、Ｑ７、Ｑ８、下側差動対を形成する２つ
のトランジスタＱ９、Ｑ１０からなり、下側差動対の共
通接続されたエミッタ部分は定電流源Ｓ２を介してアー
スされる。上側差動対は、トランジスタＱ５とトランジ
スタＱ６、トランジスタＱ７とトランジスタＱ８が夫々
１組であり、トランジスタＱ５とトランジスタＱ６の共
通接続されたエミッタ部分にトランジスタＱ９のコレク
タが接続される。 【００１３】第２の二重平衡型差動増幅回路は、上側差
動対を形成する４つのトランジスタＱ１１、Ｑ１２、Ｑ
１３、Ｑ１４と下側差動対を形成する２つのトランジス
タＱ１５、Ｑ１６からなり、下側差動対の共通接続され
たエミッタ部分は定電流源Ｓ３を介してアースされる。
上側差動対は、トランジスタＱ１１とトランジスタＱ１
２、トランジスタＱ１３とトランジスタＱ１４が夫々１
組であり、トランジスタＱ１１とトランジスタＱ１２の
共通接続されたエミッタ部分にトランジスタＱ１５のコ
レクタが接続される。 【００１４】そして、第１の二重平衡型差動増幅回路の
上側差動対の入力端子に相当するトランジスタＱ５、Ｑ
７のベースと、第２の二重平衡型差動増幅回路の上側差
動対の入力端子に相当するトランジスタＱ１１、Ｑ１３
のベースが互いに接続されており、それらのベースは抵
抗Ｒ５を介してトランジスタＱ１のエミッタに接続され
る。トランジスタＱ１のベースは、第１の回路の入力端
子１に接続され、コレクタは直流電圧ＶCCの加えられる
電源端子４に接続され、エミッタはダイオード接続され
たトランジスタＱ２９、定電流源Ｓ１を介してアースさ
れる。 【００１５】また、第１の二重平衡型差動増幅回路の上
側差動対の他方の入力端子に相当するトランジスタＱ
６、Ｑ８のベースと、第２の二重平衡型差動増幅回路の
上側差動対の他方の入力端子に相当するトランジスタＱ
１２、Ｑ１４のベースが互いに接続されており、それら
のベースは抵抗Ｒ６を介してトランジスタＱ２のエミッ
タに接続される。トランジスタＱ２のベースは、第１の
回路の他方の入力端子２に接続され、コレクタは電源端
子４に接続され、エミッタはダイオード接続されたトラ
ンジスタＱ３０、定電流源Ｓ４を介してアースされる。 【００１６】さらに、第１の二重平衡型差動増幅回路の
下側差動対の入力端子に相当するトランジスタＱ９のベ
ースと、第２の二重平衡型差動増幅回路の下側差動対の
入力端子に相当するトランジスタＱ１５のベースが接続
され、第２の回路１１のトランジスタＱ３１のエミッタ
に接続される。トランジスタＱ３１はダイオード接続さ
れ、エミッタは定電流源Ｓ５を介してアースされ、コレ
クタは抵抗Ｒ７を介してトランジスタＱ３のエミッタに
接続される。 【００１７】また、第１の二重平衡型差動増幅回路の下
側差動対の他方の入力端子に相当するトランジスタＱ１
０のベースと、第２の二重平衡型差動増幅回路の下側差
動対の他方の入力端子に相当するトランジスタＱ１６の
ベースが接続され、第２の回路１１のトランジスタＱ３
２のエミッタに接続される。トランジスタＱ３２はダイ
オード接続されており、エミッタは定電流源Ｓ８を介し
てアースされ、コレクタは抵抗Ｒ８を介してトランジス
タＱ４のエミッタに接続される。 【００１８】第１の二重平衡型差動増幅回路の出力端子
に相当するトランジスタＱ５、Ｑ８のコレクタと、第２
の二重平衡型差動増幅回路の出力端子に相当するトラン
ジスタＱ１１、Ｑ１４のコレクタも互いに接続され、第
１の回路１０の出力端子７に接続される。出力端子７は
負荷抵抗Ｒ１を介して電源端子４に接続される。 【００１９】また、第１の二重平衡型差動増幅回路の他
方の出力端子に相当するトランジスタＱ６、Ｑ７のコレ
クタと、第２の二重平衡型差動増幅回路の他方の出力端
子に相当するトランジスタＱ１２、Ｑ１３のコレクタも
互いに接続され、第１の回路１０の他方の出力端子６に
接続される。出力端子６は、負荷抵抗Ｒ２を介して電源
端子４に接続される。なお、第１の回路１０の差動対を
形成するトランジスタのエミッタには、局部負帰還をか
ける抵抗Ｒ９〜Ｒ２０が接続されている。結局、第１の
回路１０では、２つの二重平衡型差動増幅回路の上側差
動対の入力側、下側差動対の入力側、出力側が互いに並
列接続されていることになる。 【００２０】第２の回路１１は、第３と第４の二重平衡
型差動増幅回路からなる。第３の二重平衡型差動増幅回
路は上側差動対を形成する４つのトランジスタＱ１７、
Ｑ１８、Ｑ１９、Ｑ２０、下側差動対を形成する２つの
トランジスタＱ２１、Ｑ２２からなり、下側差動対の共
通接続されたエミッタ部分は定電流源Ｓ６を介してアー
スされる。上側差動対は、トランジスタＱ１７とトラン
ジスタＱ１８、トランジスタＱ１９とトランジスタＱ２
０が夫々１組であり、トランジスタＱ１７とトランジス
タＱ１８の共通接続されたエミッタ部分にトランジスタ
Ｑ２１のコレクタが接続される。 【００２１】第４の二重平衡型差動増幅回路は、上側差
動対を形成する４つのトランジスタＱ２３、Ｑ２４、Ｑ
２５、Ｑ２６と下側差動対を形成する２つのトランジス
タＱ２７、Ｑ２８からなり、下側差動対の共通接続され
たエミッタ部分は定電流源Ｓ７を介してアースされる。
上側差動対は、トランジスタＱ２３とトランジスタＱ２
４、トランジスタＱ２５とトランジスタＱ２６が夫々１
組であり、トランジスタＱ２３とトランジスタＱ２４の
共通接続されたエミッタ部分にトランジスタＱ２７のコ
レクタが接続される。そして、第３の二重平衡型差動増
幅回路の上側差動対の入力端子に相当するトランジスタ
Ｑ１７、Ｑ１９のベースが抵抗Ｒ７を介してトランジス
タＱ３のエミッタに接続される。トランジスタＱ３のベ
ースは、第２の回路１１の入力端子３に接続され、コレ
クタは電源端子４に接続される。 【００２２】第３の二重平衡型差動増幅回路の上側差動
対の他方の入力端子に相当するトランジスタＱ１８、Ｑ
２０のベースは、抵抗Ｒ６を介して第１の回路のトラン
ジスタＱ２のエミッタに接続される。さらに、下側差動
対の入力端子に相当するトランジスタＱ２１のベースは
トランジスタＱ３１のエミッタに接続され、他方の入力
端子に相当するトランジスタＱ２２のベースは第１の回
路１０のトランジスタＱ２９のエミッタに接続されてい
る。 【００２３】第４の二重平衡型差動増幅回路の上側差動
対の入力端子に相当するトランジスタＱ２３、Ｑ２５の
ベースが抵抗Ｒ５を介して第１の回路１０のトランジス
タＱ１のエミッタに接続される。第４の二重平衡型差動
増幅回路の上側差動対の他方の入力端子に相当するトラ
ンジスタＱ２４、Ｑ２６のベースは、抵抗Ｒ８を介して
トランジスタＱ４のエミッタに接続される。トランジス
タＱ４のベースは、第２の回路１１の他方の入力端子５
に接続され、コレクタは電源端子４に接続される。さら
に、下側差動対の入力端子に相当するトランジスタＱ２
７のベースは第１の回路１０のトランジスタＱ３０のエ
ミッタに接続され、他方の入力端子に相当するトランジ
スタＱ２８のベースは第２の回路１１のトランジスタＱ
３２のエミッタに接続されている。 【００２４】第３の二重平衡型差動増幅回路の出力端子
に相当するトランジスタＱ１７、Ｑ２０のコレクタと、
第４の二重平衡型差動増幅回路の出力端子に相当するト
ランジスタＱ２３、Ｑ２６のコレクタも互いに接続さ
れ、第２の回路１１の出力端子９に接続される。出力端
子９は負荷抵抗Ｒ３を介して電源端子４に接続される。
また、第３の二重平衡型差動増幅回路の他方の出力端子
に相当するトランジスタＱ１８、Ｑ１９のコレクタと、
第４の二重平衡型差動増幅回路の他方の出力端子に相当
するトランジスタＱ２４、Ｑ２５のコレクタも互いに接
続され、第２の回路１１の他方の出力端子８に接続され
る。出力端子８は、負荷抵抗Ｒ４を介して電源端子４に
接続される。結局、第２の回路１１は第３と第４の二重
平衡型差動増幅回路の出力側だけが並列接続されてい
る。 【００２５】このように構成された乗算回路の動作を次
に説明する。第１の回路１０には、入力端子１から入力
Ａとして正弦波sin θ、他方の入力端子２から入力NOT
Ａとして否定正弦波−sin θが加えられる。従って、前
記した回路構成では、第１の二重平衡型差動増幅回路の
上側差動対の入力として（Ａ−NOT Ａ）、下側差動対の
入力として（Ｂ−NOT Ｂ）が加えられる。そして、第１
の二重平衡型差動増幅回路の出力としては、２Ｇsin (2
θ)が得られる。 【００２６】また、第２の二重平衡型差動増幅回路にお
ける上側差動対の入力と下側差動対の入力は、第１の二
重平衡型差動増幅回路の場合と全く同じである。よっ
て、第１の回路10の出力端子７と出力端子６間では、第
１と第２の二重平衡型差動増幅回路の出力が加算される
から、出力（Ｘ−NOT Ｘ）は４Ｇsin (2θ) となる。そ
して、出力端子７には出力Ｘとして入力された正弦波の
2 倍波である正弦波２Ｇ sin(2θ) 、出力端子６には出
力NOT Ｘとして入力された否定正弦波の2 倍波である否
定正弦波−２Ｇ sin(2θ) が得られる。 【００２７】第２の回路１１には、入力端子３から入力
Ｂとして余弦波cos θ、入力端子４から入力NOT Ｂとし
て否定余弦波−cos θが加えられる。従って、第３の二
重平衡型差動増幅回路の上側差動対の入力として（Ｂ−
NOTＡ）、下側差動対の入力として（Ｂ−Ａ）が加えら
れ、出力は cos(2θ) となる。第４の二重平衡型差動増
幅回路の上側差動対の入力として（Ａ−NOT Ｂ）、下側
差動対の入力として（NOT Ａ−NOT Ｂ）が加えられるか
ら、 cos(2θ) の出力を得る。 【００２８】よって、出力端子９と出力端子８間には、
第３と第４の二重平衡型差動増幅回路の出力が加算され
るから、第２の回路１１の出力（Ｙ−NOT Ｙ）は２Ｇ c
os(2θ) となる。そして、出力端子９には出力Ｙとして
入力された余弦波の2 倍波である余弦波Ｇcos (2θ) 、
出力端子６には出力NOT Ｙとして入力された否定余弦波
の２倍波である否定余弦波−Ｇ cos(2θ) の出力が得ら
れる。 【００２９】第１の回路１０と第２の回路１１では、定
電流源Ｓ２、Ｓ３、Ｓ６、Ｓ７の電流が全て等しく、ま
た負荷抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４が全て等しい場合、
出力振幅は利得の差から２倍の差を生ずる。しかし、第
１の回路１０の上側差動対を形成するトランジスタのエ
ミッタに接続される抵抗Ｒ９〜Ｒ１８、下側差動対を形
成するトランジスタのエミッタに接続される抵抗Ｒ１３
〜Ｒ２０によって局部負帰還がかけられることにより第
１の回路１０の利得を調節できるので、第１の回路１０
と第２の回路１１の利得を等しくすることにより、容易
に振幅を同じにできる。そして、第１の回路１０の負荷
抵抗Ｒ１、Ｒ２、第２の回路１１の負荷抵抗Ｒ３、Ｒ４
の値を全て同じ値にできるから、その値を調整する必要
もない。このことにより、乗算回路を複数段直列接続し
た場合でも正弦波と余弦波の振幅の差が積み重なること
はなくなり、最終段の乗算回路の出力として振幅の差の
ない正弦波と余弦波を得ることができる。また、第１の
回路と第２の回路は、夫々２つの二重平衡型差動増幅回
路を組み合わせてあるので、４つの全ての入力が上側差
動対の入力として加えられる。そして、ダイオード接続
されたトランジスタにより上側差動対の入力の直流レベ
ルが下げられて、下側差動対の入力として加えられる。
これは、４つの入力で同じように行われるので、回路の
整合性が良くなる。 【００３０】 【発明の効果】以上述べたように本発明の乗算回路は、
正弦波と否定正弦波の２倍波を得る第１の回路と、余弦
波と否定余弦波の２倍波を得る第２の回路が夫々２つの
二重平衡型差動増幅回路で構成されており、第１の回路
から得られる正弦波と否定正弦波の２倍波、第２の回路
から得られる余弦波と否定余弦波の振幅を夫々の回路の
負荷抵抗を調整することなく、同じにできる。このこと
により、直流オフセット電圧が生じることもないので乗
算回路を複数段直列接続した場合でも次段の回路が入力
電流の影響をうけることがなく、正弦波と余弦波の振幅
の差が積み重なることはなくなり、最終段の乗算回路の
出力として振幅の差のない正弦波と余弦波を得ることが
できる大きな利点がある。しかも、第１の回路と第２の
回路は、夫々２つの二重平衡型差動増幅回路を組み合わ
せてあるので１つの二重平衡型差動増幅回路から構成さ
れる従来の場合に比較して乗算回路内部の整合性を改善
できる利点がある。
【図面の簡単な説明】
【図１】本発明の乗算回路の実施例を示す回路図であ
る。 【図２】従来の乗算回路の回路図である。 【符号の説明】 １０ 第１の回路 １１ 第２の回路 ６ 出力端子 ７ 出力端子
る。 【図２】従来の乗算回路の回路図である。 【符号の説明】 １０ 第１の回路 １１ 第２の回路 ６ 出力端子 ７ 出力端子
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06G 7/163,7/16
G06G 7/22
H03F 3/45
H03G 3/10 - 3/18
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 正弦波、否定正弦波、余弦波、否定余弦
波を入力して、夫々の２倍波を得る乗算回路において、
正弦波及び否定正弦波の２倍波を得る第１の回路は第１
と第２の二重平衡型差動増幅回路からなり、２つの該差
動増幅回路の上側差動対の入力側、下側差動対の入力
側、出力側は互いに並列接続されており、並列接続され
た上側差動対の入力を正弦波と否定正弦波、下側差動対
の入力を余弦波と否定余弦波とすることにより出力側か
ら正弦波及び否定正弦波の２倍波が得られ、余弦波及び
否定余弦波の２倍波を得る第２の回路は第３と第４の二
重平衡型差動増幅回路からなり、２つの該差動増幅回路
の出力側は並列接続されており、第３の差動増幅回路の
上側差動対の入力を余弦波と否定正弦波、下側差動対の
入力を余弦波と正弦波、第４の差動増幅回路の上側差動
対の入力を正弦波と否定余弦波、下側差動対の入力を否
定正弦波と否定余弦波とすることにより並列接続された
第３と第４の差動増幅回路の出力側から余弦波及び否定
余弦波の２倍波が得られることを特徴とする乗算回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5516293A JP3388603B2 (ja) | 1993-02-19 | 1993-02-19 | 乗算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5516293A JP3388603B2 (ja) | 1993-02-19 | 1993-02-19 | 乗算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06243271A JPH06243271A (ja) | 1994-09-02 |
| JP3388603B2 true JP3388603B2 (ja) | 2003-03-24 |
Family
ID=12991052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5516293A Expired - Fee Related JP3388603B2 (ja) | 1993-02-19 | 1993-02-19 | 乗算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3388603B2 (ja) |
-
1993
- 1993-02-19 JP JP5516293A patent/JP3388603B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06243271A (ja) | 1994-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4019118A (en) | Third harmonic signal generator | |
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| JPS6090407A (ja) | 差動増幅器 | |
| US4445054A (en) | Full-wave rectifying circuit | |
| JPS59218036A (ja) | 位相比較回路 | |
| US3564439A (en) | Differential amplifier | |
| JPS59103174A (ja) | 電圧加算回路 | |
| US4539529A (en) | Semiconductor amplifier circuit | |
| JP3388603B2 (ja) | 乗算回路 | |
| US4335359A (en) | Monolithically integrable lowpass filter circuit | |
| JP3388604B2 (ja) | 乗算回路 | |
| US4395642A (en) | Sine-shaping circuit | |
| US4385364A (en) | Electronic gain control circuit | |
| JPH0346581Y2 (ja) | ||
| US3566247A (en) | Frequency multiplier circuit with low temperature dependence | |
| JP2569497B2 (ja) | 掛算器 | |
| JPH05275942A (ja) | 差動増幅回路 | |
| JPH0253961B2 (ja) | ||
| JPH0527282B2 (ja) | ||
| JPS60248010A (ja) | 複合トランジスタ回路 | |
| JP3406813B2 (ja) | 非線形歪み補正機能を有する半導体集積回路 | |
| JP2842327B2 (ja) | 広帯域逓倍器 | |
| JP2605097Y2 (ja) | アクティブフィルタ | |
| JPH0221783Y2 (ja) | ||
| JP2926591B2 (ja) | 差動トランジスタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |