JP3406813B2 - 非線形歪み補正機能を有する半導体集積回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は増幅器等の歪み特性
を改善するために用いられる技術に係わり、例えば集積
化された増幅回路等に有効な非線形歪みの補正技術に関
する。

【０００２】

【従来の技術】一般に、音声等の所定の入力信号を入力
して増幅し、この入力信号の大きさに比例した出力電流
を出力する回路においては、採用する素子に係わらず何
らかの歪みを発生する。増幅回路では線形歪みのほか
に、能動素子の「非線型性」に起因して非線型歪みが生
じ、この歪みに関わるパラメータは入力正弦波の電力と
出力高調波の電力であることが知られている。

【０００３】例えば一従来例として、図４に示すブロッ
ク図は、非線形素子５を出力負荷として接続した電圧発
生手段２の出力電圧に比例した電流を出力するような電
流出力回路２０を例示する。図示によれば、所定の入力
信号に比例する出力電圧が得られる電圧発生手段２の出
力端子には線形素子４の一端が接続され、この線形素子
４の他端には、接地( ＧＮＤ) にその他端が接続された
非線形素子５の一端が接続されている。また、上記の電
圧発生手段２の被制御出力端子には、この電圧発生手段
２の出力端子に流れる電流に比例した電流を出力する為
の電流発生手段８の入力端子が接続され、この電流発生
手段８の出力端子がこの電流出力回路２０全体の出力端
ＯＵＴを兼ねている。

【０００４】そして上述の従来の電流出力回路２０は次
のように動作する。すなわち、入力信号に比例する電圧
が電圧発生手段２の出力端子に発生し、その電圧が負荷
となる線形素子４と非線形素子５に印加されるため、こ
の電圧発生手段２の出力端子に流れる出力電流の値は、
電圧発生手段２の出力電圧を線形素子４のインピーダン
スと非線形素子５のインピーダンスの和で割った値に等
しい。この電圧発生手段２の出力端子に流れる電流が、
続く電流発生手段８に入力され、その電流に比例した電
流が電流発生手段２の出力端子から出力される。ここ
で、電圧発生手段８の出力電圧は入力信号に比例してい
るので、結局、電流発生手段８の出力電流は入力信号を
線形素子４のインピーダンスと非線形素子５のインピー
ダンスの和で割った値に比例した電流値が得られること
になる。そこで仮に、この線形素子４のインピーダンス
が非線形素子５のインピーダンスよりも充分に大きけれ
ば、電圧発生手段２の出力端子に流れる電流は実質的、
近似的に電圧発生手段２の出力と線形素子４のインピー
ダンスのみによって決定されるので、回路２０の電流出
力端ＯＵＴから出力される電流は，電圧発生手段２の出
力電圧と線形素子４のインピーダンスのみで決定される
と言える。すなわち、電流出力端ＯＵＴから出力される
出力電流は「線形性」を有すると言える。

【０００５】これを換言すれば、ある伝送系の特性が信
号の大きさに対して完全に直線的に変化するのであれ
ば、例えば正弦波入力に対しても歪みの無い正弦波出力
が得られる。つまり、入力信号に比例した出力電流が得
られると言うことであり、入力信号に正弦波が与えられ
れば、いわゆる「無歪み」の出力電流が得られると理論
上は言うことができる。

【０００６】

【発明が解決しようとする課題】しかしながら、例えば
増幅回路等の実際の回路においては、抵抗器のような線
形負荷だけではなく、トランジスタなどによる非線型負
荷もあり、どうしても歪みを生ずる能動素子が含まれる
ことが一般的である。このような回路において、線形素
子４のインピーダンスが非線形素子５のインピーダンス
に比べて充分に大きいとは言えない場合は、この非線形
素子５に流れる電流と電圧の関係が「非線形」なので、
電圧発生手段２の出力端子での電圧と出力端子に流れる
電流の関係はやはり非線形になり、これにより電流発生
手段８の出力端子から出力される電流の関係も非線形に
なる。つまり、電圧発生手段２の入力端子に入力される
入力信号と電流出力端ＯＵＴから出力される出力電流の
関係は非線形であることになり、これを換言すれば、入
力信号に対して出力電流は「歪んでいる」と言える。

【０００７】ここで具体的な回路の例として、図５に従
来の増幅回路を示す。入力端ＩＮに印加された入力電圧
信号Ｖinは抵抗エミッタホロワとしてのトランジスタQ1
及びレベルシフト回路としてのトランジスタQ2，Q3を介
して、カレントミラー負荷としてのトランジスタQ6，Q7
を有する差動増幅器としてのトランジスタQ4，Q5で増
幅された後、出力段回路としてのトランジスタQ8〜Q11
で増幅され、トランジスタQ10 ，Q11 のエミッタに電圧
信号として出力される。トランジスタQ12 〜Q15 はQ10
及びQ11 の電流を取り出すカレントミラー回路で、トラ
ンジスタQ13およびQ15 のコレクタから電流を出力す
る。また、トランジスタQ10 ，Q11 のエミッタには負荷
抵抗R3の一端が接続され、この抵抗R3の他端はレベルシ
フト回路としてのトランジスタQ16 〜Q18 に接続されて
いる。トランジスタQ16 〜Q18 はトランジスタQ1〜Q3に
より発生するシフトレベルに等しい電圧だけのレベルシ
フト（即ち電圧レベル変換）を行うもので、このため、
無信号時はトランジスタQ10 ，Q11 のエミッタ電位とト
ランジスタQ18 のベース・コレクタ電位は等しくこの抵
抗R3に電流は流れず、トランジスタQ10 ，Q11 のエミッ
タに信号が現れたときのみ、それに応じた電流が抵抗R3
に流れる。

【０００８】なお、トランジスタQ1〜Q11 の部分は図４
中の電圧発生手段２に相当する素子である。同様に、抵
抗R3が線形素子４に、トランジスタQ16 〜Q18 の部分が
非線形素子５に、そして、トランジスタQ12 〜Q15 が電
流発生手段８にそれぞれ相当する素子である。

【０００９】ここで仮に、入力端ＩＮに正弦波の電圧が
入力されたとすると、トランジスタQ10 ，Q11 のエミッ
タにも正弦波電圧が現れ、その電圧に応じて抵抗R3に電
流が流れる。このときR3での電流Ｉ(R3) は下式で表さ
れる。即ち、 Ｉ(R3) ＝ Ｖ(Q10(E)) ／｛R3 ＋ re(Q16) ＋ re(Q17) ＋ re(Q18) ｝ 但し、Ｖ(Q10(E))： トランジスタQ10 ，Q11 のエミッ
タに現れる電圧変化。

【００１０】re(Q16),re(Q17),re(Q18) ： トランジス
タQ16 〜Q18 それぞれのエミッタ内部抵抗。 出力端ＯＵＴから出力される電流Ｉout は抵抗R3に流れ
る電流に等しく、またＶ(Q10(E)) は入力電圧信号Ｖin
に等しいので次式のように表わせる。即ち、 Ｉout ＝ Ｖin ／｛R3 ＋ re(Q16) ＋ re(Q17) ＋ re(Q18) ｝ この式中には、re(Q16),re(Q17),re(Q18) という３つの
負荷要素としての素子が存在し、reはその素子(Q16,Q1
7,Q18) に流れる電流の大きさによって値が変化する負
荷要素である。この電流はＩ1 ＋ Ｉ(R3) なので、R3
>> re(Q16) ＋ re(Q17) ＋ re(Q18)が成り立っていな
い限り、上式は出力電流Ｉout が入力電圧信号Ｖinに比
例するという関係にはならない。つまり、この式中のＶ
inが入力された電圧信号に等しいので、入力信号に正弦
波を入れても、出力として得られる電流はやはり歪んで
しまうと言うことを意味している。このように従来技術
では、いわゆる「無歪み」な出力は得ることができなか
った。

【００１１】そこで本発明の目的は、入力に伴ない電流
出力回路の出力端から得られる出力電流が、構成された
回路及び素子に影響されて生ずる非線形歪み等の無い出
力電流が得られるような非線形歪みの補正機能を備えた
半導体集積回路を提供することにある。

【００１２】

【課題を解決するための手段】本発明は、上述の現状に
鑑みて成されたものであり、上記課題を解決し目的を達
成するために次のような手段を講じている。すなわち、
非線形素子を出力負荷として接続する電圧発生回路の出
力電圧に比例する電流を出力する電流出力回路におい
て、この電圧発生回路の出力電圧が変化したとき、負荷
の非線形性のために出力電圧に対して出力電流が歪んで
しまうので、本発明では、第１の電流発生手段のみなら
ず、第２の電流発生手段を更に設けて、出力電流の変化
分と大きさが等しく位相が反対の電流を非線形素子に流
すことにより、上述の非線形性を見かけ上は無くするよ
うにして、歪みの発生を防止して歪みの無い出力電流を
得る。

【００１３】そのため、本発明の半導体集積回路を次の
ように構成する。例えば、入力端子からの信号に比例す
る出力が得られる電圧発生手段と、この電圧発生手段の
出力端子に一端が接続された線形素子と、この線形素子
の他端に一端が接続されその他端が基準電位に接続され
た非線形素子と、前記出力端子に流れる電流により制御
される前記電圧発生手段の被制御出力端子に入力端子が
接続され、前記電圧発生手段の出力端子に流れる電流に
比例する電流を発生する第１電流発生手段とから成り、
この第１電流発生手段の出力端子から電流を出力する電
流出力回路において、前記電圧発生手段の前記被制御出
力端子に入力端子が接続され、出力端子が前記線形素子
と前記非線形素子の接続点に接続されて成り、前記電圧
発生手段の出力端子に流れる電流とは大きさが等しく位
相が反対の電流を発生する第２電流発生手段を更に具備
するようにこの非線形歪み補正機能を有する半導体集積
回路を構成する。また、前記線形素子は抵抗素子によっ
て構成され、前記非線形素子はＰＮ接合素子によって構
成されるようにする。また、前記電圧発生手段は能動素
子を有し、前記能動素子の一端の被制御端子は前記電圧
発生手段の出力端子に接続され、前記能動素子の他端の
被制御端子は前記第１電流発生手段の入力端子に接続さ
れるようにする。また、前記電圧発生手段は能動素子を
有し、前記能動素子の被制御端子は前記電圧発生手段の
出力端子に接続され、前記能動素子の制御端子は前記第
１電流発生手段の入力端子に接続されるようにする。

【００１４】つまり、本発明においては、第２電流発生
手段を、例えばアンプ等の回路における能動素子等の非
線型負荷に起因する非線形歪みの補正回路として機能さ
せることを特徴としている。

【００１５】

【発明の実施の形態】以下に複数の実施形態例を挙げ、
本発明の非線形歪み補正機能を有する半導体集積回路に
ついて具体的に説明する。 （第１実施形態例）図１には、本発明の第１の実施形態
例としての半導体集積回路１０の構成を機能ブロックで
例示している。すなわち、入力端ＩＮから供給される入
力信号を入力端子から入力しこれに比例した出力が得ら
れるような電圧発生手段２が設けられ、この電圧発生手
段２の出力端子には線形素子４の一端が接続されてい
る。この線形素子４の他端には、接地( ＧＮＤ) に他端
が接続される非線形素子５の一端が接続されている。

【００１６】そして、上記の電圧発生手段２の被制御出
力端子には、この電圧発生手段２の出力端子に流れる電
流に比例する電流を出力するための第１電流発生手段６
の入力端子と、上記の電圧発生手段２の出力端子に流れ
る電流とは大きさが等しく位相が反対の電流を出力する
ことのできる第２電流発生手段７の入力端子が図示の如
く接続されている。また、上記の第１電流発生手段６の
出力端子は、本発明の半導体集積回路１０全体の電流出
力端子である処の出力端ＯＵＴに接続されている。

【００１７】また、上記の第2電流発生手段７の出力端
子は線形負荷としての線形素子４と上記非線形素子５と
の接続点に図示のように接続されている。 （作用効果１） 次に、図１の半導体集積回路１０の動作について説明す
る。例えば、入力信号に比例した電圧が電圧発生手段２
の出力端子に発生する際には、この電圧に応じた電流が
線形素子４に流れる。一方、第２電流発生手段７によっ
て、電圧発生手段２の出力端子に流れる電流とは大きさ
が等しく位相が反対の電流が非線形素子５に流れ、第２
電流発生手段７の出力電流はそのまま非線形素子５に流
れるので、線形素子４から流れてくる電流と第２電流発
生手段７から出力される電流は互いに相殺（キャンセ
ル）し合うため、非線形素子５には実質的に電流は流れ
ないことになる。この非線形素子５に電流が流れないと
言うことは、見かけ上、電圧発生手段２の負荷は線形素
子４だけが接続されているように動作するということを
意味する。従って、この電圧発生手段２の出力電圧に比
例した電流、即ち「無歪み」の電流が第１電流発生手段
６の出力端子から得られる。よって、本発明の回路１０
の電流の出力端ＯＵＴから出力される電流も歪みの無い
電流が得られる。

【００１８】以上の説明のように、本第１実施形態例に
よれば、電圧発生手段２の出力端子に流れる電流に比例
する電流を出力する電流出力回路１０において、電圧発
生手段２の出力端子に非線形素子を含む負荷が接続され
た回路構成であっても、例えば非線形歪みの無い電流出
力を得ることが可能となる。

【００１９】（第２実施形態例）図２には、前述の第１
実施形態例の基本機能構成をより具体的に示している。
なお、本半導体集積回路は図５で示した従来例に対応す
る等価回路を部分的に含むもので、各素子の符号は図５
中の符号に対応して示すものとする。

【００２０】入力端ＩＮには抵抗R1の一端が接続され、
このR1の他端はもう一端が接地された抵抗R2の一端とト
ランジスタQ1のベースが接続されている。このQ1のコレ
クタは接地され、エミッタはQ1と逆極性でベースとコレ
クタが互いに接続されたトランジスタQ2のエミッタに接
続されている。このQ2のベース・コレクタは、Q2と同極
性でベースとコレクタが互いに接続されたトランジスタ
Q3のエミッタに接続され、このQ3のベース・コレクタ
は、Q3と逆極性でトランジスタQ5と差動対を成し、エミ
ッタに電流源I3が接続されるトランジスタQ4のベースに
接続されていると共に、電流源I2にも接続されている。
これらトランジスタQ4とQ5のコレクタは、いわゆる「カ
レントミラー接続」されており、トランジスタQ6のコレ
クタがベースラインに接続されたこれらトランジスタの
Q4，Q5と逆極性のトランジスタQ6，Q7のコレクタに接続
されていると共に、トランジスタQ5のコレクタはこのQ5
と同極性のトランジスタQ9，Q11 のベースに接続されて
いる。このトランジスタQ9のコレクタは接地され、エミ
ッタはこのQ9とは逆極性のトランジスタQ8のエミッタに
接続されている。

【００２１】トランジスタQ8のベースとコレクタは互い
に接続され、同極性のトランジスタQ10 のベースに接続
されると共に電流源I4が接続されている。トランジスタ
Q10とQ11 のエミッタは互いに接続され、トランジスタQ
5のベースに接続される共に抵抗R3の一端に接続されて
いる。また、抵抗R3の他端は、いわゆる「ダイオード接
続」されたトランジスタのシリーズ接続回路Q18,Q17 の
電流源Ｉ1 が接続されたトランジスタQ18 のベース・コ
レクタに接続され、このトランジスタQ17 のエミッタは
コレクタが接地されベースが抵抗R4を介して接地された
トランジスタQ16 のエミッタに接続されている。トラン
ジスタQ10 のコレクタは、このQ10 とは逆極性で「カレ
ントミラー回路」トランジスタQ12 ，Q13 ，Q19 の入力
に相当するトランジスタQ12 のベース・コレクタに接続
されている。

【００２２】また、トランジスタQ11 のコレクタは、こ
のQ11 とは逆極性で前述同様にカレントミラー接続され
たトランジスタQ14 ，Q15 ，Q22 の入力に相当するこの
Ｑ１４のベース・コレクタに接続されている。前述のカ
レントミラー回路のそれぞれの出力に相当するトランジ
スタＱ１３ およびQ15 のコレクタは互いに接続され、
電流出力端ＯＵＴに接続されている。一方、トランジス
タQ19 のコレクタは、このQ19 とは逆極性でカレントミ
ラー接続されたトランジスタQ20 ，Q21 の入力に相当す
るトランジスタQ20 のベース・コレクタに接続され、ト
ランジスタQ22 のコレクタは、このQ22 とは逆極性でカ
レントミラー接続されたトランジスタQ23 ，Q24 の入力
に相当するこのQ23 のベース・コレクタに接続されてい
る。また、これらカレントミラー回路の出力に相当する
トランジスタQ21 およびQ24 のコレクタは互いに接続さ
れ、トランジスタQ18 のベース・コレクタに接続されて
いる。

【００２３】なお、トランジスタQ1〜Q11 の部分が図１
に示された電圧発生手段２に相当する素子である。同様
に、抵抗R3が線形素子４に、トランジスタQ16 〜Q18 の
部分が非線形素子５に、トランジスタQ12 〜Q15 が第１
電流発生手段６に、そしてトランジスタQ19 〜Q24 が第
２電流発生手段７にそれぞれ相当する素子である。

【００２４】つまり、上記電圧発生手段２(Q1 〜Q11)
は、一方の被制御端子(Q10,Q11の各エミッタ) がこの電
圧発生手段２の出力端子に接続され、もう一方の被制御
端子(Q10,Q11の各コレクタ) に上記第１電流発生手段６
の入力端子(Q12,Q14の各ベース・コレクタ) が接続され
て成る能動素子(Q10,Q11) を含んでいることを特徴とす
る半導体集積回路である。

【００２５】（作用効果２）図２が示す半導体集積回路
１０は以下の如くに動作する。すなわち、入力端ＩＮに
印加された入力信号は抵抗R1とR2で分圧された後に、コ
レクタ接地のエミッタホロワQ1のベースに印加され、こ
れはエミッタより出力されレベルシフト回路としてのト
ランジスタQ2，Q3 を介して、カレントミラー負荷とし
てのトランジスタQ6，Q7を接続する差動増幅器としての
トランジスタQ4，Q5の内のQ4のベースに印加される。こ
のトランジスタQ4のベースに入力された信号はトランジ
スタQ4〜Q7で増幅された後、出力段回路としてのトラン
ジスタQ8〜Q11 で増幅され、Q10 ，Q11 のエミッタに電
圧信号として出力される。

【００２６】また、トランジスタQ12 〜Q15 はQ10 およ
びQ11 の電流を取り出すカレントミラー回路で、トラン
ジスタQ13 およびQ15 のコレクタから電流を出力し、そ
の電流の差が出力電流となる。また、トランジスタQ10
，Q11 のエミッタには負荷抵抗R3の一端が接続され、
抵抗R3の他端はレベルシフト回路としてのトランジスタ
Q16 〜Q18 に接続されている。これらQ16 〜Q18 はトラ
ンジスタQ1〜Q3により発生するシフトレベルに等しい電
圧だけレベルシフト（即ち電圧レベル変換）を行うもの
で、このため無信号は、トランジスタQ10 ，Q11 のエミ
ッタ電位とトランジスタQ18 のベース・コレクタ電位は
等しいので抵抗R3には電流は流れず、トランジスタQ10
，Q11 のエミッタに信号が現れたときのみ、それに対
応した電流がこの抵抗R3に流れる。

【００２７】ここで仮に、入力端ＩＮに正弦波の電圧が
入力されたとすると、トランジスタQ10 ，Q11 のエミッ
タにも正弦波電圧が現れ、その電圧に応じてR3に電流が
流れることになるが、一方、トランジスタQ21 ，Q24 の
出力電流がトランジスタQ18 からQ16 に流れ込む。この
とき、トランジスタQ21 ，Q24 の出力電流は、それぞれ
トランジスタQ20 ，Q21 およびQ23 ，Q24 のカレントミ
ラー接続で、いわゆる「折り返して」いるので、トラン
ジスタQ19 ，Q22 の電流とは位相が反転する。また、こ
れらトランジスタQ19 ，Q22 の電流はそれぞれトランジ
スタQ10 ，Q11 の電流に等しいので、この結果、抵抗R3
に流れる電流とは大きさが等しく位相が反転した電流が
トランジスタQ18 からQ16 に流れる。従って、このトラ
ンジスタQ18 からQ16 へのの電流は抵抗R3に流れる電流
と相殺し合って一定電流になるので、トランジスタQ18
のベース・コレクタ電位、即ち抵抗R3は、他端側では入
力信号によらず一定値を示すことになる。このため、こ
の抵抗R3に流れる電流は、次式のように表わされる。即
ち、 Ｉ(R3) ＝ Ｖ(Q10(E)) ／ R3 但し、Ｖ(Q10(E) ）：トランジスタQ10 ，Q11 のエミッ
タに現れる電圧変化。

【００２８】出力端ＯＵＴから出力される電流Ｉout は
抵抗R3に流れる電流に等しく、また、電圧変化Ｖ(Q10
(E)) は入力電圧信号Ｖinに等しいので、次式で表わさ
れる。 Ｉout ＝ Ｖin ／ R3 従って、出力電流Ｉout は入力電圧信号Ｖinに比例する
ことがわかる。よって、入力電圧信号Ｖinに正弦波信号
が入力されても、得られる出力電流Ｉout には歪みを生
じない。

【００２９】以上述べたように、電圧発生手段２として
のトランジスタQ1〜Q11 の出力端子（即ちトランジスタ
Q10 とQ11 のエミッタ接続点）に流れる電流に比例する
電流を出力するような電流出力回路１０においては、電
圧発生手段２の出力に非線形素子５（即ちトランジスタ
Q16〜Q18 ）を含む負荷が接続された回路構成であって
も、本発明を実施することによって歪みの無い電流出力
を得ることが可能となる。

【００３０】（第３実施形態例）図３には、前述の第１
実施形態例の基本構成を具体的に実施したもう１つの半
導体集積回路を例示する。すなわち、入力端ＩＮには抵
抗R1の一端が接続され、抵抗R1の他端はもう一方が接地
された抵抗R2の一端とトランジスタQ1のベースが接続さ
れている。このQ1のコレクタは接地され、エミッタはこ
のトランジスタQ1と逆極性でベースとコレクタが互いに
接続されたトランジスタQ2のエミッタに接続されてい
る。

【００３１】このトランジスタQ2のベース・コレクタは
このQ2と極性が同じでトランジスタQ4と差動対を成し、
エミッタに電流源I2が接続されるトランジスタQ3のベー
スに接続されていると共に、このQ2とは逆極性でQ9を入
力トランジスタとし、トランジスタQ9〜Q11 ，Q13 から
構成された「カレントミラー回路」の出力トランジスタ
Q10 のコレクタに接続されている。これらトランジスタ
Q9〜Q11 ，Q13 のエミッタは基準電位に接続されてい
る。

【００３２】トランジスタQ3のコレクタはQ3とは逆極性
でベースラインがコレクタに接続されたトランジスタQ5
のコレクタおよび、このQ5と同極性のトランジスタQ6の
ベースに接続されている。トランジスタQ4のコレクタは
トランジスタQ6のコレクタと、このQ4の極性が逆のトラ
ンジスタQ7のベースに接続されている。

【００３３】トランジスタQ4のベースは、トランジスタ
Q11 のコレクタとトランジスタQ11とは逆極性のトラン
ジスタQ8のコレクタに接続された抵抗R3の一端に接続さ
れると共に、トランジスタQ4と同極性でベースラインが
コレクタに接続されたトランジスタQ15 のベース・コレ
クタ及びこのQ15 とは逆極性のトランジスタQ18 のコレ
クタに接続された抵抗R4の一端に図示の如く接続されて
いる。

【００３４】トランジスタQ7のコレクタは他端が接地さ
れた抵抗R6とトランジスタQ8、Q16，Q12 のベースに接
続され、トランジスタQ7のエミッタは基準電位に接続さ
れている。

【００３５】トランジスタQ15 のエミッタはこのQ15 と
は逆極性のトランジスタQ14 のエミッタに接続されてい
る。このトランジスタQ14 のコレクタは接地され、ベー
スは他端が接地された抵抗R5に接続されている。また、
トランジスタQ18 のベースは、このQ18 と同極性でエミ
ッタがこのQ18 と互いに基準電位に接続され、ベースラ
インがコレクタに接続されたトランジスタQ17 のベース
・コレクタ及びトランジスタQ16 のコレクタに接続さ
れ、このQ16 のエミッタは接地されている。トランジス
タQ12 のエミッタは接地され、コレクタはトランジスタ
Q13 のコレクタ及び電流出力端ＯＵＴに接続されてい
る。

【００３６】なお、トランジスタQ1〜Q8の部分が図１に
示した電圧発生手段２に相当する素子である。同様に、
抵抗R3，R4が線形素子４に、トランジスタQ14 ，Q15 の
部分が非線形素子５に、トランジスタQ12 ，Q13 が第１
電流発生手段６に、そしてトランジスタQ16 〜Q18 が第
２電流発生手段７にそれぞれ相当する素子である。

【００３７】よって、この半導体集積回路１０’におい
て、上記電圧発生手段２(Q1 〜Q11)は、被制御端子(Q8
のコレクタ) がこの電圧発生手段２の出力端子に接続さ
れ、制御端子(Q8 のベース) が上記第１電流発生手段６
の入力端子(Q12のベース) に接続される能動素子(Q8)を
含んでいることを特徴とする。

【００３８】（作用効果３）図３に例示した半導体集積
回路１０’の動作は以下の如くである。すなわち、入力
端ＩＮに印加された入力信号は抵抗R1とR2で分圧された
後、エミッタホロワQ1のベースに印加される。そして、
その信号はエミッタより出力されレベルシフト用のトラ
ンジスタQ2を介して、カレントミラー負荷としてのトラ
ンジスタQ5，Q6を有する差動増幅器としてのトランジス
タQ3，Q4のうちのQ3ベースに印加される。このトランジ
スタQ3のベースに印加された信号はトランジスタQ3〜Q6
で増幅された後、更にトランジスタQ7，Q8で増幅され、
トランジスタQ8のコレクタに電圧信号として出力され
る。また、トランジスタQ9〜Q11 ，Q13 はカレントミラ
ー接続の定電流回路である。

【００３９】トランジスタQ12 ，Q16 は、トランジスタ
Q8コレクタに流れる電流と同じコレクタ電流を流すトラ
ンジスタ素子であり、トランジスタQ12 と Q13 のコレ
クタ電流の差が出力電流として電流出力端ＯＵＴから出
力される。さらにまた、上記のトランジスタQ8のコレク
タには帰還抵抗R3の一端が接続され、このR3の他端は抵
抗R4に接続されている。これら抵抗R3とR4はいずれも帰
還抵抗であり、これら抵抗R3とR4の接続点は差動増幅器
を成すトランジスタQ4のベースに接続され、抵抗R4の他
端はレベルシフト回路としてのトランジスタQ14 ，Q15
に接続されている。

【００４０】これらトランジスタQ14 ，Q15 はトランジ
スタQ1，Q2で発生する直流電圧に等しい電圧だけのレベ
ルシフト( 電圧レベル変換) を行なうものであり、無信
号時はトランジスタQ15 のベース・コレクタ電位とトラ
ンジスタQ4のベース電位は等しく、抵抗R3，R4には電流
は流れず、トランジスタQ8のコレクタに所定の信号が現
れたときのみに、それに対応した電流がR3，R4に流れ
る。

【００４１】ここで仮に、入力端ＩＮに正弦波の電圧が
入力されたとすると、トランジスタQ8のコレクタにも正
弦波の電圧が現れ、その電圧に応じて抵抗R3，R4に電流
が流れる電流が変化する。一方、トランジスタQ16 に流
れる電流も、上記トランジスタQ8と同様に変化し、その
変化した分の電流はトランジスタQ17 ，Q18 のカレント
ミラー回路を経由して、抵抗R3，R4に供給される。

【００４２】トランジスタQ16 の電流はトランジスタQ8
の電流に等しいので、抵抗R3，R4に流れる電流は相殺(
キャンセル) される。よって、トランジスタQ15 のベー
ス・コレクタ電位は入力信号によらず一定となる。

【００４３】このため、抵抗R3，R4に流れる電流は、次
式で表わされる。即ち、 Ｉ(R3 ＋R4) ＝ Ｖ(Q8(C)) ／(R3 ＋R4) 但し、Ｖ(Q8(C)) ： トランジスタQ8のコレクタに現れ
る電圧の変化。

【００４４】回路１０’の出力端ＯＵＴから出力される
電流Ｉout は抵抗R3，R4に流れる電流に等しく、また、
変化電圧Ｖ(Q8(C)) は、入力電圧信号Ｖin の抵抗R3，
R4によって決まるゲイン倍の電圧となるので、次式の如
く表わされる。即ち、 Ｉout ＝｛Ｖin・((R3＋R4)/R4) ｝/ (R3 ＋R4) ＝ Ｖ
in/R4 よって、このような関係では、電流Ｉout は入力電圧信
号Ｖin に比例することがわかる。このため、入力電圧
信号Ｖinに正弦波信号が入力されても電流Ｉout には歪
みを生じない。

【００４５】以上述べたように、電圧発生手段２として
のトランジスタQ1〜Q11 の出力端子（即ちトランジスタ
Q8のコレクタ）に流れる電流を比例する電流を出力する
電流出力回路においては、電圧発生手段２の出力に非線
形素子５としてのトランジスタQ14 ,Q15 を含む負荷素
子が接続されている回路構成でも、歪みの無い電流出力
を得ることが可能となる。

【００４６】（その他の変形例）以上、複数の実施形態
例に基づいて本発明について説明したが、これ以外にも
本発明の要旨の範囲で種々の変形実施も可能である。例
えば、本発明に係わる半導体集積回路を構成するトラン
ジスタ素子は主にバイポーラ型トランジスタを想定して
いるが、例示のバイポーラ型には必ずしも限定されな
ず、例えばＭＯＳ型トランジスタ等でもよい。また、本
発明の半導体集積回路を構成する非線形素子はトランジ
スタのみならず、例えば、抵抗器および所定のダイオー
ドを組み合せた素子、所定のＦＥＴ素子、または所定の
ＭＯＳ素子であってもよい。また、例示した等価回路に
おいていわゆる「ダイオード接続」により設けられたト
ランジスタ素子は、機能的にも専用のダイオード素子で
置き換えが可能である。

【００４７】なお、本発明の技術的思想の適用対象は、
増幅回路、補助電源回路および補助入力回路等に限ら
ず、非線形歪みを補正する必要がある回路に対し適宜変
形実施することで広く応用も可能である。

【００４８】

【発明の効果】以上、本発明によれば、主要な請求項ご
とに次のような効果が得られる。 （１） 請求項１の効果としては、電圧発生手段の出力
に流れる電流に比例する電流を出力する電流出力回路に
おいて、電圧発生手段の出力に非線形素子を含む負荷が
接続されていても、歪みの無い電流出力を得ることがで
きる。 （２） 請求項２の効果としては、電圧発生手段の出力
に流れる電流に比例する電流を出力する電流出力回路に
おいて、電圧発生手段の出力にＰＮ接合素子を含む負荷
が接続されていても、歪みの無い電流出力を得ることが
できる。 （３） 請求項３，４の効果としては、電圧発生手段の
出力端子に流れる電流を実質的にそのまま、即ち能動素
子に起因する非線形歪みの無い状態で電流発生手段の入
力端子に伝えることができる。

【００４９】また、本発明による二次的効果としては次
の事項が挙げられる。 回路の温度特性が良好となる。詳しくは、従来回路
（図５参照）では、出力端ＯＵＴにおける波形の温度特
性は、構成する各素子R3,Q17,Q18のそれぞれの温度特性
の影響を受けるのが通常であったが、本発明に係わる回
路１０及び１０’では、例えばトランジスタQ17,Q18 を
除いた抵抗R3の影響のみを受けるだけなので、動作温度
や使用温度等の発熱等に起因する温度特性の影響が少な
くなり、よって、回路全体の温度特性が向上する。

【００５０】 低消費電力で歪みを改善できる。詳し
くは、従来回路の回路構成のままで歪みの改善を図ろう
とすると、電流源I1からの供給電流値を増大さなければ
ならず、これは回路全体の消費電力の増加の原因となっ
ていたが、本発明の歪補正回路としての第２電流発生手
段の付加による歪み補正機能により、供給電流を増大す
ることなく、従来より少ない消費電力で歪みの無いまま
の運用ができる。

【００５１】以上、本発明によれば、入力に伴ない出力
端から得られる出力電流が、構成された回路及び素子に
影響されて生ずる非線形歪み等が実質的に皆無な出力電
流を得ることの可能な非線形歪みの補正機能を有する半
導体集積回路を提供することが可能となる。特に、回路
中の線形素子のインピーダンスが非線形素子のインピー
ダンスに比べて充分に大きいとは言えない場合であって
も、非線型歪みの無い出力が得られる。

【図面の簡単な説明】

【図１】本発明の半導体集積回路の基本構成を示す、請
求項１に対応のブロック図。

【図２】本発明の半導体集積回路の具体的な等価回路の
一例を示す、請求項２，３に対応の回路図。

【図３】本発明の半導体集積回路の具体的な等価回路の
他の例を示す、請求項２，４に対応の回路図。

【図４】従来例としての電流出力回路の基本構成を示す
ブロック図。

【図５】従来例の電流出力回路の具体的な等価回路の一
例を示す回路図。

【符号の説明】

２…電圧発生手段、 ４…線形素子、 ５…非線形素子、 ６…第１電流発生手段、 ７…第２電流発生手段、 ８…電流発生手段、 １０…非線形歪み補正機能を有する半導体集積回路（電
流出力回路）、 ２０…従来の半導体集積回路（電流出力回路）、 Q1〜Q11 … 電圧発生手段としてのトランジスタ、 Q8，Q10 ，Q11 … 能動素子としてのトランジスタ、 R3，R4 … 線形素子としての抵抗、 Q12 〜Q15 … 第１電流発生手段としてのトランジス
タ、 Q16 〜Q18 … 非線形素子（ＰＮ接合素子）としてのト
ランジスタ、 Q19 〜Q24 … 第２電流発生手段としてのトランジス
タ、 I1〜I4 … 電流源、 ＩＮ… 入力端、 ＯＵＴ… 出力端、 ＧＮＤ… 接地点。

フロントページの続き (72)発明者 和田 嘉 東京都港区新橋３丁目３番９号 東芝エ ー・ブイ・イー株式会社内 (56)参考文献 特開 昭58−150304（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03F 1/32 H03F 3/34 - 3/347

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 入力端子からの信号に比例する出力が得
   られる電圧発生手段と、この電圧発生手段の出力端子に
   一端が接続された線形素子と、この線形素子の他端に一
   端が接続されその他端が基準電位に接続された非線形素
   子と、前記出力端子に流れる電流により制御される前記
   電圧発生手段の被制御出力端子に入力端子が接続され、
   前記電圧発生手段の出力端子に流れる電流に比例する電
   流を発生する第１電流発生手段とから成り、この第１電
   流発生手段の出力端子から電流を出力する電流出力回路
   において、 前記電圧発生手段の前記被制御出力端子に入力端子が接
   続され、出力端子が前記線形素子と前記非線形素子の接
   続点に接続されて成り、前記電圧発生手段の出力端子に
   流れる電流とは大きさが等しく位相が反対の電流を発生
   する第２電流発生手段を更に具備することを特徴とする
   非線形歪み補正機能を有する半導体集積回路。
2. 【請求項２】 前記線形素子は、抵抗素子によって構成
   され、 前記非線形素子は、ＰＮ接合素子によって構成されてい
   ることを特徴とする、請求項１に記載の半導体集積回
   路。
3. 【請求項３】 前記電圧発生手段は、能動素子を有し、 前記能動素子の一端の被制御端子は、前記電圧発生手段
   の出力端子に接続され、 前記能動素子の他端の被制御端子は、前記第１電流発生
   手段の入力端子に接続されていることを特徴とする、請
   求項１に記載の半導体集積回路。
4. 【請求項４】 前記電圧発生手段は、能動素子を有し、 前記能動素子の被制御端子は、前記電圧発生手段の出力
   端子に接続され、 前記能動素子の制御端子は、前記第１電流発生手段の入
   力端子に接続されていることを特徴とする、請求項１に
   記載の半導体集積回路。
5. 【請求項５】 前記電圧発生手段は、該入力端に続くエ
   ミッタホロアと、このエミッタホロアに接続する第１の
   レベルシフト回路と、所定のカレントミラー負荷を有す
   る差動増幅器と、この差動増幅器に接続する出力段回路
   と、を具備し、 前記電圧発生手段は、増幅された電圧を所望の電圧レベ
   ルに変換する第２のレベルシフト回路と、この電圧レベ
   ルの電流出力手段としての第１のカレントミラー回路
   と、非線型歪み補正手段として動作する第２のカレント
   ミラー回路と、に接続されて成ることを特徴とする、請
   求項１に記載の半導体集積回路。
6. 【請求項６】 前記第２電流発生手段は、 当該半導体集積回路が有する非線型負荷に起因する歪み
   を実質的に除去するための非線型歪み補正手段として動
   作する第２のカレントミラー回路を成すことを特徴とす
   る、請求項１に記載の半導体集積回路。
7. 【請求項７】 前記能動素子は、 バイポーラ型トランジスタまたはＭＯＳ型トランジスタ
   であることを特徴とする、請求項３または請求項４の何
   れの項に記載の半導体集積回路。
8. 【請求項８】 前記非線形素子は、トランジスタのみな
   らず、 抵抗器およびダイオードを組み合せた素子またはＭＯＳ
   素子であることを特徴とする、請求項１に記載の半導体
   集積回路。