JP3221452B2 - 電圧／電流変換回路 - Google Patents
電圧／電流変換回路Info
- Publication number
- JP3221452B2 JP3221452B2 JP08948592A JP8948592A JP3221452B2 JP 3221452 B2 JP3221452 B2 JP 3221452B2 JP 08948592 A JP08948592 A JP 08948592A JP 8948592 A JP8948592 A JP 8948592A JP 3221452 B2 JP3221452 B2 JP 3221452B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- emitter
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】この発明は、信号電圧を信号電流
に変換する回路に関する。
に変換する回路に関する。
【０００２】
【従来の技術】ＩＣにおいて、信号処理を電流の状態で
行うことができれば、その電源電圧を低くすることがで
き、例えば、ラジオ受信機用のＩＣの場合、電池の電圧
がかなり低下しても、放送を受信することができる。
行うことができれば、その電源電圧を低くすることがで
き、例えば、ラジオ受信機用のＩＣの場合、電池の電圧
がかなり低下しても、放送を受信することができる。
【０００３】そこで、信号電圧を電流に変換する変換回
路として、図４あるいは図５に示すような回路が考えら
れている。
路として、図４あるいは図５に示すような回路が考えら
れている。
【０００４】すなわち、図４の変換回路においては、ト
ランジスタＱ1 〜Ｑ3 がカレントミラー回路１を構成
し、定電流源Ｑ0 からトランジスタＱ1 に直流電流Ｉ0
が供給され、端子Ｔ1 に入力信号電圧ΔＶが供給され
る。
ランジスタＱ1 〜Ｑ3 がカレントミラー回路１を構成
し、定電流源Ｑ0 からトランジスタＱ1 に直流電流Ｉ0
が供給され、端子Ｔ1 に入力信号電圧ΔＶが供給され
る。
【０００５】したがって、抵抗器Ｒ1 に流れる信号電流
ΔＩは、 ΔＩ＝ΔＶ／（Ｒ1 ＋ｒe ） ・・・・・・・・・ (1) ｒe ＝（ｋＴ／ΔＶ）（１／Ｉ0 ） ・・・・・・・・・ (2) （ｒe ：トランジスタＱ1 の入力インピーダンス）とな
るので、値ｒe が抵抗器Ｒ1 に比べて十分に小さいとす
れば、 ΔＩ＝ΔＶ／Ｒ1 ・・・・・・・・・ (3) となる。したがって、信号電圧ΔＶは、抵抗器Ｒ1 によ
り信号電流ΔＩに変換され、この信号電流ΔＩがトラン
ジスタＱ1 を流れる。
ΔＩは、 ΔＩ＝ΔＶ／（Ｒ1 ＋ｒe ） ・・・・・・・・・ (1) ｒe ＝（ｋＴ／ΔＶ）（１／Ｉ0 ） ・・・・・・・・・ (2) （ｒe ：トランジスタＱ1 の入力インピーダンス）とな
るので、値ｒe が抵抗器Ｒ1 に比べて十分に小さいとす
れば、 ΔＩ＝ΔＶ／Ｒ1 ・・・・・・・・・ (3) となる。したがって、信号電圧ΔＶは、抵抗器Ｒ1 によ
り信号電流ΔＩに変換され、この信号電流ΔＩがトラン
ジスタＱ1 を流れる。
【０００６】そして、トランジスタＱ1 〜Ｑ3 がカレン
トミラー回路１を構成しているので、トランジスタＱ2
、Ｑ3 のコレクタには、信号電流ΔＩが出力される。
トミラー回路１を構成しているので、トランジスタＱ2
、Ｑ3 のコレクタには、信号電流ΔＩが出力される。
【０００７】また、図５の変換回路においては、トラン
ジスタＱ4 、Ｑ5 により差動アンプ２が構成され、トラ
ンジスタＱ6 、Ｑ7 によりカレントミラー回路３が構成
されるとともに、これら回路２、３によりトランジスタ
Ｑ1 に負帰還がかけられている。
ジスタＱ4 、Ｑ5 により差動アンプ２が構成され、トラ
ンジスタＱ6 、Ｑ7 によりカレントミラー回路３が構成
されるとともに、これら回路２、３によりトランジスタ
Ｑ1 に負帰還がかけられている。
【０００８】したがって、この回路においても、(3) 式
が成立し、入力信号電圧ΔＶが信号電流ΔＩに変換さ
れ、トランジスタＱ2 、Ｑ3 のコレクタに、信号電流Δ
Ｉが出力される。
が成立し、入力信号電圧ΔＶが信号電流ΔＩに変換さ
れ、トランジスタＱ2 、Ｑ3 のコレクタに、信号電流Δ
Ｉが出力される。
【０００９】
【発明が解決しようとする課題】ところで、図４の変換
回路において、トランジスタＱ1 の入力インピーダンス
ｒe が、抵抗器Ｒ1 に比べて無視できない場合には、
(3) 式が成立しなくなり、(1) 式にしたがうことにな
る。しかし、(1) 式において、入力インピーダンスｒe
はリニアではないので、信号電圧ΔＶが信号電流ΔＩに
変換されるとき、その電流ΔＩが歪んでしまい、結果と
して、出力電流ΔＩが歪んでしまう。
回路において、トランジスタＱ1 の入力インピーダンス
ｒe が、抵抗器Ｒ1 に比べて無視できない場合には、
(3) 式が成立しなくなり、(1) 式にしたがうことにな
る。しかし、(1) 式において、入力インピーダンスｒe
はリニアではないので、信号電圧ΔＶが信号電流ΔＩに
変換されるとき、その電流ΔＩが歪んでしまい、結果と
して、出力電流ΔＩが歪んでしまう。
【００１０】この歪みを小さくするには、(3) 式が成立
すればよく、そのためには、(2) 式から明らかなよう
に、定電流Ｉ0 を大きくすればよい。しかし、(3) 式が
十分に成立する程度に定電流Ｉ0 を大きくすると、消費
電流が増加してしまい、電池を電源とする場合、好まし
くない。
すればよく、そのためには、(2) 式から明らかなよう
に、定電流Ｉ0 を大きくすればよい。しかし、(3) 式が
十分に成立する程度に定電流Ｉ0 を大きくすると、消費
電流が増加してしまい、電池を電源とする場合、好まし
くない。
【００１１】また、トランジスタＱ1 〜Ｑ3 の電流増幅
率が変化すると、それらのベース電流を無視できなくな
るので、電流利得が変化してしまう。
率が変化すると、それらのベース電流を無視できなくな
るので、電流利得が変化してしまう。
【００１２】その点、図５の変換回路においては、負帰
還を利用しているので、歪みの発生を抑えることができ
るとともに、消費電流を小さくすることができる。
還を利用しているので、歪みの発生を抑えることができ
るとともに、消費電流を小さくすることができる。
【００１３】しかし、この変換回路は、図からも明らか
なように、構成素子の数が多く、しかも、発振防止のた
め位相補正用のコンデンサＣ1 を必要とするので、ＩＣ
化したとき、半導体チップ上で大きな面積を必要として
しまう。
なように、構成素子の数が多く、しかも、発振防止のた
め位相補正用のコンデンサＣ1 を必要とするので、ＩＣ
化したとき、半導体チップ上で大きな面積を必要として
しまう。
【００１４】この発明は、以上のような問題点を解決し
ようとするものである。
ようとするものである。
【００１５】
【課題を解決するための手段】このため、この発明にお
いては、各部の参照符号を後述の実施例に対応させる
と、ベース接地のトランジスタＱ11が設けられ、このベ
ース接地のトランジスタＱ11のエミッタに、抵抗器Ｒ11
が接続され、少なくとも２つのエミッタ接地のトランジ
スタＱ12、Ｑ13が設けられ、これらエミッタ接地のトラ
ンジスタＱ12、Ｑ13のベースが、ベース接地のトランジ
スタＱ11のコレクタに接続され、エミッタ接地のトラン
ジスタＱ12、Ｑ13のうち、第１のトランジスタＱ12のコ
レクタが、ベース接地のトランジスタＱ11のエミッタに
接続され、抵抗器Ｒ11に信号電圧ΔＶが供給されたと
き、エミッタ接地のトランジスタＱ12、Ｑ13のうち、第
２のトランジスタＱ13のコレクタから、信号電圧ΔＶか
ら変換された信号電流ΔＩが取り出されるようにしたも
のである。
いては、各部の参照符号を後述の実施例に対応させる
と、ベース接地のトランジスタＱ11が設けられ、このベ
ース接地のトランジスタＱ11のエミッタに、抵抗器Ｒ11
が接続され、少なくとも２つのエミッタ接地のトランジ
スタＱ12、Ｑ13が設けられ、これらエミッタ接地のトラ
ンジスタＱ12、Ｑ13のベースが、ベース接地のトランジ
スタＱ11のコレクタに接続され、エミッタ接地のトラン
ジスタＱ12、Ｑ13のうち、第１のトランジスタＱ12のコ
レクタが、ベース接地のトランジスタＱ11のエミッタに
接続され、抵抗器Ｒ11に信号電圧ΔＶが供給されたと
き、エミッタ接地のトランジスタＱ12、Ｑ13のうち、第
２のトランジスタＱ13のコレクタから、信号電圧ΔＶか
ら変換された信号電流ΔＩが取り出されるようにしたも
のである。
【００１６】
【作用】トランジスタＱ11〜Ｑ13により、トランジスタ
Ｑ12を入力側とし、トランジスタＱ13を出力側としてカ
レントミラー回路１１が構成されるとともに、トランジ
スタＱ12によりトランジスタＱ11に負帰還がかかる。し
たがって、抵抗器Ｒ11からカレントミラー回路１１を見
たときのインピーダンスが十分に小さくなるので、信号
電圧ΔＶは、抵抗器Ｒ11により信号電流ΔＩにリニアに
変換され、この信号電流ΔＩがトランジスタＱ13から出
力される。
Ｑ12を入力側とし、トランジスタＱ13を出力側としてカ
レントミラー回路１１が構成されるとともに、トランジ
スタＱ12によりトランジスタＱ11に負帰還がかかる。し
たがって、抵抗器Ｒ11からカレントミラー回路１１を見
たときのインピーダンスが十分に小さくなるので、信号
電圧ΔＶは、抵抗器Ｒ11により信号電流ΔＩにリニアに
変換され、この信号電流ΔＩがトランジスタＱ13から出
力される。
【００１７】
【実施例】図１において、入力端子Ｔ11が抵抗器Ｒ11を
通じてトランジスタＱ11のエミッタに接続される。この
トランジスタＱ11は、ベース接地の動作を行うもので、
そのエミッタがトランジスタＱ32のコレクタに接続さ
れ、そのベースにバイアス電圧Ｖ11が供給され、そのコ
レクタがトランジスタＱ35のコレクタに接続される。
通じてトランジスタＱ11のエミッタに接続される。この
トランジスタＱ11は、ベース接地の動作を行うもので、
そのエミッタがトランジスタＱ32のコレクタに接続さ
れ、そのベースにバイアス電圧Ｖ11が供給され、そのコ
レクタがトランジスタＱ35のコレクタに接続される。
【００１８】この場合、トランジスタＱ32は定電流源と
して動作するものであり、そのベースに所定のバイアス
電圧Ｖ31が供給され、そのエミッタが抵抗器Ｒ32を通じ
て電源端子Ｔ12に接続される。さらに、トランジスタＱ
35は、トランジスタＱ34とともにカレントミラー回路３
１を構成しているものであり、トランジスタＱ34、Ｑ35
のエミッタが抵抗器Ｒ34、Ｒ35を通じて接地され、それ
らのベースが互いに接続されるとともに、トランジスタ
Ｑ34のコレクタに接続され、このコレクタがトランジス
タＱ31のコレクタに接続される。このトランジスタＱ31
も定電流源として動作するものであり、そのベースにバ
イアス電圧Ｖ31が供給され、そのエミッタが抵抗器Ｒ31
を通じて端子Ｔ12に接続される。
して動作するものであり、そのベースに所定のバイアス
電圧Ｖ31が供給され、そのエミッタが抵抗器Ｒ32を通じ
て電源端子Ｔ12に接続される。さらに、トランジスタＱ
35は、トランジスタＱ34とともにカレントミラー回路３
１を構成しているものであり、トランジスタＱ34、Ｑ35
のエミッタが抵抗器Ｒ34、Ｒ35を通じて接地され、それ
らのベースが互いに接続されるとともに、トランジスタ
Ｑ34のコレクタに接続され、このコレクタがトランジス
タＱ31のコレクタに接続される。このトランジスタＱ31
も定電流源として動作するものであり、そのベースにバ
イアス電圧Ｖ31が供給され、そのエミッタが抵抗器Ｒ31
を通じて端子Ｔ12に接続される。
【００１９】さらに、トランジスタＱ11とは逆極性のト
ランジスタＱ12が設けられ、そのベースがトランジスタ
Ｑ11のコレクタに接続され、そのエミッタが抵抗器Ｒ12
を通じて接地されてトランジスタＱ12はエミッタ接地と
されるとともに、そのコレクタがトランジスタＱ11のエ
ミッタに接続される。また、トランジスタＱ12と同極性
のトランジスタＱ13、Ｑ14が設けられ、それらのベース
がトランジスタＱ11のコレクタに接続されるとともに、
それらのエミッタが抵抗器Ｒ13、Ｒ14を通じて接地され
る。
ランジスタＱ12が設けられ、そのベースがトランジスタ
Ｑ11のコレクタに接続され、そのエミッタが抵抗器Ｒ12
を通じて接地されてトランジスタＱ12はエミッタ接地と
されるとともに、そのコレクタがトランジスタＱ11のエ
ミッタに接続される。また、トランジスタＱ12と同極性
のトランジスタＱ13、Ｑ14が設けられ、それらのベース
がトランジスタＱ11のコレクタに接続されるとともに、
それらのエミッタが抵抗器Ｒ13、Ｒ14を通じて接地され
る。
【００２０】そして、この例においては、電流出力がバ
ランス型に取り出されるように構成した場合であり、こ
のため、トランジスタＱ13のコレクタが、トランジスタ
Ｑ33のコレクタに接続されるとともに、カレントミラー
回路２１に接続される。
ランス型に取り出されるように構成した場合であり、こ
のため、トランジスタＱ13のコレクタが、トランジスタ
Ｑ33のコレクタに接続されるとともに、カレントミラー
回路２１に接続される。
【００２１】すなわち、トランジスタＱ33も、定電流源
として動作するものであり、そのベースにバイアス電圧
Ｖ12が供給され、そのエミッタが抵抗器Ｒ17を通じて端
子Ｔ12に接続される。さらに、カレントミラー回路２１
においては、トランジスタＱ13のコレクタが、トランジ
スタＱ21のコレクタに接続されるとともに、トランジス
タＱ23のベースに接続され、このトランジスタＱ23のエ
ミッタがトランジスタＱ21、Ｑ22のベースに接続され、
これらトランジスタＱ21、Ｑ22のエミッタが抵抗器Ｒ2
1、Ｑ22を通じて接地され、トランジスタＱ23のコレク
タが端子Ｔ12に接続される。そして、トランジスタＱ1
4、Ｑ22のコレクタが、バランス型信号電流の出力点と
される。
として動作するものであり、そのベースにバイアス電圧
Ｖ12が供給され、そのエミッタが抵抗器Ｒ17を通じて端
子Ｔ12に接続される。さらに、カレントミラー回路２１
においては、トランジスタＱ13のコレクタが、トランジ
スタＱ21のコレクタに接続されるとともに、トランジス
タＱ23のベースに接続され、このトランジスタＱ23のエ
ミッタがトランジスタＱ21、Ｑ22のベースに接続され、
これらトランジスタＱ21、Ｑ22のエミッタが抵抗器Ｒ2
1、Ｑ22を通じて接地され、トランジスタＱ23のコレク
タが端子Ｔ12に接続される。そして、トランジスタＱ1
4、Ｑ22のコレクタが、バランス型信号電流の出力点と
される。
【００２２】なお、トランジスタＱ32、Ｑ33のベース・
エミッタ間の接合面積は、他のトランジスタのそれのＮ
倍（Ｎ＞１）、例えば２倍とされる。また、対応する素
子は等しい特性とされ、例えば、Ｒ34＝Ｒ35とされる。
エミッタ間の接合面積は、他のトランジスタのそれのＮ
倍（Ｎ＞１）、例えば２倍とされる。また、対応する素
子は等しい特性とされ、例えば、Ｒ34＝Ｒ35とされる。
【００２３】このような構成において、まず、直流動作
について考えると、トランジスタＱ31は定電流源として
動作しているので、 ＩDC：トランジスタＱ31のコレクタ電流（直流分） とすれば、トランジスタＱ34のコレクタ電流も電流ＩDC
となる。そして、トランジスタＱ34、Ｑ35はカレントミ
ラー回路３１を構成しているので、トランジスタＱ35の
コレクタ電流も電流ＩDCとなり、これによりトランジス
タＱ11のエミッタ電流も電流ＩDCとなる。
について考えると、トランジスタＱ31は定電流源として
動作しているので、 ＩDC：トランジスタＱ31のコレクタ電流（直流分） とすれば、トランジスタＱ34のコレクタ電流も電流ＩDC
となる。そして、トランジスタＱ34、Ｑ35はカレントミ
ラー回路３１を構成しているので、トランジスタＱ35の
コレクタ電流も電流ＩDCとなり、これによりトランジス
タＱ11のエミッタ電流も電流ＩDCとなる。
【００２４】また、このとき、トランジスタＱ32のベー
ス・エミッタ間の接合面積は、トランジスタＱ31のそれ
の２倍とされているので、トランジスタＱ32のコレクタ
電流は電流２ＩDCとなる。そして、このコレクタ電流２
ＩDCのうち、電流ＩDCがトランジスタＱ11のエミッタに
流れるので、トランジスタＱ12のコレクタ電流も電流Ｉ
DCとなる。
ス・エミッタ間の接合面積は、トランジスタＱ31のそれ
の２倍とされているので、トランジスタＱ32のコレクタ
電流は電流２ＩDCとなる。そして、このコレクタ電流２
ＩDCのうち、電流ＩDCがトランジスタＱ11のエミッタに
流れるので、トランジスタＱ12のコレクタ電流も電流Ｉ
DCとなる。
【００２５】さらに、トランジスタＱ33のベース・エミ
ッタ間の接合面積も、トランジスタＱ31のそれの２倍と
されているので、トランジスタＱ33のコレクタ電流も電
流２ＩDCとなる。そして、このとき、トランジスタＱ13
は、トランジスタＱ12と等しいベースバイアスなので、
トランジスタＱ13のコレクタ電流も電流ＩDCとなる。し
たがって、トランジスタＱ21のコレクタ電流も電流ＩDC
となり、トランジスタＱ22のコレクタ電流も電流ＩDCと
なる。
ッタ間の接合面積も、トランジスタＱ31のそれの２倍と
されているので、トランジスタＱ33のコレクタ電流も電
流２ＩDCとなる。そして、このとき、トランジスタＱ13
は、トランジスタＱ12と等しいベースバイアスなので、
トランジスタＱ13のコレクタ電流も電流ＩDCとなる。し
たがって、トランジスタＱ21のコレクタ電流も電流ＩDC
となり、トランジスタＱ22のコレクタ電流も電流ＩDCと
なる。
【００２６】そして、続いて交流動作について考える
と、トランジスタＱ35も定電流源として動作しているの
で、この変換回路を等価的に示すと、図２のようにな
る。ただし、この図においては、カレントミラー回路２
１は省略している。
と、トランジスタＱ35も定電流源として動作しているの
で、この変換回路を等価的に示すと、図２のようにな
る。ただし、この図においては、カレントミラー回路２
１は省略している。
【００２７】そして、この図からも明らかなように、ト
ランジスタＱ11がベース接地のアンプとして動作し、ト
ランジスタＱ12が、トランジスタＱ11のコレクタ出力に
対してエミッタ接地のアンプとして動作するとともに、
トランジスタＱ12のコレクタ出力が、トランジスタＱ11
のエミッタに100 ％負帰還されるので、トランジスタＱ
11、Ｑ12による利得がそのまま負帰還量となる。
ランジスタＱ11がベース接地のアンプとして動作し、ト
ランジスタＱ12が、トランジスタＱ11のコレクタ出力に
対してエミッタ接地のアンプとして動作するとともに、
トランジスタＱ12のコレクタ出力が、トランジスタＱ11
のエミッタに100 ％負帰還されるので、トランジスタＱ
11、Ｑ12による利得がそのまま負帰還量となる。
【００２８】したがって、抵抗器Ｒ11からトランジスタ
Ｑ11側を見たインピーダンスは、抵抗器Ｒ11に比べて十
分に低くなるので、端子Ｔ11に入力信号電圧ΔＶが供給
されると、抵抗器Ｒ11には、 ΔＩ＝ΔＶ／Ｒ11 ・・・・・・・・・ (4) で示される信号電流ΔＩが流れ、すなわち、信号電圧Δ
Ｖは信号電流ΔＩに変換されてトランジスタＱ11に流れ
る。
Ｑ11側を見たインピーダンスは、抵抗器Ｒ11に比べて十
分に低くなるので、端子Ｔ11に入力信号電圧ΔＶが供給
されると、抵抗器Ｒ11には、 ΔＩ＝ΔＶ／Ｒ11 ・・・・・・・・・ (4) で示される信号電流ΔＩが流れ、すなわち、信号電圧Δ
Ｖは信号電流ΔＩに変換されてトランジスタＱ11に流れ
る。
【００２９】そして、トランジスタＱ11はベース接地の
動作をしているので、抵抗器Ｒ11からの信号電流ΔＩ
は、トランジスタＱ11のエミッタ・コレクタ間を通じて
トランジスタＱ12〜Ｑ14のベースに供給されるととも
に、トランジスタＱ12〜Ｑ14は等しいベースバイアスと
なっている。したがって、トランジスタＱ12〜Ｑ14は、
トランジスタＱ12を入力側、トランジスタＱ13、Ｑ14を
出力側とするカレントミラー回路１１として動作するの
で、トランジスタＱ13、Ｑ14のコレクタには、互いに同
相の信号電流ΔＩがそれぞれ流れる。
動作をしているので、抵抗器Ｒ11からの信号電流ΔＩ
は、トランジスタＱ11のエミッタ・コレクタ間を通じて
トランジスタＱ12〜Ｑ14のベースに供給されるととも
に、トランジスタＱ12〜Ｑ14は等しいベースバイアスと
なっている。したがって、トランジスタＱ12〜Ｑ14は、
トランジスタＱ12を入力側、トランジスタＱ13、Ｑ14を
出力側とするカレントミラー回路１１として動作するの
で、トランジスタＱ13、Ｑ14のコレクタには、互いに同
相の信号電流ΔＩがそれぞれ流れる。
【００３０】そして、図１において、トランジスタＱ13
のコレクタには、コレクタ電流（直流分）ＩDC及び信号
電流ΔＩが流れ、トランジスタＱ33のコレクタにはコレ
クタ電流２ＩDCが流れるので、カレントミラー回路２１
のトランジスタＱ21には、電流（ＩDC−ΔＩ）が供給さ
れことになり、トランジスタＱ22のコレクタには逆相の
信号電流−ΔＩが出力される。
のコレクタには、コレクタ電流（直流分）ＩDC及び信号
電流ΔＩが流れ、トランジスタＱ33のコレクタにはコレ
クタ電流２ＩDCが流れるので、カレントミラー回路２１
のトランジスタＱ21には、電流（ＩDC−ΔＩ）が供給さ
れことになり、トランジスタＱ22のコレクタには逆相の
信号電流−ΔＩが出力される。
【００３１】こうして、端子Ｔ11に信号電圧ΔＶが供給
されると、この電圧ΔＶが抵抗器Ｒ11により信号電流Δ
Ｉに変換され、この信号電流ΔＩが、トランジスタＱ1
4、Ｑ22のコレクタから互いに逆相の１対の出力電流と
して取り出される。
されると、この電圧ΔＶが抵抗器Ｒ11により信号電流Δ
Ｉに変換され、この信号電流ΔＩが、トランジスタＱ1
4、Ｑ22のコレクタから互いに逆相の１対の出力電流と
して取り出される。
【００３２】そして、この場合、トランジスタＱ11のコ
レクタ出力は、トランジスタＱ12を通じて、トランジス
タＱ11のエミッタに100 ％負帰還され、トランジスタＱ
11、Ｑ12による利得がそのまま負帰還量となっているの
で、抵抗器Ｒ11からトランジスタＱ11側を見たインピー
ダンスは、抵抗器Ｒ11に比べて十分に低くなり、したが
って、(4) 式が十分に成立するので、抵抗器Ｒ11を流れ
る信号電流ΔＩは十分に歪みの少ない信号電流となり、
したがって、トランジスタＱ14、Ｑ22のコレクタに出力
される信号電流ΔＩも、十分に歪みの少ない信号電流と
なる。
レクタ出力は、トランジスタＱ12を通じて、トランジス
タＱ11のエミッタに100 ％負帰還され、トランジスタＱ
11、Ｑ12による利得がそのまま負帰還量となっているの
で、抵抗器Ｒ11からトランジスタＱ11側を見たインピー
ダンスは、抵抗器Ｒ11に比べて十分に低くなり、したが
って、(4) 式が十分に成立するので、抵抗器Ｒ11を流れ
る信号電流ΔＩは十分に歪みの少ない信号電流となり、
したがって、トランジスタＱ14、Ｑ22のコレクタに出力
される信号電流ΔＩも、十分に歪みの少ない信号電流と
なる。
【００３３】すなわち、このアンプにおいては、 ΔＩ＝ΔＶ／（Ｒ11＋ｎ・Ｒ11／β＋ｎ・ｒe ／β） ・・・・・・・・・ (5) ｒe ＝（ｋＴ／ΔＶ）（１／Ｉs ） （ｒe ：トランジスタＱ11の入力インピーダンス） ｎ ：信号電流ΔＩを取り出しているトランジスタの数 この例においては、ｎ＝２（トランジスタＱ13、Ｑ14） β ：トランジスタＱ12〜Ｑ14の電流増幅率 となる。
【００３４】したがって、(5) 式における、トランジス
タＱ11の入力インピーダンスｒe の項は、(1) 式に比べ
てｎ／β倍になり、入力インピーダンスｒe のノンリニ
ア特性に起因する歪みは、大幅に減少する。特に、電流
増幅率βが十分に大きいとすれば、(5) 式における入力
インピーダンスｒe の項（及びｎ・Ｒ11／βの項）を無
視できるので、上述のように(4) 式が成立する。
タＱ11の入力インピーダンスｒe の項は、(1) 式に比べ
てｎ／β倍になり、入力インピーダンスｒe のノンリニ
ア特性に起因する歪みは、大幅に減少する。特に、電流
増幅率βが十分に大きいとすれば、(5) 式における入力
インピーダンスｒe の項（及びｎ・Ｒ11／βの項）を無
視できるので、上述のように(4) 式が成立する。
【００３５】こうして、この発明によれば、抵抗器Ｒ11
により信号電圧ΔＶを電圧／電流変換し、その信号電流
ΔＩをベース接地のトランジスタＱ11により受けるとと
もに、そのトランジスタＱ11にエミッタ接地のトランジ
スタＱ12により100 ％の負帰還をかけているので、トラ
ンジスタＱ11の入力インピーダンスのノンリニア特性を
無視することができ、信号電圧ΔＶを十分に歪みの少な
い信号電流ΔＩに変換することができる。
により信号電圧ΔＶを電圧／電流変換し、その信号電流
ΔＩをベース接地のトランジスタＱ11により受けるとと
もに、そのトランジスタＱ11にエミッタ接地のトランジ
スタＱ12により100 ％の負帰還をかけているので、トラ
ンジスタＱ11の入力インピーダンスのノンリニア特性を
無視することができ、信号電圧ΔＶを十分に歪みの少な
い信号電流ΔＩに変換することができる。
【００３６】そして、図１からも明らかなように、構成
素子の数が少なく、しかも、コンデンサを必要としない
ので、ＩＣ化した場合でも、その半導体チップにおいて
占める面積を小さくすることができる。
素子の数が少なく、しかも、コンデンサを必要としない
ので、ＩＣ化した場合でも、その半導体チップにおいて
占める面積を小さくすることができる。
【００３７】さらに、複数の信号電流ΔＩを取り出して
も、利得の変化が少ない。また、端子Ｔ12の電圧が低く
ても動作する。
も、利得の変化が少ない。また、端子Ｔ12の電圧が低く
ても動作する。
【００３８】図３は、図１におけるカレントミラー回路
２１を設けないとともに、トランジスタＱ11〜Ｑ14、Ｑ
31、Ｑ32、Ｑ34、Ｑ35を、図１のそれとは逆極性にした
場合である。なお、トランジスタＱ36、Ｑ37は、トラン
ジスタＱ11のベースバイアス用である。
２１を設けないとともに、トランジスタＱ11〜Ｑ14、Ｑ
31、Ｑ32、Ｑ34、Ｑ35を、図１のそれとは逆極性にした
場合である。なお、トランジスタＱ36、Ｑ37は、トラン
ジスタＱ11のベースバイアス用である。
【００３９】そして、図１の例においては、トランジス
タＱ13、Ｑ14のコレクタから出力される信号電流ΔＩが
吸い込み型であったのに比べ、この例によれば、トラン
ジスタＱ13、Ｑ14のコレクタから出力される信号電流Δ
Ｉは吐き出し型となる。
タＱ13、Ｑ14のコレクタから出力される信号電流ΔＩが
吸い込み型であったのに比べ、この例によれば、トラン
ジスタＱ13、Ｑ14のコレクタから出力される信号電流Δ
Ｉは吐き出し型となる。
【００４０】なお、上述において、トランジスタＱ12、
Ｑ13に、これらと同様に（ｎ−２）個のトランジスタを
並列接続して、全部でｎ個の信号電流ΔＩを取り出すこ
ともできる。また、トランジスタＱ12〜Ｑ14のベース・
エミッタ間の接合面積を、トランジスタＱ11のそれのＭ
倍（Ｍ＞１）とすれば、トランジスタＱ11〜Ｑ14の間で
電流利得を得ることができる。
Ｑ13に、これらと同様に（ｎ−２）個のトランジスタを
並列接続して、全部でｎ個の信号電流ΔＩを取り出すこ
ともできる。また、トランジスタＱ12〜Ｑ14のベース・
エミッタ間の接合面積を、トランジスタＱ11のそれのＭ
倍（Ｍ＞１）とすれば、トランジスタＱ11〜Ｑ14の間で
電流利得を得ることができる。
【００４１】
【発明の効果】この発明によれば、抵抗器Ｒ11により信
号電圧ΔＶを電圧／電流変換し、その信号電流ΔＩをベ
ース接地のトランジスタＱ11により受けるとともに、そ
のトランジスタＱ11にエミッタ接地のトランジスタＱ12
により100 ％の負帰還をかけているので、トランジスタ
Ｑ11の入力インピーダンスのノンリニア特性を無視する
ことができ、信号電圧ΔＶを十分に歪みの少ない信号電
流ΔＩに変換することができる。
号電圧ΔＶを電圧／電流変換し、その信号電流ΔＩをベ
ース接地のトランジスタＱ11により受けるとともに、そ
のトランジスタＱ11にエミッタ接地のトランジスタＱ12
により100 ％の負帰還をかけているので、トランジスタ
Ｑ11の入力インピーダンスのノンリニア特性を無視する
ことができ、信号電圧ΔＶを十分に歪みの少ない信号電
流ΔＩに変換することができる。
【００４２】そして、図１からも明らかなように、構成
素子の数が少なく、しかも、コンデンサを必要としない
ので、ＩＣ化した場合でも、その半導体チップにおいて
占める面積を小さくすることができる。
素子の数が少なく、しかも、コンデンサを必要としない
ので、ＩＣ化した場合でも、その半導体チップにおいて
占める面積を小さくすることができる。
【００４３】さらに、複数の信号電流ΔＩを取り出して
も、利得の変化が少ない。また、端子Ｔ12の電圧が低く
ても動作する。
も、利得の変化が少ない。また、端子Ｔ12の電圧が低く
ても動作する。
【図面の簡単な説明】
【図１】この発明の一例を示す接続図である。
【図２】図１の等価回路図である。
【図３】この発明の他の例を示す接続図である。
【図４】従来例を示す接続図である。
【図５】他の従来例を示す接続図である。
１１〜３１ カレントミラー回路 Ｒ11〜Ｒ35 抵抗器 Ｔ11 入力端子 Ｑ11〜Ｑ35 トランジスタ
Claims (2)
- 【請求項１】ベース接地のトランジスタが設けられ、 このベース接地のトランジスタのエミッタに、抵抗器が
接続され、 少なくとも２つのエミッタ接地のトランジスタが設けら
れ、 これらエミッタ接地のトランジスタのベースが、上記ベ
ース接地のトランジスタのコレクタに接続され、 上記エミッタ接地のトランジスタのうち、第１のトラン
ジスタのコレクタが、上記ベース接地のトランジスタの
エミッタに接続され、 上記抵抗器に信号電圧が供給されたとき、上記エミッタ
接地のトランジスタのうち、第２のトランジスタのコレ
クタから、上記信号電圧から変換された信号電流が取り
出されるようにした電圧／電流変換回路。 - 【請求項２】ベース接地のトランジスタが設けられ、 このベース接地のトランジスタのエミッタに、抵抗器が
接続され、 少なくとも３つのエミッタ接地のトランジスタが設けら
れ、 これらエミッタ接地のトランジスタのベースが、上記ベ
ース接地のトランジスタのコレクタに接続され、 上記エミッタ接地のトランジスタのうち、第１のトラン
ジスタのコレクタが、上記ベース接地のトランジスタの
エミッタに接続され、 上記エミッタ接地のトランジスタうち、第２のトランジ
スタのコレクタが、カレントミラー回路に接続され、 上記抵抗器に信号電圧が供給されたとき、上記エミッタ
接地のトランジスタのうち、第３のトランジスタのコレ
クタ及び上記カレントミラー回路から、上記信号電圧か
ら変換され、かつ、互いに逆相の信号電流が取り出され
るようにした電圧／電流変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08948592A JP3221452B2 (ja) | 1992-03-13 | 1992-03-13 | 電圧／電流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08948592A JP3221452B2 (ja) | 1992-03-13 | 1992-03-13 | 電圧／電流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05259757A JPH05259757A (ja) | 1993-10-08 |
| JP3221452B2 true JP3221452B2 (ja) | 2001-10-22 |
Family
ID=13972049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08948592A Expired - Fee Related JP3221452B2 (ja) | 1992-03-13 | 1992-03-13 | 電圧／電流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3221452B2 (ja) |
-
1992
- 1992-03-13 JP JP08948592A patent/JP3221452B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05259757A (ja) | 1993-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| NL8600292A (nl) | Brugversterker. | |
| JPH03123210A (ja) | ２段縦続差動増幅器 | |
| JP2953383B2 (ja) | 電圧電流変換回路 | |
| US3577167A (en) | Integrated circuit biasing arrangements | |
| EP0475507B1 (en) | Amplifier arrangement | |
| JP3082690B2 (ja) | 演算増幅回路 | |
| JP2610361B2 (ja) | 半導体集積回路 | |
| US5378938A (en) | Sample-and-hold circuit including push-pull transconductance amplifier and current mirrors for parallel feed-forward slew enhancement and error correction | |
| JP3221452B2 (ja) | 電圧／電流変換回路 | |
| CA1281386C (en) | Accurate current conveyor | |
| JPS61214605A (ja) | 増幅回路 | |
| US5023568A (en) | Combined current differencing and operational amplifier circuit | |
| US4524330A (en) | Bipolar circuit for amplifying differential signal | |
| JPH11346125A (ja) | Ｓｒｐｐ回路 | |
| JPH0253961B2 (ja) | ||
| US5365198A (en) | Wideband amplifier circuit using npn transistors | |
| JP3427429B2 (ja) | 演算増幅器およびこれを用いたアクティブフィルタ | |
| JP3392682B2 (ja) | ミキサー回路 | |
| JP2000091857A (ja) | オペアンプ及びそれを用いたボルテージフォロワ回路 | |
| JP3214174B2 (ja) | 演算増幅器 | |
| JPH0527282B2 (ja) | ||
| JP3352104B2 (ja) | カレントミラー回路 | |
| JP3414454B2 (ja) | アンプのバイアス回路 | |
| JP2661358B2 (ja) | レベルシフト回路 | |
| JP2600648B2 (ja) | 差動増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |