JPH0253961B2 - - Google Patents
Info
- Publication number
- JPH0253961B2 JPH0253961B2 JP61221181A JP22118186A JPH0253961B2 JP H0253961 B2 JPH0253961 B2 JP H0253961B2 JP 61221181 A JP61221181 A JP 61221181A JP 22118186 A JP22118186 A JP 22118186A JP H0253961 B2 JPH0253961 B2 JP H0253961B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- current mirror
- transistor
- transistors
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 5
- 238000009499 grossing Methods 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/007—Circuits for comparing the phase or frequency of two mutually-independent oscillations by analog multiplication of the oscillations or by performing a similar analog operation on the oscillations
- H03D13/008—Circuits for comparing the phase or frequency of two mutually-independent oscillations by analog multiplication of the oscillations or by performing a similar analog operation on the oscillations using transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/006—Functional aspects of oscillators
- H03B2200/0082—Lowering the supply voltage and saving power
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0009—Emitter or source coupled transistor pairs or long tail pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0033—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、PLL（Phase Locked Loop）回路
等に用いられる低電圧に好適な位相比較器に関す
るものである。
等に用いられる低電圧に好適な位相比較器に関す
るものである。
第５図は、一般的な位相比較器であり、二つの
差動増幅器の組み合わせによる平衡変調回路が示
されており、その構成は、トランジスタ差動対Ｑ
３０，Ｑ３１と電流源用トランジスタＱ３２、並
びにトランジスタ差動対Ｑ３３，Ｑ３４と電流源
用トランジスタＱ３５とトランジスタＱ３６，Ｑ
３７から形成された定電流源回路２０及び負荷抵
抗Ｒ５，Ｒ６からなるものである。
差動増幅器の組み合わせによる平衡変調回路が示
されており、その構成は、トランジスタ差動対Ｑ
３０，Ｑ３１と電流源用トランジスタＱ３２、並
びにトランジスタ差動対Ｑ３３，Ｑ３４と電流源
用トランジスタＱ３５とトランジスタＱ３６，Ｑ
３７から形成された定電流源回路２０及び負荷抵
抗Ｒ５，Ｒ６からなるものである。
入力信号は、トランジスタＱ３２，Ｑ３５のベ
ース（入力端子２５，２６）に加えられ、両トラ
ンジスタのバイアス電流の配分を制御する。二つ
のトランジスタ差動対Ｑ３０，Ｑ３１，Ｑ３３，
Ｑ３４の各ベースは、端子２３，２４から電圧制
御発振器VCO等の出力が印加され、トランジス
タ差動対Ｑ３０，Ｑ３１，Ｑ３３，Ｑ３４が交互
に作動して、出力端子２１，２２から位相差に応
じて出力される。出力端子２１，２２からの出力
を平滑することにより、位相差が直流出力として
出力される。例えば、電圧制御発振器VCOから
の出力に対して、入力信号の位相差が０度の時は
正の直流出力が出力され、位相差が90度の時は零
であり、位相差が180度の時は負の直流出力が出
力される。
ース（入力端子２５，２６）に加えられ、両トラ
ンジスタのバイアス電流の配分を制御する。二つ
のトランジスタ差動対Ｑ３０，Ｑ３１，Ｑ３３，
Ｑ３４の各ベースは、端子２３，２４から電圧制
御発振器VCO等の出力が印加され、トランジス
タ差動対Ｑ３０，Ｑ３１，Ｑ３３，Ｑ３４が交互
に作動して、出力端子２１，２２から位相差に応
じて出力される。出力端子２１，２２からの出力
を平滑することにより、位相差が直流出力として
出力される。例えば、電圧制御発振器VCOから
の出力に対して、入力信号の位相差が０度の時は
正の直流出力が出力され、位相差が90度の時は零
であり、位相差が180度の時は負の直流出力が出
力される。
近年、携帯用ラジオ受信機等では、低電圧で作
動させるものが一般的であり、従つて、1V以下
の電源電圧で安定した動作が保証されなければな
らない。しかしながら、第５図に示した従来の位
相比較器は、トランジスタ差動対Ｑ３０，Ｑ３
１，Ｑ３３，Ｑ３４がその電流源用トランジスタ
Ｑ３２，Ｑ３５を交互にスイツチングすることに
よつて、位相差を検出しているが、トランジスタ
Ｑ３０乃至Ｑ３６のベースに印加されるバイアス
電圧は、少なくともトランジスタＱ３０のベー
ス・エミツタ間電圧VBEとトランジスタＱ３２，
Ｑ３６のコレクタ・エミツタ間飽和電圧VCE(sat)の
総和（VBE＋2VCE(sat)）以上の電圧が必要であり、
即ち、VBEが0.7Vとし、VCE(sat)を0.2Vであるなら
ば、約1.1Vとなり、1V以下の電圧源で作動させ
るのは困難であつた。
動させるものが一般的であり、従つて、1V以下
の電源電圧で安定した動作が保証されなければな
らない。しかしながら、第５図に示した従来の位
相比較器は、トランジスタ差動対Ｑ３０，Ｑ３
１，Ｑ３３，Ｑ３４がその電流源用トランジスタ
Ｑ３２，Ｑ３５を交互にスイツチングすることに
よつて、位相差を検出しているが、トランジスタ
Ｑ３０乃至Ｑ３６のベースに印加されるバイアス
電圧は、少なくともトランジスタＱ３０のベー
ス・エミツタ間電圧VBEとトランジスタＱ３２，
Ｑ３６のコレクタ・エミツタ間飽和電圧VCE(sat)の
総和（VBE＋2VCE(sat)）以上の電圧が必要であり、
即ち、VBEが0.7Vとし、VCE(sat)を0.2Vであるなら
ば、約1.1Vとなり、1V以下の電圧源で作動させ
るのは困難であつた。
本発明は、上述の如き問題点を解消する為にな
されたもので、その主な目的は、電源電圧VCCが
1V以下の低電圧であつても作動する位相比較器
を提供するものである。
されたもので、その主な目的は、電源電圧VCCが
1V以下の低電圧であつても作動する位相比較器
を提供するものである。
本発明の位相比較器は、差動増幅器と、その差
動増幅器の位相の反転した出力を夫々導出する電
流ミラー回路からなる第１と第２の能動負荷回路
と、夫々の能動負荷回路からの出力を他の電流ミ
ラー回路を介して重畳し、位相の反転した方形波
の信号に応じて交互に出力を得るものであつて、
その出力信号を平滑することによつて入力信号の
位相のずれに応じた直流出力が得られるものであ
る。斯る位相比較器はカスコード接続されたトラ
ンジスタとダイオードとの組み合わせにより構成
されており、1V以下の定電圧で作動するもので
ある。
動増幅器の位相の反転した出力を夫々導出する電
流ミラー回路からなる第１と第２の能動負荷回路
と、夫々の能動負荷回路からの出力を他の電流ミ
ラー回路を介して重畳し、位相の反転した方形波
の信号に応じて交互に出力を得るものであつて、
その出力信号を平滑することによつて入力信号の
位相のずれに応じた直流出力が得られるものであ
る。斯る位相比較器はカスコード接続されたトラ
ンジスタとダイオードとの組み合わせにより構成
されており、1V以下の定電圧で作動するもので
ある。
本発明の位相比較器について、第１図乃至第４
図に基づき説明する。
図に基づき説明する。
第１図に於いて、１は入力信号が入力される入
力端子、２は出力端子、３は基準電圧が入力され
る入力端子、４は基準電圧源、５は接地端子、
６，７は互いに位相の反転した方形波の信号が入
力される入力端子、８乃至１６は電流ミラー回路
である。
力端子、２は出力端子、３は基準電圧が入力され
る入力端子、４は基準電圧源、５は接地端子、
６，７は互いに位相の反転した方形波の信号が入
力される入力端子、８乃至１６は電流ミラー回路
である。
差動増幅器は、トランジスタ差動対Ｑ１，Ｑ２
と夫々のエミツタが抵抗Ｒ１に接続され、トラン
ジスタＱ３乃至Ｑ６及びトランジスタＱ７乃至Ｑ
１０から形成された電流ミラー回路８，９からな
る能動負荷回路によつて形成される。又、トラン
ジスタＱ１のベースは、トランジスタＱ８とＱ２
２のコレクタに接続され負帰還回路を形成してい
る。又、トランジスタＱ５のコレクタは、ダイオ
ード接続されたトランジスタＱ２１のコレクタ・
ベースに接続され、トランジスタＱ２１，Ｑ２２
は、電流ミラー回路１２を形成している。
と夫々のエミツタが抵抗Ｒ１に接続され、トラン
ジスタＱ３乃至Ｑ６及びトランジスタＱ７乃至Ｑ
１０から形成された電流ミラー回路８，９からな
る能動負荷回路によつて形成される。又、トラン
ジスタＱ１のベースは、トランジスタＱ８とＱ２
２のコレクタに接続され負帰還回路を形成してい
る。又、トランジスタＱ５のコレクタは、ダイオ
ード接続されたトランジスタＱ２１のコレクタ・
ベースに接続され、トランジスタＱ２１，Ｑ２２
は、電流ミラー回路１２を形成している。
差動増幅器の能動負荷回路である電流ミラー回
路８の出力段は三個のトランジスタを具え、その
内のトランジスタＱ３，Ｑ４のコレクタは、電流
ミラー回路１０，１１のダイオード接続されたト
ランジスタＱ１５，Ｑ１８に接続され、電流ミラ
ー回路８からミラー電流が供給されるようになさ
れている。電流ミラー回路１０の出力段のトラン
ジスタＱ１６のコレクタは、電流ミラー回路１５
のダイオード接続されたトランジスタＱ１１に接
続される。電流ミラー回路１１の出力段のトラン
ジスタＱ１９のコレクタは、電流ミラー回路１５
の出力段のトランジスタＱ１２のコレクタに接続
される。
路８の出力段は三個のトランジスタを具え、その
内のトランジスタＱ３，Ｑ４のコレクタは、電流
ミラー回路１０，１１のダイオード接続されたト
ランジスタＱ１５，Ｑ１８に接続され、電流ミラ
ー回路８からミラー電流が供給されるようになさ
れている。電流ミラー回路１０の出力段のトラン
ジスタＱ１６のコレクタは、電流ミラー回路１５
のダイオード接続されたトランジスタＱ１１に接
続される。電流ミラー回路１１の出力段のトラン
ジスタＱ１９のコレクタは、電流ミラー回路１５
の出力段のトランジスタＱ１２のコレクタに接続
される。
一方、他方の能動負荷回路である電流ミラー回
路９は、出力段が三個のトランジスタＱ８，Ｑ
９，Ｑ１０で形成され、その出力段のトランジス
タＱ９，Ｑ１０のコレクタは、電流ミラー回路１
３，１４のダイオード接続されたトランジスタＱ
２３，Ｑ２６のベース・コレクタに接続される。
又、電流ミラー回路１３，１４の出力段のトラン
ジスタＱ２４，Ｑ２７のコレクタは、電流ミラー
回路１６を形成するトランジスタＱ１３とダイオ
ード接続されたトランジスタＱ１４に夫々接続さ
れる。そして、電流ミラー回路１５，１６の夫々
の出力段のトランジスタＱ１２，Ｑ１３のコレク
タは、出力端子２に接続される。
路９は、出力段が三個のトランジスタＱ８，Ｑ
９，Ｑ１０で形成され、その出力段のトランジス
タＱ９，Ｑ１０のコレクタは、電流ミラー回路１
３，１４のダイオード接続されたトランジスタＱ
２３，Ｑ２６のベース・コレクタに接続される。
又、電流ミラー回路１３，１４の出力段のトラン
ジスタＱ２４，Ｑ２７のコレクタは、電流ミラー
回路１６を形成するトランジスタＱ１３とダイオ
ード接続されたトランジスタＱ１４に夫々接続さ
れる。そして、電流ミラー回路１５，１６の夫々
の出力段のトランジスタＱ１２，Ｑ１３のコレク
タは、出力端子２に接続される。
電流ミラー回路１０，１１，１３，１４は、そ
れらを形成するトランジスタのベースに夫々スイ
ツチング用のトランジスタＱ１７，Ｑ２０，Ｑ２
５，Ｑ２８のコレクタが接続され、トランジスタ
Ｑ１７，Ｑ２５のベースが夫々抵抗Ｒ２，Ｒ４を
介して入力端子７に接続され、トランジスタＱ２
０，Ｑ２８のベースが夫々抵抗Ｒ３，Ｒ５を介し
て入力端子６に接続される。
れらを形成するトランジスタのベースに夫々スイ
ツチング用のトランジスタＱ１７，Ｑ２０，Ｑ２
５，Ｑ２８のコレクタが接続され、トランジスタ
Ｑ１７，Ｑ２５のベースが夫々抵抗Ｒ２，Ｒ４を
介して入力端子７に接続され、トランジスタＱ２
０，Ｑ２８のベースが夫々抵抗Ｒ３，Ｒ５を介し
て入力端子６に接続される。
第１図の実施例の動作について、第２図の動作
波形を示す図に基づいて説明する。入力端子１に
は、第２図のａに示す如き交流信号が入力され、
入力端子６，７に互いに反転した方形波のスイツ
チング信号が入力される。第２図のｂは入力端子
７に入力される信号の波形を示している。入力端
子７に「０」レベルの電圧の方形波の信号が入力
されると、スイツチング用のトランジスタＱ１
７，Ｑ２５はオフ状態となるので電流ミラー回路
１０，１３は動作状態となる。この時、入力端子
６には、「１」レベルの電圧が入力され、スイツ
チング用のトランジスタＱ２０とＱ２８はオン状
態となり、従つて、電流ミラー回路１１，１４は
遮断状態となつている。この状態で入力端子１を
介し入力信号IINが差動増幅器に入力されると、
トランジスタＱ１にコレクタ電流（負荷電流）と
して（IO＋IIN／２）の電流が流れ、トランジスタ
Ｑ２のコレクタ電流（負荷電流）として（IO−
IIN／２）の電流が流れる。スイツチング用のト
ランジスタＱ２０が動作状態にあるので、電流ミ
ラー回路１１は遮断されており、トランジスタＱ
４からのミラー電流はトランジスタＱ１８には流
れ込まないが、電流ミラー回路１０，１２の夫々
ダイオード接続されたトランジスタＱ１５とＱ２
１のコレクタ・ベースに（IO＋IIN／２）のミラー
電流が流れ込む。従つて、電流ミラー回路１０の
出力段のトランジスタＱ１６は、電流ミラー回路
１５のダイオード接続されたトランジスタＱ１１
のコレクタ・ベースから（IO＋IIN／２）の電流を
引き込む。電流ミラー回路１５の出力段のトラン
ジスタＱ１２のコレクタからは（IO＋IIN／２）の
ミラー電流が流れる。一方、電流ミラー回路１５
のトランジスタＱ１２のコレクタは、電流ミラー
回路１３のトランジスタＱ２４のコレクタに接続
されており、又、電流ミラー回路１３のバイアス
側のトランジスタＱ２３のコレクタ・ベースは電
流ミラー回路９の出力段のトランジスタＱ９のコ
レクタに接続されている。電流ミラー回路１３の
ダイオード接続されたトランジスタＱ２３には、
（IO−IIN／２）のミラー電流が流れ込んでいるの
で、トランジスタＱ２４のコレクタには、（IO−
IIN／２）のミラー電流が流れ込む。しかし、電
流ミラー回路１５のトランジスタＱ１２のコレク
タから（IO＋IIN／２）のミラー電流が流れ込むの
で、入力信号成分であるIINが余剰電流として第
２図のｃのように出力端子２に流れる。
波形を示す図に基づいて説明する。入力端子１に
は、第２図のａに示す如き交流信号が入力され、
入力端子６，７に互いに反転した方形波のスイツ
チング信号が入力される。第２図のｂは入力端子
７に入力される信号の波形を示している。入力端
子７に「０」レベルの電圧の方形波の信号が入力
されると、スイツチング用のトランジスタＱ１
７，Ｑ２５はオフ状態となるので電流ミラー回路
１０，１３は動作状態となる。この時、入力端子
６には、「１」レベルの電圧が入力され、スイツ
チング用のトランジスタＱ２０とＱ２８はオン状
態となり、従つて、電流ミラー回路１１，１４は
遮断状態となつている。この状態で入力端子１を
介し入力信号IINが差動増幅器に入力されると、
トランジスタＱ１にコレクタ電流（負荷電流）と
して（IO＋IIN／２）の電流が流れ、トランジスタ
Ｑ２のコレクタ電流（負荷電流）として（IO−
IIN／２）の電流が流れる。スイツチング用のト
ランジスタＱ２０が動作状態にあるので、電流ミ
ラー回路１１は遮断されており、トランジスタＱ
４からのミラー電流はトランジスタＱ１８には流
れ込まないが、電流ミラー回路１０，１２の夫々
ダイオード接続されたトランジスタＱ１５とＱ２
１のコレクタ・ベースに（IO＋IIN／２）のミラー
電流が流れ込む。従つて、電流ミラー回路１０の
出力段のトランジスタＱ１６は、電流ミラー回路
１５のダイオード接続されたトランジスタＱ１１
のコレクタ・ベースから（IO＋IIN／２）の電流を
引き込む。電流ミラー回路１５の出力段のトラン
ジスタＱ１２のコレクタからは（IO＋IIN／２）の
ミラー電流が流れる。一方、電流ミラー回路１５
のトランジスタＱ１２のコレクタは、電流ミラー
回路１３のトランジスタＱ２４のコレクタに接続
されており、又、電流ミラー回路１３のバイアス
側のトランジスタＱ２３のコレクタ・ベースは電
流ミラー回路９の出力段のトランジスタＱ９のコ
レクタに接続されている。電流ミラー回路１３の
ダイオード接続されたトランジスタＱ２３には、
（IO−IIN／２）のミラー電流が流れ込んでいるの
で、トランジスタＱ２４のコレクタには、（IO−
IIN／２）のミラー電流が流れ込む。しかし、電
流ミラー回路１５のトランジスタＱ１２のコレク
タから（IO＋IIN／２）のミラー電流が流れ込むの
で、入力信号成分であるIINが余剰電流として第
２図のｃのように出力端子２に流れる。
次に、前の状態と反転したスイツチング信号
が、入力端子６，７に夫々「０」「１」レベルの
電圧が入力されると、電流ミラー回路１１，１４
は動作状態となり、電流ミラー回路１０，１３は
遮断状態となる。入力端子１には、第２図のａの
負の交流信号が入力されたとすると、能動付加回
路には図示と反対の電流が流れる。即ち、差動増
幅回路の負荷電流は、遮断された電流ミラー回路
１０，１３のトランジスタＱ１５，Ｑ２３のコレ
クタ・ベースには流れ込まないが、電流ミラー回
路１１，１４の夫々のダイオード接続されたトラ
ンジスタＱ１８とＱ２６のベース・コレクタに
（IO−IIN／２），（IO＋IIN／２）のミラー電流が流
れ込む。従つて、電流ミラー回路１４は、電流ミ
ラー回路１６のダイオード接続されたトランジス
タＱ１４のコレクタ・ベースから（IO＋IIN／２）
のミラー電流を引き込む。電流ミラー回路１６の
出力段のトランジスタＱ１３のコレクタからは
（IO＋IIN／２）の電流が流れる。一方、トランジ
スタＱ４のコレクタは、電流ミラー回路１１のト
ランジスタＱ１８のベース・コレクタに接続され
ており、ダイオード接続されたトランジスタＱ１
８のコレクタ・ベースに（IO−IIN／２）のミラー
電流が流れ込む。従つて、トランジスタＱ１９の
コレクタには、（IO−IIN／２）のミラー電流が流
れ込む。依つて、電流ミラー回路１６から（IO−
IIN／２）のミラー電流を引き込むようになされ
る。しかし、電流ミラー回路１６のトランジスタ
Ｑ１３のコレクタから（IO＋IIN／２）の電流が流
れ出るので、出力端子２から第２図のＣに示すよ
うに正の出力電流IINが流れる。
が、入力端子６，７に夫々「０」「１」レベルの
電圧が入力されると、電流ミラー回路１１，１４
は動作状態となり、電流ミラー回路１０，１３は
遮断状態となる。入力端子１には、第２図のａの
負の交流信号が入力されたとすると、能動付加回
路には図示と反対の電流が流れる。即ち、差動増
幅回路の負荷電流は、遮断された電流ミラー回路
１０，１３のトランジスタＱ１５，Ｑ２３のコレ
クタ・ベースには流れ込まないが、電流ミラー回
路１１，１４の夫々のダイオード接続されたトラ
ンジスタＱ１８とＱ２６のベース・コレクタに
（IO−IIN／２），（IO＋IIN／２）のミラー電流が流
れ込む。従つて、電流ミラー回路１４は、電流ミ
ラー回路１６のダイオード接続されたトランジス
タＱ１４のコレクタ・ベースから（IO＋IIN／２）
のミラー電流を引き込む。電流ミラー回路１６の
出力段のトランジスタＱ１３のコレクタからは
（IO＋IIN／２）の電流が流れる。一方、トランジ
スタＱ４のコレクタは、電流ミラー回路１１のト
ランジスタＱ１８のベース・コレクタに接続され
ており、ダイオード接続されたトランジスタＱ１
８のコレクタ・ベースに（IO−IIN／２）のミラー
電流が流れ込む。従つて、トランジスタＱ１９の
コレクタには、（IO−IIN／２）のミラー電流が流
れ込む。依つて、電流ミラー回路１６から（IO−
IIN／２）のミラー電流を引き込むようになされ
る。しかし、電流ミラー回路１６のトランジスタ
Ｑ１３のコレクタから（IO＋IIN／２）の電流が流
れ出るので、出力端子２から第２図のＣに示すよ
うに正の出力電流IINが流れる。
上述の如く、本発明の位相比較器は、出力端子
２が、電流ミラー回路１５，１６の出力段のトラ
ンジスタＱ１２，Ｑ１３のコレクタが共通接続さ
れているので、入力端子６，７からのスイツチン
グ信号に基づいて電流ミラー回路１５，１６が交
互に作動して、夫々の出力電流が出力端子２から
重畳された出力として得られる。この出力を平滑
することによつて、スイツチング信号に対して入
力信号の位相のずれに応じた直流出力を得ること
が可能である。更に詳細に説明すると、第２図乃
至第４図に示すように、第２図乃至第４図を通
し、ａは入力端子１から入力される信号であり、
ｂは端子６に供給される方形波のスイツチング信
号である。又、ｃは出力端子２からの出力を表
し、ｄは出力を平滑した直流出力を表している。
即ち、入力信号が、入力端子６，７に供給される
信号に対して位相差が０度であれば、第２図のｄ
の如く正の直流出力が出力され、第３図のように
位相差が90度の時は第３図のｄの如く出力が零で
あり、又、第４図のように位相差が180度の時は、
第４図のｄに示す如く負の直流出力が出力され
る。
２が、電流ミラー回路１５，１６の出力段のトラ
ンジスタＱ１２，Ｑ１３のコレクタが共通接続さ
れているので、入力端子６，７からのスイツチン
グ信号に基づいて電流ミラー回路１５，１６が交
互に作動して、夫々の出力電流が出力端子２から
重畳された出力として得られる。この出力を平滑
することによつて、スイツチング信号に対して入
力信号の位相のずれに応じた直流出力を得ること
が可能である。更に詳細に説明すると、第２図乃
至第４図に示すように、第２図乃至第４図を通
し、ａは入力端子１から入力される信号であり、
ｂは端子６に供給される方形波のスイツチング信
号である。又、ｃは出力端子２からの出力を表
し、ｄは出力を平滑した直流出力を表している。
即ち、入力信号が、入力端子６，７に供給される
信号に対して位相差が０度であれば、第２図のｄ
の如く正の直流出力が出力され、第３図のように
位相差が90度の時は第３図のｄの如く出力が零で
あり、又、第４図のように位相差が180度の時は、
第４図のｄに示す如く負の直流出力が出力され
る。
又、斯る位相比較器は、ダイオード接続された
トランジスタとトランジスタがカスコード接続さ
れて組み合わされた構成となつており、ベース・
エミツタ間電圧VBEとトランジスタのコレクタ・
エミツタ間飽和電圧VCE(sat)の総和（VBE＋
VCE(sat)）即ち、約0.9Vで作動するもので、低電
圧で極めて有効なものである。
トランジスタとトランジスタがカスコード接続さ
れて組み合わされた構成となつており、ベース・
エミツタ間電圧VBEとトランジスタのコレクタ・
エミツタ間飽和電圧VCE(sat)の総和（VBE＋
VCE(sat)）即ち、約0.9Vで作動するもので、低電
圧で極めて有効なものである。
〔発明の効果〕
本発明の位相比較器は、上述の如く電源電圧が
1V以下であつても作動するものであり、PLL回
路等の位相比較器として極めて有効なものであ
る。
1V以下であつても作動するものであり、PLL回
路等の位相比較器として極めて有効なものであ
る。
第１図は、本発明の位相比較器の一実施例を示
す図、第２図乃至第４図は、位相比較器のの動作
を説明する為の図、第５図は、従来の位相回路を
説明する為の図である。 １：入力端子、２：出力端子、３：基準電圧源
が印加される入力端子、４：基準電圧源、５：接
地端子、６，７：入力端子、８乃至１６：電流ミ
ラー回路、Ｑ１乃至Ｑ２８：トランジスタ。
す図、第２図乃至第４図は、位相比較器のの動作
を説明する為の図、第５図は、従来の位相回路を
説明する為の図である。 １：入力端子、２：出力端子、３：基準電圧源
が印加される入力端子、４：基準電圧源、５：接
地端子、６，７：入力端子、８乃至１６：電流ミ
ラー回路、Ｑ１乃至Ｑ２８：トランジスタ。
Claims (1)
- １ 入力信号と基準電圧が入力される第１と第２
の入力端子を具えた差動増幅器と、該差動増幅器
から互いに位相の反転した出力を導出する電流ミ
ラー回路からなる第１と第２の能動負荷回路と、
該第１の能動負荷回路の第１と第２の出力段のト
ランジスタと、該第２の能動負荷回路の第３と第
４の出力段のトランジスタと、前記第１乃至第４
の出力段のトランジスタのコレクタに接続される
第１乃至第４の電流ミラー回路と、該第１と該第
３の電流ミラー回路の出力段のトランジスタが接
続された第５の電流ミラー回路と、該第２と該第
４の電流ミラー回路の出力段のトランジスタが接
続された第６の電流ミラー回路と、該第５と該第
６の電流ミラー回路の出力段のトランジスタのコ
レクタの共通接続点に接続された出力端子と、該
第１と第３並びに第２と第４の電流ミラー回路を
交互に作動させることによつて、該出力端子から
位相差に応じた出力を得ることを特徴とする位相
比較器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61221181A JPS6376508A (ja) | 1986-09-19 | 1986-09-19 | 位相比較器 |
| US07/097,612 US4808856A (en) | 1986-09-19 | 1987-09-16 | Low voltage phase comparator |
| KR1019870010361A KR900008026B1 (ko) | 1986-09-19 | 1987-09-18 | 위상 비교기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61221181A JPS6376508A (ja) | 1986-09-19 | 1986-09-19 | 位相比較器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6376508A JPS6376508A (ja) | 1988-04-06 |
| JPH0253961B2 true JPH0253961B2 (ja) | 1990-11-20 |
Family
ID=16762748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61221181A Granted JPS6376508A (ja) | 1986-09-19 | 1986-09-19 | 位相比較器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4808856A (ja) |
| JP (1) | JPS6376508A (ja) |
| KR (1) | KR900008026B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3927381A1 (de) * | 1989-08-19 | 1991-02-21 | Philips Patentverwaltung | Phasenvergleichsschaltung |
| US5103123A (en) * | 1990-09-17 | 1992-04-07 | Motorola, Inc. | Phase detector having all NPN transistors |
| US6595071B1 (en) | 2000-01-06 | 2003-07-22 | Transoma Medical, Inc. | Estimation of error angle in ultrasound flow measurement |
| US6539316B1 (en) | 2000-01-06 | 2003-03-25 | Data Sciences International, Inc. | Phase detector |
| US6435037B1 (en) | 2000-01-06 | 2002-08-20 | Data Sciences International, Inc. | Multiplexed phase detector |
| EP3217558B1 (en) * | 2016-03-11 | 2020-05-13 | Socionext Inc. | Timing-difference measurement |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3863080A (en) * | 1973-10-18 | 1975-01-28 | Rca Corp | Current output frequency and phase comparator |
| US4001603A (en) * | 1976-02-25 | 1977-01-04 | National Semiconductor Corporation | Emitter load switching circuit |
| JPS59218036A (ja) * | 1983-05-25 | 1984-12-08 | Sony Corp | 位相比較回路 |
-
1986
- 1986-09-19 JP JP61221181A patent/JPS6376508A/ja active Granted
-
1987
- 1987-09-16 US US07/097,612 patent/US4808856A/en not_active Expired - Fee Related
- 1987-09-18 KR KR1019870010361A patent/KR900008026B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR880004648A (ko) | 1988-06-07 |
| US4808856A (en) | 1989-02-28 |
| KR900008026B1 (ko) | 1990-10-29 |
| JPS6376508A (ja) | 1988-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59218036A (ja) | 位相比較回路 | |
| JPH0253961B2 (ja) | ||
| JPH05121946A (ja) | 平衡変調回路 | |
| JP3184723B2 (ja) | 電圧制御キャパシタ | |
| JPH0220164B2 (ja) | ||
| JPH06232663A (ja) | 可変利得増幅器 | |
| JPH0527282B2 (ja) | ||
| JP2809647B2 (ja) | 差動増幅器 | |
| JPH0535613Y2 (ja) | ||
| JPH0328581Y2 (ja) | ||
| JP2682460B2 (ja) | 演算増幅器 | |
| JPS624037B2 (ja) | ||
| JP3141892B2 (ja) | 演算増幅器 | |
| JPS62225024A (ja) | 積分回路 | |
| JP3221452B2 (ja) | 電圧／電流変換回路 | |
| JPH0421363B2 (ja) | ||
| JPS6141161B2 (ja) | ||
| JPS6238009A (ja) | 差動増幅器 | |
| JPH05347516A (ja) | 増幅器 | |
| JPH057896B2 (ja) | ||
| JPS6210907A (ja) | 差動増幅回路 | |
| JPH08222971A (ja) | 演算増幅器 | |
| JPS61184077A (ja) | クランプ付き平衡変調回路 | |
| JPS634706A (ja) | 電流差動回路 | |
| JPH0429253B2 (ja) |