JP3325813B2 - 直流増幅回路のオフセット電圧補正回路 - Google Patents
直流増幅回路のオフセット電圧補正回路Info
- Publication number
- JP3325813B2 JP3325813B2 JP27963697A JP27963697A JP3325813B2 JP 3325813 B2 JP3325813 B2 JP 3325813B2 JP 27963697 A JP27963697 A JP 27963697A JP 27963697 A JP27963697 A JP 27963697A JP 3325813 B2 JP3325813 B2 JP 3325813B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- transistor
- current mirror
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、入力側が差動増幅
回路、出力側がエミッタフォロア回路により形成された
直流増幅回路のオフセット電圧補正回路に関する。
回路、出力側がエミッタフォロア回路により形成された
直流増幅回路のオフセット電圧補正回路に関する。
【０００２】
【従来の技術】図３は従来のこの種の直流増幅回路を示
す回路図である。入力側には一対のトランジスタＱ１、
トランジスタＱ２により差動増幅回路１０が形成され、
出力側はトランジスタＱ３によるエミッタフォロア回路
が形成されている。エミッタフォロア回路は差動増幅回
路１０の負荷として接続されており、出力側のエミッタ
フォロア回路から入力側の差動増幅回路１０へは負帰還
がかけられている。１は電源電圧ＶCCの加えられる電源
端子１、２は入力端子、３は出力端子であり、Ｓ３は差
動増幅回路１０の駆動電流となる電流Ｉ3 を供給する定
電流源、Ｓ４は互いに接続されたトランジスタＱ１、Ｑ
２のエミッタに接続し電流Ｉ3 の２倍の電流を流す定電
流源、Ｓ５はトランジスタＱ３のエミッタに接続する定
電流源である。
す回路図である。入力側には一対のトランジスタＱ１、
トランジスタＱ２により差動増幅回路１０が形成され、
出力側はトランジスタＱ３によるエミッタフォロア回路
が形成されている。エミッタフォロア回路は差動増幅回
路１０の負荷として接続されており、出力側のエミッタ
フォロア回路から入力側の差動増幅回路１０へは負帰還
がかけられている。１は電源電圧ＶCCの加えられる電源
端子１、２は入力端子、３は出力端子であり、Ｓ３は差
動増幅回路１０の駆動電流となる電流Ｉ3 を供給する定
電流源、Ｓ４は互いに接続されたトランジスタＱ１、Ｑ
２のエミッタに接続し電流Ｉ3 の２倍の電流を流す定電
流源、Ｓ５はトランジスタＱ３のエミッタに接続する定
電流源である。
【０００３】このように形成された直流増幅回路では、
入力端子２に信号が加えられなくても出力端子３にオフ
セット電圧を発生する。これは、エミッタフォロア回路
の入力電流としてトランジスタＱ３のベースに電流ＩB
が常時流れるので、トランジスタＱ２のコレクタの電流
が（Ｉ3 −I B) 、トランジスタＱ１のコレクタの電流
が（Ｉ3 ＋I B ) となり電流値が異なることによる。オ
フセット電圧ＶOFF は（１）式で表される。 ＶOFF ＝ＶT Ｌｎ｛（Ｉ3 ＋I B ) ／（Ｉ3 −I B ) ｝ （１） なお、ＶT は熱電圧、Ｌｎは自然対数の記号である。
入力端子２に信号が加えられなくても出力端子３にオフ
セット電圧を発生する。これは、エミッタフォロア回路
の入力電流としてトランジスタＱ３のベースに電流ＩB
が常時流れるので、トランジスタＱ２のコレクタの電流
が（Ｉ3 −I B) 、トランジスタＱ１のコレクタの電流
が（Ｉ3 ＋I B ) となり電流値が異なることによる。オ
フセット電圧ＶOFF は（１）式で表される。 ＶOFF ＝ＶT Ｌｎ｛（Ｉ3 ＋I B ) ／（Ｉ3 −I B ) ｝ （１） なお、ＶT は熱電圧、Ｌｎは自然対数の記号である。
【０００４】
【発明が解決しようとする課題】本発明は、このように
入力側の差動増幅回路の駆動電流の一部が出力側のエミ
ッタフォロア回路の入力電流として流れる場合でも、オ
フセット電圧をほとんど発生させないオフセット電圧補
正回路を提供することにある。
入力側の差動増幅回路の駆動電流の一部が出力側のエミ
ッタフォロア回路の入力電流として流れる場合でも、オ
フセット電圧をほとんど発生させないオフセット電圧補
正回路を提供することにある。
【０００５】
【課題を解決するための手段】本発明は、差動増幅回路
を形成する一対のトランジスタ、該差動増幅回路の負荷
としてその片側のトランジスタに接続する第１のエミッ
タフォロア回路を有する直流増幅回路のオフセット電圧
補正回路において、二つの出力側があり、片方の出力側
から差動増幅回路の駆動電流を該片側のトランジスタに
供給する第１の電流ミラー回路、第１のエミッタフォロ
ア回路の入力電流に相当する電流を発生する電流発生回
路、電流発生回路の出力が入力側に加えられ、出力側が
第１の電流ミラー回路の他方の出力側に接続される第２
の電流ミラー回路、第１と第２の電流ミラー回路の該接
続点に得られる該駆動電流から第１のエミッタフォロア
回路の該入力電流を減じた電流が入力側に加えられ、そ
の２倍の電流が得られる出力側が差動対のトランジスタ
の共通接続されたエミッタに接続される第３の電流ミラ
ー回路を有することを特徴とする。
を形成する一対のトランジスタ、該差動増幅回路の負荷
としてその片側のトランジスタに接続する第１のエミッ
タフォロア回路を有する直流増幅回路のオフセット電圧
補正回路において、二つの出力側があり、片方の出力側
から差動増幅回路の駆動電流を該片側のトランジスタに
供給する第１の電流ミラー回路、第１のエミッタフォロ
ア回路の入力電流に相当する電流を発生する電流発生回
路、電流発生回路の出力が入力側に加えられ、出力側が
第１の電流ミラー回路の他方の出力側に接続される第２
の電流ミラー回路、第１と第２の電流ミラー回路の該接
続点に得られる該駆動電流から第１のエミッタフォロア
回路の該入力電流を減じた電流が入力側に加えられ、そ
の２倍の電流が得られる出力側が差動対のトランジスタ
の共通接続されたエミッタに接続される第３の電流ミラ
ー回路を有することを特徴とする。
【０００６】
【発明の実施の形態】本発明の直流増幅回路のオフセッ
ト電圧補正回路は、直流増幅回路の出力側にある第１の
エミッタフォロア回路の入力電流に相当する電流を電流
発生回路から発生させ、その出力を第２の電流ミラー回
路に加える。第２の電流ミラー回路と直流増幅回路の入
力側にある差動増幅回路にその駆動電流を供給する第１
の電流ミラー回路により、駆動電流から該入力電流を減
じた電流を発生させ、その電流を第３の電流ミラー回路
に加える。そして、第３の電流ミラー回路により駆動電
流から該入力電流を減じた電流の２倍の電流を発生さ
せ、その２倍の電流が流れる出力側を差動増幅回路の一
対のトランジスタの共通接続されたエミッタに接続す
る。
ト電圧補正回路は、直流増幅回路の出力側にある第１の
エミッタフォロア回路の入力電流に相当する電流を電流
発生回路から発生させ、その出力を第２の電流ミラー回
路に加える。第２の電流ミラー回路と直流増幅回路の入
力側にある差動増幅回路にその駆動電流を供給する第１
の電流ミラー回路により、駆動電流から該入力電流を減
じた電流を発生させ、その電流を第３の電流ミラー回路
に加える。そして、第３の電流ミラー回路により駆動電
流から該入力電流を減じた電流の２倍の電流を発生さ
せ、その２倍の電流が流れる出力側を差動増幅回路の一
対のトランジスタの共通接続されたエミッタに接続す
る。
【０００７】
【実施例】以下、本発明の直流増幅回路のオフセット電
圧補正回路の実施例を示す回路図である図１を参照しな
がら説明する。なお、図３と同一部分は同じ符号を付与
してある。直流増幅回路は、入力側の差動増幅回路１０
と出力側にその差動増幅回路１０の負荷として接続され
る第１のエミッタフォロア回路から形成される。差動増
幅回路１０を形成する一対のトランジスタＱ１、Ｑ２
は、共通接続されたエミッタがトランジスタＱ１０のコ
レクタに接続される。トランジスタＱ１のコレクタは電
源端子１に接続し、トランジスタＱ２のコレクタはトラ
ンジスタＱ６のコレクタとトランジスタＱ３のベースに
接続する。エミッタフォロア回路を形成するトランジス
タＱ３のコレクタは電源端子１に接続し、エミッタはト
ランジスタＱ２のベースと出力端子３に接続する。トラ
ンジスタＱ３は差動増幅回路１０の負荷として接続され
ている。
圧補正回路の実施例を示す回路図である図１を参照しな
がら説明する。なお、図３と同一部分は同じ符号を付与
してある。直流増幅回路は、入力側の差動増幅回路１０
と出力側にその差動増幅回路１０の負荷として接続され
る第１のエミッタフォロア回路から形成される。差動増
幅回路１０を形成する一対のトランジスタＱ１、Ｑ２
は、共通接続されたエミッタがトランジスタＱ１０のコ
レクタに接続される。トランジスタＱ１のコレクタは電
源端子１に接続し、トランジスタＱ２のコレクタはトラ
ンジスタＱ６のコレクタとトランジスタＱ３のベースに
接続する。エミッタフォロア回路を形成するトランジス
タＱ３のコレクタは電源端子１に接続し、エミッタはト
ランジスタＱ２のベースと出力端子３に接続する。トラ
ンジスタＱ３は差動増幅回路１０の負荷として接続され
ている。
【０００８】トランジスタＱ４、Ｑ５、Ｑ６は第１の電
流ミラー回路１１を形成し、エミッタがいずれも電源端
子１に接続する。ダイオード接続された入力側のトラン
ジスタＱ４のエミッタには定電流源Ｓ１が接続され、電
流Ｉ1 が流れる。第１の電流ミラー回路１１は二つの出
力側のトランジスタＱ５、Ｑ６があり、片方の出力側の
トランジスタＱ６からトランジスタＱ２に電流Ｉ1 が差
動増幅回路１０の駆動電流として供給される。
流ミラー回路１１を形成し、エミッタがいずれも電源端
子１に接続する。ダイオード接続された入力側のトラン
ジスタＱ４のエミッタには定電流源Ｓ１が接続され、電
流Ｉ1 が流れる。第１の電流ミラー回路１１は二つの出
力側のトランジスタＱ５、Ｑ６があり、片方の出力側の
トランジスタＱ６からトランジスタＱ２に電流Ｉ1 が差
動増幅回路１０の駆動電流として供給される。
【０００９】電流発生回路は、第２のエミッタフォロア
回路を形成するトランジスタＱ１１、第４の電流ミラー
回路１４を形成するトランジスタＱ１２、Ｑ１３、第５
の電流ミラー回路１５を形成するトランジスタＱ１４、
Ｑ１５、Ｑ１６から形成される。第４の電流ミラー回路
１４は第２のエミッタフォロア回路の入力側、第５の電
流ミラー回路１５は出力側に夫々接続しており、トラン
ジスタＱ１１のベースにダイオード接続されたトランジ
スタＱ１２のコレクタ、トランジスタＱ１１のエミッタ
にトランジスタＱ１４のコレクタが接続されている。ト
ランジスタＱ１１のコレクタ、トランジスタＱ１２、Ｑ
１３のエミッタは電源端子１に接続し、トランジスタＱ
１４、Ｑ１５、Ｑ１６のエミッタは接地される。第５の
電流ミラー回路１５のダイオード接続された入力側のト
ランジスタのコレクタは、定電流源Ｓ２を経て電源端子
１に接続され、定電流源Ｓ２から電流Ｉ2 が供給され
る。第５の電流ミラー回路１５の出力側のトランジスタ
Ｑ１６のコレクタは出力端子３に接続する。
回路を形成するトランジスタＱ１１、第４の電流ミラー
回路１４を形成するトランジスタＱ１２、Ｑ１３、第５
の電流ミラー回路１５を形成するトランジスタＱ１４、
Ｑ１５、Ｑ１６から形成される。第４の電流ミラー回路
１４は第２のエミッタフォロア回路の入力側、第５の電
流ミラー回路１５は出力側に夫々接続しており、トラン
ジスタＱ１１のベースにダイオード接続されたトランジ
スタＱ１２のコレクタ、トランジスタＱ１１のエミッタ
にトランジスタＱ１４のコレクタが接続されている。ト
ランジスタＱ１１のコレクタ、トランジスタＱ１２、Ｑ
１３のエミッタは電源端子１に接続し、トランジスタＱ
１４、Ｑ１５、Ｑ１６のエミッタは接地される。第５の
電流ミラー回路１５のダイオード接続された入力側のト
ランジスタのコレクタは、定電流源Ｓ２を経て電源端子
１に接続され、定電流源Ｓ２から電流Ｉ2 が供給され
る。第５の電流ミラー回路１５の出力側のトランジスタ
Ｑ１６のコレクタは出力端子３に接続する。
【００１０】第２の電流ミラー回路１２がトランジスタ
Ｑ７とトランジスタＱ８により形成され、ダイオード接
続された入力側のトランジスタＱ７のコレクタが第４の
電流ミラー回路１４のトランジスタＱ１３のコレクタに
接続する。出力側のトランジスタＱ８のコレクタが、第
１の電流ミラー回路１１の他方の出力側のトランジスタ
Ｑ５のコレクタに接続点Ｐ１で接続する。トランジスタ
Ｑ８、Ｑ７のエミッタは接地される。第３の電流ミラー
回路１３はトランジスタＱ９とトランジスタＱ１０によ
り形成され、ダイオード接続された入力側のトランジス
タＱ９のコレクタが接続点Ｐ１に接続し、二つのエミッ
タを有する出力側のトランジスタのコレクタがトランジ
スタＱ１、Ｑ２の共通接続されたエミッタに接続され
る。トランジスタＱ９、Ｑ１０のエミッタは接地され
る。
Ｑ７とトランジスタＱ８により形成され、ダイオード接
続された入力側のトランジスタＱ７のコレクタが第４の
電流ミラー回路１４のトランジスタＱ１３のコレクタに
接続する。出力側のトランジスタＱ８のコレクタが、第
１の電流ミラー回路１１の他方の出力側のトランジスタ
Ｑ５のコレクタに接続点Ｐ１で接続する。トランジスタ
Ｑ８、Ｑ７のエミッタは接地される。第３の電流ミラー
回路１３はトランジスタＱ９とトランジスタＱ１０によ
り形成され、ダイオード接続された入力側のトランジス
タＱ９のコレクタが接続点Ｐ１に接続し、二つのエミッ
タを有する出力側のトランジスタのコレクタがトランジ
スタＱ１、Ｑ２の共通接続されたエミッタに接続され
る。トランジスタＱ９、Ｑ１０のエミッタは接地され
る。
【００１１】次に、このように構成された直流増幅回路
のオフセット電圧補正回路を説明する。トランジスタＱ
１、Ｑ２から形成される差動増幅回路１０に、第１の電
流ミラー回路１１の出力側のトランジスタＱ６から電流
Ｉ1 が駆動電流として供給される。第１のエミッタフォ
ロア回路には、入力電流としてトランジスタＱ３のベー
スに電流ＩB が流れるのでトランジスタＱ２のコレクタ
には（Ｉ1 −ＩB ）の電流が流れる。直流増幅回路の第
１のエミッタフォロア回路のトランジスタＱ３と、電流
発生回路の第２のエミッタフォロア回路のトランジスタ
Ｑ１１のエミッタの電流は、第５の電流ミラー回路１５
により同じにしてあり、また両方のトランジスタのベー
ス電圧も同じである。したがって、第２のエミッタフォ
ロア回路の入力電流としてトランジスタＱ１１のベース
にはトランジスタＱ３のベースの電流ＩB と同じ電流が
流れる。そして、第４の電流ミラー回路１４の出力側の
トランジスタＱ１３にも電流ＩB が流れる。この電流Ｉ
B は電流発生回路の出力となる。
のオフセット電圧補正回路を説明する。トランジスタＱ
１、Ｑ２から形成される差動増幅回路１０に、第１の電
流ミラー回路１１の出力側のトランジスタＱ６から電流
Ｉ1 が駆動電流として供給される。第１のエミッタフォ
ロア回路には、入力電流としてトランジスタＱ３のベー
スに電流ＩB が流れるのでトランジスタＱ２のコレクタ
には（Ｉ1 −ＩB ）の電流が流れる。直流増幅回路の第
１のエミッタフォロア回路のトランジスタＱ３と、電流
発生回路の第２のエミッタフォロア回路のトランジスタ
Ｑ１１のエミッタの電流は、第５の電流ミラー回路１５
により同じにしてあり、また両方のトランジスタのベー
ス電圧も同じである。したがって、第２のエミッタフォ
ロア回路の入力電流としてトランジスタＱ１１のベース
にはトランジスタＱ３のベースの電流ＩB と同じ電流が
流れる。そして、第４の電流ミラー回路１４の出力側の
トランジスタＱ１３にも電流ＩB が流れる。この電流Ｉ
B は電流発生回路の出力となる。
【００１２】電流ＩB は第２の電流ミラー回路１２の入
力側のトランジスタＱ７に加えられ、出力側のトランジ
スタＱ８に電流ＩB が流れる。トランジスタＱ８のコレ
クタは第１の電流ミラー回路１１の出力側のトランジス
タＱ５のコレクタに接続点Ｐ１で接続するから、接続点
Ｐ１では（Ｉ1 −ＩB）の電流が得られる。この電流
は、トランジスタＱ９とトランジスタＱ１０から形成さ
れる第３の電流ミラー回路１３の入力側に加えられ、出
力側のトランジスタＱ１０には入力側の電流の２倍の電
流、つまり２（Ｉ1 −ＩB ）の電流が流れる。このこと
により、直流増幅回路における差動増幅回路１０のトラ
ンジスタＱ１のコレクタの電流も（Ｉ1 −ＩB ）とな
り、トランジスタＱ２のコレクタの電流と同じになるの
で、オフセット電圧の発生をほとんどなくすことができ
る。
力側のトランジスタＱ７に加えられ、出力側のトランジ
スタＱ８に電流ＩB が流れる。トランジスタＱ８のコレ
クタは第１の電流ミラー回路１１の出力側のトランジス
タＱ５のコレクタに接続点Ｐ１で接続するから、接続点
Ｐ１では（Ｉ1 −ＩB）の電流が得られる。この電流
は、トランジスタＱ９とトランジスタＱ１０から形成さ
れる第３の電流ミラー回路１３の入力側に加えられ、出
力側のトランジスタＱ１０には入力側の電流の２倍の電
流、つまり２（Ｉ1 −ＩB ）の電流が流れる。このこと
により、直流増幅回路における差動増幅回路１０のトラ
ンジスタＱ１のコレクタの電流も（Ｉ1 −ＩB ）とな
り、トランジスタＱ２のコレクタの電流と同じになるの
で、オフセット電圧の発生をほとんどなくすことができ
る。
【００１３】図２は、本発明の直流増幅回路のオフセッ
ト電圧補正回路の他の実施例を示す回路図である。図２
においては、電流発生回路が直流増幅回路における差動
増幅回路１０を形成するトランジスタＱ１のコレクタに
接続していることが主に図１とは異なる。また電流発生
回路は、トランジスタＱ１１から形成される第２のエミ
ッタフォロア回路、トランジスタＱ１２とトランジスタ
Ｑ１３から形成される第４の電流ミラー回路１４により
形成される。第２のエミッタフォロア回路の入力側であ
るトランジスタＱ１１のベースに、第４の電流ミラー回
路１４のダイオード接続された入力側のトランジスタＱ
１２のコレクタが接続する。
ト電圧補正回路の他の実施例を示す回路図である。図２
においては、電流発生回路が直流増幅回路における差動
増幅回路１０を形成するトランジスタＱ１のコレクタに
接続していることが主に図１とは異なる。また電流発生
回路は、トランジスタＱ１１から形成される第２のエミ
ッタフォロア回路、トランジスタＱ１２とトランジスタ
Ｑ１３から形成される第４の電流ミラー回路１４により
形成される。第２のエミッタフォロア回路の入力側であ
るトランジスタＱ１１のベースに、第４の電流ミラー回
路１４のダイオード接続された入力側のトランジスタＱ
１２のコレクタが接続する。
【００１４】第２のエミッタフォロア回路の出力側であ
るトランジスタＱ１１のエミッタはトランジスタＱ１の
コレクタに接続する。第４の電流ミラー回路１４のトラ
ンジスタＱ１３は、トランジスタＱ７とトランジスタＱ
８から形成される第２の電流ミラー回路１２の入力側の
トランジスタＱ７に接続される。第２の電流ミラー回路
１２の出力側のトランジスタＱ８と第１の電流ミラー回
路１１の出力側のトランジスタＱ５も接続点Ｐ１で接続
される。第３の電流ミラー回路１３はトランジスタＱ
９、トランジスタＱ１０、トランジスタＱ１７から形成
され、二つの出力側のトランジスタがある。二つのエミ
ッタを有する出力側のトランジスタＱ１０のコレクタ
は、トランジスタＱ１、Ｑ２の共通接続されたエミッタ
に接続される。別の出力側のトランジスタＱ１７のコレ
クタは、第１のエミッタフォロア回路のトランジスタＱ
３のエミッタに接続される。また、図２の実施例では第
５の電流ミラー回路は存在しない。
るトランジスタＱ１１のエミッタはトランジスタＱ１の
コレクタに接続する。第４の電流ミラー回路１４のトラ
ンジスタＱ１３は、トランジスタＱ７とトランジスタＱ
８から形成される第２の電流ミラー回路１２の入力側の
トランジスタＱ７に接続される。第２の電流ミラー回路
１２の出力側のトランジスタＱ８と第１の電流ミラー回
路１１の出力側のトランジスタＱ５も接続点Ｐ１で接続
される。第３の電流ミラー回路１３はトランジスタＱ
９、トランジスタＱ１０、トランジスタＱ１７から形成
され、二つの出力側のトランジスタがある。二つのエミ
ッタを有する出力側のトランジスタＱ１０のコレクタ
は、トランジスタＱ１、Ｑ２の共通接続されたエミッタ
に接続される。別の出力側のトランジスタＱ１７のコレ
クタは、第１のエミッタフォロア回路のトランジスタＱ
３のエミッタに接続される。また、図２の実施例では第
５の電流ミラー回路は存在しない。
【００１５】図２の実施例においても、第１のエミッタ
フォロア回路の入力電流であるトランジスタＱ３のベー
スに流れる電流ＩB と同じ電流が第２のエミッタフォロ
ア回路の入力電流として流れる。この電流ＩB は第４の
電流ミラー回路１４を経て第３の電流ミラー回路１３に
流れる。第２の電流ミラー回路１２の出力側のトランジ
スタＱ８と第１の電流ミラー回路の出力側のトランジス
タＱ５の接続点Ｐ１に（Ｉ1 −ＩB ）の電流を得る。そ
して、電流（Ｉ1 −ＩB ）は第３の電流ミラー回路１３
の入力側のトランジスタＱ９に加えられ、出力側のトラ
ンジスタＱ１０には２（Ｉ1 −ＩB ）の電流が流れる。
このことにより、トランジスタＱ１のコレクタを流れる
電流も（Ｉ1 −ＩB ）となり、トランジスタＱ２のコレ
クタの電流と同じになる。実施例におけるオフセット電
圧は、従来に比較して０．５Ｖ程度低くなり、ほとんど
発生しない段階まで改善された。
フォロア回路の入力電流であるトランジスタＱ３のベー
スに流れる電流ＩB と同じ電流が第２のエミッタフォロ
ア回路の入力電流として流れる。この電流ＩB は第４の
電流ミラー回路１４を経て第３の電流ミラー回路１３に
流れる。第２の電流ミラー回路１２の出力側のトランジ
スタＱ８と第１の電流ミラー回路の出力側のトランジス
タＱ５の接続点Ｐ１に（Ｉ1 −ＩB ）の電流を得る。そ
して、電流（Ｉ1 −ＩB ）は第３の電流ミラー回路１３
の入力側のトランジスタＱ９に加えられ、出力側のトラ
ンジスタＱ１０には２（Ｉ1 −ＩB ）の電流が流れる。
このことにより、トランジスタＱ１のコレクタを流れる
電流も（Ｉ1 −ＩB ）となり、トランジスタＱ２のコレ
クタの電流と同じになる。実施例におけるオフセット電
圧は、従来に比較して０．５Ｖ程度低くなり、ほとんど
発生しない段階まで改善された。
【００１６】
【発明の効果】以上述べたように、本発明の直流増幅回
路のオフセット電圧補正回路は、直流増幅回路を形成す
る第１のエミッタフォロア回路の入力電流分だけ減少し
た差動増幅回路の片側のトランジスタのコレクタの電流
の２倍の電流が該差動増幅回路の共通接続されたトラン
ジスタのエミッタから流れるようにしてある。このこと
により、差動増幅回路を形成する一対のトランジスタの
コレクタに流れる電流が同じになり、オフセット電圧の
発生をほとんどなくすことができる。
路のオフセット電圧補正回路は、直流増幅回路を形成す
る第１のエミッタフォロア回路の入力電流分だけ減少し
た差動増幅回路の片側のトランジスタのコレクタの電流
の２倍の電流が該差動増幅回路の共通接続されたトラン
ジスタのエミッタから流れるようにしてある。このこと
により、差動増幅回路を形成する一対のトランジスタの
コレクタに流れる電流が同じになり、オフセット電圧の
発生をほとんどなくすことができる。
【図１】 本発明の直流増幅回路のオフセット電圧補正
回路の実施例を示す回路図である。
回路の実施例を示す回路図である。
【図２】 本発明の直流増幅回路のオフセット電圧補正
回路の他の実施例を示す回路図である。
回路の他の実施例を示す回路図である。
【図３】 従来の直流増幅回路のオフセット電圧補正回
路の回路図である。
路の回路図である。
２ 入力端子 ３ 出力端子 Ｐ１ 接続点 Ｓ１ 定電流源
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/34 H03F 3/45
Claims (3)
- 【請求項１】 差動増幅回路を形成する一対のトランジ
スタ、該差動増幅回路の負荷としてその片側のトランジ
スタに接続する第１のエミッタフォロア回路を有する直
流増幅回路のオフセット電圧補正回路において、二つの
出力側があり、片方の出力側から差動増幅回路の駆動電
流を該片側のトランジスタに供給する第１の電流ミラー
回路、第１のエミッタフォロア回路の入力電流に相当す
る電流を発生する電流発生回路、電流発生回路の出力が
入力側に加えられ、出力側が第１の電流ミラー回路の他
方の出力側に接続される第２の電流ミラー回路、第１と
第２の電流ミラー回路の該接続点に得られる該駆動電流
から第１のエミッタフォロア回路の該入力電流を減じた
電流が入力側に加えられ、その２倍の電流が得られる出
力側が差動対のトランジスタの共通接続されたエミッタ
に接続される第３の電流ミラー回路を有することを特徴
とする直流増幅回路のオフセット電圧補正回路。 - 【請求項２】 差動増幅回路を形成する一対のトランジ
スタ、該差動増幅回路の負荷としてその片側のトランジ
スタに入力側を接続された第１のエミッタフォロア回路
を有する直流増幅回路のオフセット電圧補正回路におい
て、二つの出力側があり、差動増幅回路の該片側のトラ
ンジスタに接続する片方の出力側から差動増幅回路の駆
動電流を供給する第１の電流ミラー回路、第２のエミッ
タフォロア回路とその入力側と出力側に接続する第４と
第５の電流ミラー回路を有し、入力側に接続する第４の
電流ミラー回路から第１のエミッタフォロア回路の入力
電流に相当する電流を発生する電流発生回路、電流発生
回路の出力が入力側に加えられ、出力側が第１の電流ミ
ラー回路の他方の出力側に接続される第２の電流ミラー
回路、第１と第２の電流ミラー回路の該接続点に得られ
る該駆動電流から第１のエミッタフォロア回路の該入力
電流を減じた電流が入力側に加えられ、その２倍の電流
が得られる出力側が差動対のトランジスタの共通接続さ
れたエミッタに接続される第３の電流ミラー回路を有す
ることを特徴とする直流増幅回路のオフセット電圧補正
回路。 - 【請求項３】 差動増幅回路を形成する一対のトランジ
スタ、該差動増幅回路の負荷としてその片側のトランジ
スタに入力側を接続された第１のエミッタフォロア回路
を有する直流増幅回路のオフセット電圧補正回路におい
て、二つの出力側があり、差動増幅回路の該片側のトラ
ンジスタに接続する片方の出力側から差動増幅回路の駆
動電流を供給する第１の電流ミラー回路、差動増幅回路
の他方のトランジスタに負荷として接続された第２のエ
ミッタエミッタフォロア回路と第２のエミッタフォロア
回路の入力側に接続された第４の電流ミラー回路を有
し、第４の電流ミラー回路から第１のエミッタフォロア
回路の入力電流に相当する電流を発生する電流発生回
路、該電流発生回路の出力が入力側に加えられ、出力側
が第１の電流ミラー回路の他方の出力側に接続される第
２の電流ミラー回路、第１と第２の電流ミラー回路の該
接続点に得られる該駆動電流から第１のエミッタフォロ
ア回路の該入力電流を減じた電流が入力側に加えられ、
その２倍の電流を得る出力側が差動対のトランジスタの
共通接続されたエミッタに接続される第３の電流ミラー
回路を有することを特徴とする直流増幅回路のオフセッ
ト電圧補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27963697A JP3325813B2 (ja) | 1997-09-26 | 1997-09-26 | 直流増幅回路のオフセット電圧補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27963697A JP3325813B2 (ja) | 1997-09-26 | 1997-09-26 | 直流増幅回路のオフセット電圧補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11103220A JPH11103220A (ja) | 1999-04-13 |
| JP3325813B2 true JP3325813B2 (ja) | 2002-09-17 |
Family
ID=17613750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27963697A Expired - Fee Related JP3325813B2 (ja) | 1997-09-26 | 1997-09-26 | 直流増幅回路のオフセット電圧補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3325813B2 (ja) |
-
1997
- 1997-09-26 JP JP27963697A patent/JP3325813B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11103220A (ja) | 1999-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3315748B2 (ja) | 増幅回路 | |
| JP3038952B2 (ja) | 増幅回路 | |
| US5162751A (en) | Amplifier arrangement | |
| JP3162732B2 (ja) | 増幅回路 | |
| JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
| JP3325813B2 (ja) | 直流増幅回路のオフセット電圧補正回路 | |
| US6078220A (en) | Complementary class AB current amplifier | |
| JP3325816B2 (ja) | 直流増幅回路のオフセット電圧補正回路 | |
| JP2003533082A (ja) | 低電力バイアス回路を装備するｆｔ周波数逓倍増幅器 | |
| JP3284646B2 (ja) | 入力ステージのオフセットを補償する装置 | |
| JPH04369105A (ja) | 増幅器 | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JP2566941B2 (ja) | 集積回路の直流オフセツト電圧補償回路 | |
| JPH0478044B2 (ja) | ||
| JP2580941Y2 (ja) | 差動増幅器 | |
| JP3338334B2 (ja) | 増幅回路 | |
| JP3838731B2 (ja) | 増幅器 | |
| JP3116359B2 (ja) | ベース電流補償回路 | |
| JP3406813B2 (ja) | 非線形歪み補正機能を有する半導体集積回路 | |
| JPH0349463Y2 (ja) | ||
| JP3360911B2 (ja) | 差動増幅回路 | |
| JP3283981B2 (ja) | 差動増幅器 | |
| JP3318624B2 (ja) | 制御回路 | |
| JPH0252884B2 (ja) | ||
| JPS6324653Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100705 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110705 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110705 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110705 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120705 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130705 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |