JP3318624B2

JP3318624B2 - 制御回路

Info

Publication number: JP3318624B2
Application number: JP23539692A
Authority: JP
Inventors: 玄一郎大賀
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-08-10
Filing date: 1992-08-10
Publication date: 2002-08-26
Anticipated expiration: 2017-08-26
Also published as: JPH0661755A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、制御回路、特に電圧を
電流に変換する変換手段からの入力電流をベース及びコ
レクタに受け、コレクタに第１のカレントミラー回路が
接続され、そして、エミッタが第１の電流源に接続され
た第１のトランジスタと、ベースに所定動作点の電位を
受け、エミッタが第１のトランジスタのエミッタに接続
され、コレクタ側に上記第１のカレントミラー回路が接
続されて第１のトランジスタとで第１の差動アンプを成
す第２のトランジスタと、ベースが第１のトランジスタ
のベースに接続され、コレクタが第２のカレントミラー
回路に接続され、エミッタが第２の電流源に接続された
コレクタが出力点となる第３のトランジスタと、ベース
に第２のトランジスタのベースが受ける上記所定動作点
の電位を受け、エミッタが第２の電流源に接続され、コ
レクタに上記第２のカレントミラー回路が接続されて第
３のトランジスタとで第２の差動アンプを成す第４のト
ランジスタと、を有した制御回路に関する。

【０００２】

【従来の技術】乗算回路、増幅回路としても使用できる
制御回路として図２に示すものが知られている。図面に
おいて、Ｒ１は抵抗で、一端に受けた入力電圧Ｖ_INを電
流ｉ_INに変換する役割を果す。Ｑ１は第１のトランジス
タで、ベースがコレクタと、上記抵抗Ｒ１の他端に接続
され、コレクタが第１のカレントミラー回路３に接続さ
れ、そして、エミッタが第１の電流源Ｉ１の電流流入端
に接続されている。該第１の電流源Ｉ１の電流流出端は
接地されている。Ｑ２は第２のトランジスタで、エミッ
タが第１のトランジスタＱ１のエミッタに接続され、コ
レクタが上記第１のカレントミラー回路３に接続され、
ベースには後述するオペアンプ５の出力電圧が印加され
る。上記第１のトランジスタＱ１、第２のトランジスタ
Ｑ２、第１の電流源Ｉ１、カレントミラー回路３により
第１の差動アンプ１が構成されている。

【０００３】Ｑ３は第３のトランジスタで、ベースが上
記抵抗Ｒの他端に接続され、エミッタが第２の電流源Ｉ
２の電流流入端に接続され、コレクタが第２のカレント
ミラー回路４に接続されている。Ｑ４は第４のトランジ
スタで、コレクタが第２のカレントミラー回路４に接続
され、エミッタが第２の電流源Ｉ２の電流流入端に接続
され、そして、ベースには後述するオペアンプ５の出力
電圧が印加される。上記第３のトランジスタＱ３、第４
のトランジスタＱ４、第２の電流源Ｉ２及び第２のカレ
ントミラー回路４により第２の差動アンプ２が構成され
ている。

【０００４】５は第１及び第２の差動アンプ１、２のト
ランジスタＱ２、Ｑ４のベースに動作点となる電位（中
点電位）を与えるオペアンプで、第５のトランジスタＱ
５、第６のトランジスタＱ６、第３のカレントミラー回
路６及び第３の電流源Ｉ３からなり、トランジスタＱ
５、Ｑ６のエミッタが第３の電流源Ｉ３の電流流入端に
接続され、第５のトランジスタＱ５のベースは上記第１
のトランジスタＱ１ベースに接続され、第６のトランジ
スタＱ６のベースには動作点となる電位をつくる直流電
圧Ｖ１が印加されている。

【０００５】この制御回路の動作を交流成分に着目して
説明すると次のとおりである。入力電流ｉ_INが入力され
ることによって第１のトランジスタＱ１のコレクタに電
流ｉが流れたとすると、第３のトランジスタＱ３のコレ
クタにも電流が流れる。その電流をｉ₂ とすると、後述
するゲインの損失を無視した場合には、ｉ₂ ＝Ｉ２・ｉ
_IN／Ｉ１となる。というのは、第１乃至第４のトランジ
スタＱ１〜Ｑ４は同じ特性を有し、第１第２の差動アン
プ１と２とは電流源の電流値を除けば全く同じ回路構成
を有し、入力トランジスタたる第１と第３のトランジス
タＱ１、Ｑ３は互いに同じ条件で入力電流ｉ_INを受け、
中点電位をベースに受ける第２、第４のトランジスタＱ
２、Ｑ４も互いに全く同じ条件で電位を受けるので、第
１のトランジスタＱ１の電流ｉと第３のトランジスタＱ
３の電流ｉ₂ との比が第１と第２の電流源の電流比と等
しくなるからである。そして、第１のトランジスタＱ１
を流れる電流ｉを入力電流ｉ_INとみなし、そして、第３
のトランジスタＱ３を流れる電流ｉ₂ を出力電流ｉ_OUT
として利用するのである。従って、第１と第２の電流源
の比Ｉ１／Ｉ２を一定にすれば増幅器になり、電流源の
比Ｉ１／Ｉ２を入力電流ｉ_INと別の入力信号で制御すれ
ば乗算器になる。

【０００６】尚、上記オペアンプ５は第１、第３のトラ
ンジスタＱ１、Ｑ３のベース電位変動を補償するための
ものである。即ち、入力電圧Ｖ_INによって第１、第３の
トランジスタＱ１、Ｑ３のベース電位が変動する。それ
に対して第２、第４のトランジスタＱ２、Ｑ４のベース
に中点の電位を例えばブリーダ回路によって与えたとす
ると、Ｑ１、Ｑ３のベース電位の変動によって出力に誤
差が生じてしまう。この制御回路は、元来、入力電流ｉ
_INにのみによって出力電流が変化し、トランジスタＱ１
のベース電位によって出力電流ｉ_OUT が変化するのは好
ましくなく、誤差となる。そこで、オペアンプ５を介し
て中点（動作点）の電位を与え、そして、第１、第３の
トランジスタＱ１、Ｑ３のベース電位をオペアンプ５に
負帰還することによりそのベース電位の変動を補償する
こととしたのである。

【０００７】

【発明が解決しようとする課題】ところで、図２に示す
制御回路にはトランジスタの電流増幅率ｈfeのバラツキ
によりゲインにバラツキが生じ、ゲインの損失があると
いう問題があった。即ち、この制御回路は、入力電流ｉ
_INがそのまま完全に第１のトランジスタＱ１のコレクタ
を流れるわけではないが流れるとみなし、出力電流ｉ
_OUT ＝Ｉ２・入力電流ｉ_IN／Ｉ１としている。しかし、
入力電流ｉ_INは、一部が第１のトランジスタＱ１にベー
ス電流ｉ′として流れ、別の一部が第３のトランジスタ
Ｑ３にベース電流ｉ₂ ′として流れ、更に第５のトラン
ジスタＱ５にベース電流ｉ₃ として流れ、残りの電流が
第１のトランジスタＱ１にコレクタ電流として流れる。
従って下記の各数式が成立する。ｉ_IN＝ｉ＋ｉ′＋ｉ₂ ′＋ｉ₃ ｉ′＝ｉ／ｈfe ｉ₂ ′＝ｉ₂ ／ｈfe ｉ₂ ＝Ｉ２・ｉ／Ｉ１尚、オペアンプ５のトランジスタＱ５のベース電流は実
際上全く変化しないので、交流的にはｉ₃ ≒０として良
く、無視できる。これ等の式から下記の数式数１が成立
する。

【０００８】

【数１】

【０００９】そして、ｉ_OUT ／ｉ＝Ｉ２／Ｉ１であるの
で、下記の数式数２が成立する。

【００１０】

【数２】

【００１１】元来、ｉ_OUT ／ｉ_IN＝Ｉ２／Ｉ１が好まし
いが、上記数式数２のようになってしまい、下記の数式
数３がゲイン損失となる。

【００１２】

【数３】

【００１３】本発明はこのような問題点を解決すべく為
されたものであり、電圧を電流に変換する変換手段から
の入力電流をベース及びコレクタに受け、コレクタに第
１のカレントミラー回路が接続され、そして、エミッタ
が第１の電流源に接続された第１のトランジスタと、ベ
ースに所定動作点の電位を受け、エミッタが第１のトラ
ンジスタのエミッタに接続され、コレクタ側に上記第１
のカレントミラー回路が接続されて第１のトランジスタ
とで第１の差動アンプを成す第２のトランジスタと、ベ
ースが第１のトランジスタのベースに接続され、コレク
タが第２のカレントミラー回路に接続され、エミッタが
第２の電流源に接続されたコレクタが出力点となる第３
のトランジスタと、ベースに第２のトランジスタのベー
スが受ける上記所定動作点の電位を受け、エミッタが第
２の電流源に接続され、コレクタに上記第２のカレント
ミラー回路が接続されて第３のトランジスタとで第２の
差動アンプを成す第４のトランジスタと、を有した制御
回路において、トランジスタのｈfeのバラツキによるゲ
イン損失を小さくすることを目的とする。

【００１４】

【課題を解決するための手段】請求項１の制御回路は、
第１のトランジスタの前段にエミッタホロアトランジス
タを設けたことを特徴とする。請求項２の制御回路は、
請求項１の制御回路において、電圧を電流に変換する手
段として抵抗を用いたことを特徴とするものである。請
求項３の制御回路は、請求項１又は２の制御回路におい
て、オペアンプを介して第２、第４のトランジスタのベ
ースに所定動作点の電位を与え、第１、第３のトランジ
スタのベース電位を負帰還するようにしたことを特徴と
する。請求項４の制御回路は、請求項３の制御回路にお
いて、オペアンプの非反転入力端子に所定動作点の電位
の絶対値を上記エミッタホロアトランジスタのベース・
エミッタ間電圧分低下させるレベルシフト手段を設けて
なることを特徴とする。

【００１５】

【作用】請求項１の制御回路によれば、第１及び第３の
トランジスタへのベース電流の供給をエミッタホロアト
ランジスタにより行うことができるので、入力電流とそ
れにより第１のトランジスタのコレクタに流れる電流と
をきわめて近似させることができる。従って、トランジ
スタのｈfeのバラツキによる交流的出力ゲインの損失を
きわめて小さくすることができる。請求項２の制御回路
によれば、抵抗という簡単な素子で電圧を電流に変換す
ることができ、制御回路を簡単に構成できる。

【００１６】請求項３の制御回路によれば、オペアンプ
を利用して第２、第４のトランジスタのベースに動作点
の電位を与え、そして、第１の第３のトランジスタのベ
ースの電位を負帰還するので、第１、第３のトランジス
タのベースの電位変動による誤差を補償することができ
る。請求項４の制御回路によれば、第１、第３のトラン
ジスタのベースに加わる電位は、その絶対値がエミッタ
ホロアトランジスタによって該エミッタホロアトランジ
スタのベース・エミッタ間順方向電圧分低くなるが、オ
ペアンプの非反転入力端子側に所定動作点の電位の絶対
値を上記エミッタホロアトランジスタのベース・エミッ
タ間順方向電圧分低くするレベルシフト手段を設けたの
で、第１、第３のトランジスタのベースに加わる電位が
エミッタホロアトランジスタによって低くなることによ
って生じるアンバランスをレベルシフト手段によりなく
すことができる。

【００１７】

【実施例】以下、本発明制御回路を図示実施例に従って
詳細に説明する。図１は本発明制御回路の一つの実施例
を示す回路図である。本実施例は、図２に示す従来の制
御回路とは、ＡＣゲイン損失低減用のエミッタホロアト
ランジスタ回路と、エミッタホロアトランジスタによる
そのベース・エミッタ間順方向電圧分のレベルシフトを
相殺するレベルシフト手段としてのエミッタホロアトラ
ンジスタ回路とを有する点で大きく異なっているが、そ
れ以外の点では略共通しており、共通する点については
既に説明済みなので、その説明は省略し、相違する点に
ついてのみ詳細に説明する。尚、図１と図２の共通部分
には共通の符号を使用した。

【００１８】Ｑ７はエミッタホロアトランジスタで、コ
レクタは電源端子に接続され、エミッタは定電流源を介
して接地され、そして、ベースは電圧を電流に変換する
手段である抵抗Ｒ１の他端に接続されている。尚、抵抗
Ｒ１の一端は入力端子に接続されている。抵抗Ｒ１の上
記他端は、第１のトランジスタＱ１のコレクタに接続さ
れている点で従来の場合と同じであるが、第１のトラン
ジスタＱ１、第３のトランジスタＱ３のベースと切離さ
れている点で従来の場合と異なっている。

【００１９】即ち、本制御回路においては、第１のトラ
ンジスタＱ１、第３のトランジスタＱ３のベースはエミ
ッタホロアトランジスタＱ７のエミッタに接続されてい
る。このようにエミッタホロアトランジスタＱ７を設け
るのは、入力電流ｉ_INのほとんどがｉとなって第１のト
ランジスタＱ１のコレクタを流れるようにするためであ
り、該エミッタホロアトランジスタＱ７により、第１の
トランジスタＱ１、第３のトランジスタＱ３のベース電
流として入力電流ｉ_INから割かなければならない電流を
従来のｈfe分の１にきわめて小さくできる。尚、ここ
で、ｈfeとは勿論エミッタホロアトランジスタＱ７の電
流増幅率ｈfeのことである。

【００２０】Ｑ８はレベルシフト手段としてのエミッタ
ホロアトランジスタで、上記エミッタホロアトランジス
タＱ７と同じ特性を有し、コレクタが電流端子に、エミ
ッタが電流源を介して接地されており、そして、流れる
電流がエミッタホロアトランジスタＱ７と同じになるよ
うに（謂わば直流的動作条件が同じになるように）この
電流源はエミッタホロアトランジスタＱ７のエミッタ側
の定電流源と同じ電流が流れるようになっている。つま
り、エミッタホロアトランジスタＱ７とＱ８はエミッタ
側がカレントミラーになっている。

【００２１】そして、動作点となる電位を発生する手段
のその電位Ｖ１は、エミッタホロアトランジスタＱ８の
ベースに印加され、そして、エミッタホロアトランジス
タＱ８のエミッタがオペアンプ５の非反転入力端子に印
加される。即ち、動作点となる電位Ｖ１をエミッタホロ
アトランジスタＱ８のベース・エミッタ間電圧Ｖ_BE分低
下させて、つまり低い方向にレベルシフトさせているの
である。

【００２２】これは、第１、第３のトランジスタＱ１、
Ｑ３のベースのレベルがエミッタホロアトランジスタＱ
７によってベース・エミッタ間電圧Ｖ_BE分低くなったこ
とから第２、第４のトランジスタＱ２、Ｑ４のベースの
レベルもそれに応じてベース・エミッタ間電圧Ｖ_BE分低
くしてアンバランスをなくすため行うのである。尚、７
はオペアンプ、Ｒ２は帰還抵抗で、これ等は制御回路の
出力電流ｉ_OUTを電圧ｖ_OUT に変換するためのものであ
る。

【００２３】この図１に示す制御回路についての交流的
ゲインを考察すると次のとおりになる。第１のトランジ
スタＱ１のベース電流をｉ″とすると、入力電流ｉ_INは
下記の式で表わされる。ｉ_IN＝ｉ＋ｉ″ そして、下記の式が成立する。ｉ″＝（ｉ′＋ｉ₂ ′＋ｉ₃ ）／ｈfe ｉ′＝ｉ／ｈfe ｉ₂ ′＝ｉ₂ ／ｈfe ｉ₂ ＝Ｉ２・ｉ／Ｉ１また、従来例の場合と全く同じようにｉ₃ ≒０であり、
ｉ₃ を無視することができる。以上のことから下記の数
式数４が成立する。

【００２４】

【数４】

【００２５】その結果、制御回路のゲインは下記の数式
数５に示すようになる。

【００２６】

【数５】

【００２７】この数５と従来の制御回路のゲインを求め
る数２とを比較すると明らかなように、ゲイン損失とな
る部分の値が小さくなっていることが明らかである。こ
こで、その比較を容易にするため、Ｉ１＝Ｉ２とする
と、従来の場合のゲインは１／（１＋２／ｈfe）とな
り、本実施例の場合は１／（１＋２／ｈfe² ）となる。
そして、仮にｈfe＝５０とした場合には、ゲインの損失
は従来の場合０．３４ｄＢになるのに対して、本実施例
によれば僅かに０．００７ｄＢにしかならない。しか
も、この改善度はＩ１に対するＩ２の大きさの比が大き
くなる程顕著に大きくなる。例えば、ｈfe＝５０、Ｉ２
＝１０Ｉ１とした場合には、従来例における損失が１．
７３ｄＢとなるのに対して本実施例によれば、０．０４
ｄＢにしかならない。

【００２８】

【発明の効果】請求項１の制御回路は、第１のトランジ
スタの前段にエミッタホロアトランジスタを設けたこと
を特徴とするものである。従って、請求項１の制御回路
によれば、第１及び第３のトランジスタへのベース電流
の供給をエミッタホロアトランジスタにより行うことが
できるので、入力電流とそれにより第１のトランジスタ
のコレクタに流れる電流とをきわめて近似させることが
できる。従って、トランジスタのｈfeのバラツキによる
交流的出力ゲインの損失をきわめて小さくすることがで
きる。

【００２９】請求項２の制御回路は、電圧を電流に変換
する変換手段が抵抗からなることを特徴とするものであ
る。従って、請求項２の制御回路によれば、抵抗という
簡単な素子で電圧を電流に変換することができ、制御回
路を簡単に構成できる。請求項３の制御回路は、オペア
ンプを介して第２、第４のトランジスタのベースに所定
動作点の電位を与え、第１、第３のトランジスタのベー
ス電位を負帰還するようにしたことを特徴とするもので
ある。従って、請求項３の制御回路によれば、オペアン
プを利用して第２、第４のトランジスタのベースに動作
点の電位を与え、そして、第１の第３のトランジスタの
ベースの電位を負帰還するので、第１、第３のトランジ
スタのベースの電位変動による誤差を迅速に補償するこ
とができる。

【００３０】請求項４の制御回路は、オペアンプの非反
転入力端子に所定動作点の電位を上記エミッタホロアト
ランジスタのベース・エミッタ間電圧分低下させるレベ
ルシフト手段を設けてなることを特徴とするものであ
る。従って、請求項４の制御回路によれば、第１、第３
のトランジスタのベースに加わる電位は、エミッタホロ
アトランジスタによって該エミッタホロアトランジスタ
のベース・エミッタ間順方向電圧分低くなるが、オペア
ンプの非反転入力端子側に所定動作点の電位を上記エミ
ッタホロアトランジスタのベース・エミッタ間順方向電
圧分低くするレベルシフト手段を設けたので、第１、第
３のトランジスタのベースに加わる電位がエミッタホロ
アトランジスタによって低くなることによって生じるア
ンバランスをレベルシフト手段によりなくすことができ
る。

【図面の簡単な説明】

【図１】本発明制御回路の一つの実施例を示す回路図で
ある。

【図２】制御回路の従来例を示す回路図である。

【符号の説明】

１第１の差動アンプ２第２の差動アンプ５オペアンプＱ１第１のトランジスタＱ２第２のトランジスタＱ３第３のトランジスタＱ４第４のトランジスタＲ１電圧を電流に変換する手段（抵抗）Ｖ１動作点の電位（中点）Ｑ７エミッタホロアトランジスタＱ８レベルシフト手段ｉ_IN 入力電流ｉ_OUT 出力電流

Claims

(57)【特許請求の範囲】

【請求項１】コレクタに第１のカレントミラー回路が
接続され、エミッタが第１の電流源に接続され、電圧を
電流に変換する変換手段からの入力電流を増幅する第１
のトランジスタと、ベースに所定動作点の電位を受け、エミッタが第１のト
ランジスタのエミッタに接続され、コレクタ側に上記第
１のカレントミラー回路が接続されて第１のトランジス
タとで第１の差動アンプを成す第２のトランジスタと、ベースが第１のトランジスタのベースに接続され、コレ
クタが第２のカレントミラー回路に接続され、エミッタ
が第２の電流源に接続されたコレクタが出力点となる第
３のトランジスタと、ベースに第２のトランジスタのベースが受ける上記所定
動作点の電位を受け、エミッタが第２の電流源に接続さ
れ、コレクタに上記第２のカレントミラー回路が接続さ
れて第３のトランジスタとで第２の差動アンプを成す第
４のトランジスタと、を有した制御回路において、上記第１のトランジスタの前段にエミッタホロアトラン
ジスタを設け、上記変換手段からの入力電流を、第１のトランジスタの
コレクタには直接に、第１のトランジスタのベースには
上記エミッタホロアトランジスタを介して入力するよう
にしてなることを特徴とする制御回路
【請求項２】電圧を電流に変換する変換手段が抵抗か
らなることを特徴とする請求項１記載の制御回路
【請求項３】非反転入力端子に一定の直流電圧を受
け、第２のトランジスタ及び第４のトランジスタのベー
スに出力電圧を送出し、反転入力端子に第１のトランジ
スタのベース電位を受けるオペアンプを有することを特
徴とする請求項１又は２記載の制御回路
【請求項４】オペアンプの非反転入力端子に所定動作
点の電位の絶対値を上記エミッタホロアトランジスタの
ベース・エミッタ間電圧分低下させるレベルシフト手段
を設けてなることを特徴とする請求項３記載の制御回路