JP2580941Y2 - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JP2580941Y2 JP2580941Y2 JP1992027634U JP2763492U JP2580941Y2 JP 2580941 Y2 JP2580941 Y2 JP 2580941Y2 JP 1992027634 U JP1992027634 U JP 1992027634U JP 2763492 U JP2763492 U JP 2763492U JP 2580941 Y2 JP2580941 Y2 JP 2580941Y2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- output
- mirror circuit
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本考案は差動増幅器に係り、特に
バイアス補償回路を有する差動増幅器に関する。
バイアス補償回路を有する差動増幅器に関する。
【０００２】
【従来の技術】図３は従来の差動増幅器の一例の回路図
である。
である。
【０００３】差動増幅器４は、電流源Ｊにより定電流駆
動されるトランジスタＱ17とカレントミラー対をなすト
ランジスタＱ15により電流バイアスされエミッタを共通
接続された差動対トランジスタＱ1,Ｑ2 の各ベース間に
入力端子１，２より入力される信号電圧に応じた出力電
圧が出力端子３に出力される周知の構成である。
動されるトランジスタＱ17とカレントミラー対をなすト
ランジスタＱ15により電流バイアスされエミッタを共通
接続された差動対トランジスタＱ1,Ｑ2 の各ベース間に
入力端子１，２より入力される信号電圧に応じた出力電
圧が出力端子３に出力される周知の構成である。
【０００４】トランジスタＱ1,Ｑ2 の各コレクタには、
夫々トランジスタＱ5,Ｑ6 とカレントミラー対をなすト
ランジスタＱ3,Ｑ4 からなる定電流負荷が接続されてお
り、トランジスタＱ5,Ｑ6 は、カレントミラー対をなす
トランジスタＱ7,Ｑ8 に夫々接続されている。
夫々トランジスタＱ5,Ｑ6 とカレントミラー対をなすト
ランジスタＱ3,Ｑ4 からなる定電流負荷が接続されてお
り、トランジスタＱ5,Ｑ6 は、カレントミラー対をなす
トランジスタＱ7,Ｑ8 に夫々接続されている。
【０００５】上記の差動対トランジスタＱ1,Ｑ2 、トラ
ンジスタＱ3,Ｑ4 、トランジスタＱ5,Ｑ6 、及びカレン
トミラー対トランジスタＱ7,Ｑ8 は、夫々同一の特性と
され、トランジスタＱ1,Ｑ2 のコレクタ電流、及びトラ
ンジスタＱ5,Ｑ6 のコレクタ電流が平衡するよう構成さ
れている。
ンジスタＱ3,Ｑ4 、トランジスタＱ5,Ｑ6 、及びカレン
トミラー対トランジスタＱ7,Ｑ8 は、夫々同一の特性と
され、トランジスタＱ1,Ｑ2 のコレクタ電流、及びトラ
ンジスタＱ5,Ｑ6 のコレクタ電流が平衡するよう構成さ
れている。
【０００６】ところで、トランジスタＱ6 のコレクタに
接続されたトランジスタＱ10は出力トランジスタであ
り、そのコレクタには出力負荷であるトランジスタＱ11
が接続され、出力端子３に出力電圧が出力される。夫々
同一特性からなるトランジスタＱ11とトランジスタＱ12
とはカレントミラー対をなしている。トランジスタＱ12
は、トランジスタＱ17とカレントミラー対をなすトラン
ジスタＱ16により電流バイアスされている。
接続されたトランジスタＱ10は出力トランジスタであ
り、そのコレクタには出力負荷であるトランジスタＱ11
が接続され、出力端子３に出力電圧が出力される。夫々
同一特性からなるトランジスタＱ11とトランジスタＱ12
とはカレントミラー対をなしている。トランジスタＱ12
は、トランジスタＱ17とカレントミラー対をなすトラン
ジスタＱ16により電流バイアスされている。
【０００７】このとき、図示のとおり、出力電流をＩ
ａ、トランジスタＱ15による差動対トランジスタのバイ
アス電流をＩｂ、トランジスタＱ10の電流増幅率をβ、
Ｉａ＞＞Ｉｂとすると、トランジスタＱ1 のコレクタ電
流Ｉ1 、及びトランジスタＱ2のコレクタ電流Ｉ2 は
ａ、トランジスタＱ15による差動対トランジスタのバイ
アス電流をＩｂ、トランジスタＱ10の電流増幅率をβ、
Ｉａ＞＞Ｉｂとすると、トランジスタＱ1 のコレクタ電
流Ｉ1 、及びトランジスタＱ2のコレクタ電流Ｉ2 は
【０００８】
【数１】
【０００９】で表され、Ｉa ＝０の時はＩ1 ＝Ｉ2 なの
で、前述のとおりトランジスタＱ5,Ｑ6 は平衡する。し
たがって、トランジスタＱ1,Ｑ2 のベース電圧も平衡
し、入力端子１，２間にはオフセット電圧は生じない。
で、前述のとおりトランジスタＱ5,Ｑ6 は平衡する。し
たがって、トランジスタＱ1,Ｑ2 のベース電圧も平衡
し、入力端子１，２間にはオフセット電圧は生じない。
【００１０】
【考案が解決しようとする課題】しかしながら、出力負
荷に電流Ｉa が流れてトランジスタＱ10のベースが
（Ｉa ／β）なるバイアス電流でバイアスされると、ト
ランジスタＱ8 のコレクタ電流が（Ｉa ／β）減少して
トランジスタＱ2 のコレクタ電流が（Ｉa ／２β）だけ
減少する結果、トランジスタＱ1,Ｑ2 のコレクタ電流は
不平衡となり、入力端子１，２間に次に示すオフセット
電圧Ｖoff が生ずる問題がある。
荷に電流Ｉa が流れてトランジスタＱ10のベースが
（Ｉa ／β）なるバイアス電流でバイアスされると、ト
ランジスタＱ8 のコレクタ電流が（Ｉa ／β）減少して
トランジスタＱ2 のコレクタ電流が（Ｉa ／２β）だけ
減少する結果、トランジスタＱ1,Ｑ2 のコレクタ電流は
不平衡となり、入力端子１，２間に次に示すオフセット
電圧Ｖoff が生ずる問題がある。
【００１１】すなわち、電子の電荷量をｑ、ボルツマン
定数をｋ、絶対温度をＴとすると、Ｖoff は
定数をｋ、絶対温度をＴとすると、Ｖoff は
【００１２】
【数２】
【００１３】で表される。
【００１４】上記の点に鑑み本考案では、入力にオフセ
ット電圧が発生しないようバイアス補償回路により補償
する差動増幅器を提供することを目的とする。
ット電圧が発生しないようバイアス補償回路により補償
する差動増幅器を提供することを目的とする。
【００１５】
【課題を解決するための手段】上記の問題は以下のとお
り構成することにより解決される。
り構成することにより解決される。
【００１６】すなわち、本考案は、定電流を出力する定
電流源と、 前記定電流源から出力された前記定電流に応
じて第１、第２、第３の電流を出力する第１のカレント
ミラー回路と、 前記第１のカレントミラー回路から出力
される前記第１の電流がエミッタに供給され、第１の入
力信号がベースに供給される第１の入力トランジスタ
と、 前記第１のカレントミラー回路から出力される前記
第１の電流がエミッタに供給され、第２の入力信号がベ
ースに供給される第２の入力トランジスタと、 前記第１
の入力トランジスタのコレクタ電流に応じた電流を出力
する第２のカレントミラー回路と、 前記第２の入力トラ
ンジスタのコレクタ電流に応じた電流を出力する第３の
カレントミラー回路と、 ベースが前記第３のカレントミ
ラー回路の出力電流に応じた電位とされ、ベース電位に
応じた出力信号をコレクタから出力する出力トランジス
タと、 前記第１のカレントミラー回路から出力される前
記第２の電流に応じた電流を前記出力トランジスタのコ
レクタに供給する第４のカレントミラー回路と、 前記第
２のカレントミラー回路の出力電流に応じた電流を前記
出力トランジスタのベースから引き込む第５のカレント
ミラー回路と、 前記第１のカレントミラー回路から出力
される前記第３の電流がエミッタに供給され、前記第２
のカレントミラー回路と前記第５のカレントミラー回路
との接続点がベースに接続され、前記第２のカレントミ
ラー回路の出力電流に応じて前記第２のカレントミラー
回路から前記第５のカレントミラー回路に供給する電流
を制御する制御トランジスタとを有してなる。
電流源と、 前記定電流源から出力された前記定電流に応
じて第１、第２、第３の電流を出力する第１のカレント
ミラー回路と、 前記第１のカレントミラー回路から出力
される前記第１の電流がエミッタに供給され、第１の入
力信号がベースに供給される第１の入力トランジスタ
と、 前記第１のカレントミラー回路から出力される前記
第１の電流がエミッタに供給され、第２の入力信号がベ
ースに供給される第２の入力トランジスタと、 前記第１
の入力トランジスタのコレクタ電流に応じた電流を出力
する第２のカレントミラー回路と、 前記第２の入力トラ
ンジスタのコレクタ電流に応じた電流を出力する第３の
カレントミラー回路と、 ベースが前記第３のカレントミ
ラー回路の出力電流に応じた電位とされ、ベース電位に
応じた出力信号をコレクタから出力する出力トランジス
タと、 前記第１のカレントミラー回路から出力される前
記第２の電流に応じた電流を前記出力トランジスタのコ
レクタに供給する第４のカレントミラー回路と、 前記第
２のカレントミラー回路の出力電流に応じた電流を前記
出力トランジスタのベースから引き込む第５のカレント
ミラー回路と、 前記第１のカレントミラー回路から出力
される前記第３の電流がエミッタに供給され、前記第２
のカレントミラー回路と前記第５のカレントミラー回路
との接続点がベースに接続され、前記第２のカレントミ
ラー回路の出力電流に応じて前記第２のカレントミラー
回路から前記第５のカレントミラー回路に供給する電流
を制御する制御トランジスタとを有してなる。
【００１７】
【作用】本考案によれば、第４のカレントミラー回路の
出力電流と第２のカレントミラー回路から第５のカレン
トミラー回路に供給する電流とを制御トランジスタを介
して接続することにより、出力トランジスタのバイアス
電流によらず第１及び第２の入力トランジスタのコレク
タに流れる電流が平衡して所定比率となるように出力ト
ランジスタのベース電流が補償されるため、第１及び第
２の入力トランジスタの両ベース間にオフセット電圧が
発生することを防止できる。
出力電流と第２のカレントミラー回路から第５のカレン
トミラー回路に供給する電流とを制御トランジスタを介
して接続することにより、出力トランジスタのバイアス
電流によらず第１及び第２の入力トランジスタのコレク
タに流れる電流が平衡して所定比率となるように出力ト
ランジスタのベース電流が補償されるため、第１及び第
２の入力トランジスタの両ベース間にオフセット電圧が
発生することを防止できる。
【００１８】
【実施例】図１は本考案の一実施例を適用した差動増幅
器の回路図である。同図中、図３と同一構成部分には同
一符号を付した。尚、図１において、トランジスタＱ1
は第２のトランジスタ、トランジスタＱ2 は第１のトラ
ンジスタ、トランジスタＱ3 は第２の電流負荷、トラン
ジスタＱ4 は第１の電流負荷、トランジスタＱ15は定電
流源であり、トランジスタＱ10、Ｑ11により出力回路を
構成している。
器の回路図である。同図中、図３と同一構成部分には同
一符号を付した。尚、図１において、トランジスタＱ1
は第２のトランジスタ、トランジスタＱ2 は第１のトラ
ンジスタ、トランジスタＱ3 は第２の電流負荷、トラン
ジスタＱ4 は第１の電流負荷、トランジスタＱ15は定電
流源であり、トランジスタＱ10、Ｑ11により出力回路を
構成している。
【００１９】図１に示す差動増幅器５は、従来の差動増
幅器４に、トランジスタＱ13、Ｑ14、及びトランジスタ
Ｑ5 とトランジスタＱ7 との間に直列に接続されたレベ
ルシフトダイオードＤ1 を追加した構成であり、トラン
ジスタＱ13、Ｑ14により電流生成手段を構成している。
幅器４に、トランジスタＱ13、Ｑ14、及びトランジスタ
Ｑ5 とトランジスタＱ7 との間に直列に接続されたレベ
ルシフトダイオードＤ1 を追加した構成であり、トラン
ジスタＱ13、Ｑ14により電流生成手段を構成している。
【００２０】トランジスタＱ14はトランジスタＱ16と同
一の特性とされ、トランジスタＱ17とカレントミラー対
をなしている。トランジスタＱ14は、トランジスタＱ5
のコレクタとダイオードＤ1 のアノードとの接続点にベ
ースを接続されたトランジスタＱ13を電流バイアスして
いる。トランジスタＱ13は、トランジスタＱ10と同一の
特性とされている。
一の特性とされ、トランジスタＱ17とカレントミラー対
をなしている。トランジスタＱ14は、トランジスタＱ5
のコレクタとダイオードＤ1 のアノードとの接続点にベ
ースを接続されたトランジスタＱ13を電流バイアスして
いる。トランジスタＱ13は、トランジスタＱ10と同一の
特性とされている。
【００２１】上記の構成によれば、出力電流Ｉａと等し
い電流Ｉａが、トランジスタＱ16のコレクタに流れ、さ
らにトランジスタＱ14のコレクタに流れる。したがっ
て、トランジスタＱ13の電流増幅率はトランジスタＱ10
の電流増幅率βと等しいから、第３の電流であるトラン
ジスタＱ13のベース電流は同様にＩａ／βとなる。
い電流Ｉａが、トランジスタＱ16のコレクタに流れ、さ
らにトランジスタＱ14のコレクタに流れる。したがっ
て、トランジスタＱ13の電流増幅率はトランジスタＱ10
の電流増幅率βと等しいから、第３の電流であるトラン
ジスタＱ13のベース電流は同様にＩａ／βとなる。
【００２２】これにより、トランジスタＱ10のベースが
（Ｉａ／β）なる電流でバイアスされトランジスタＱ8
のコレクタ電流が（Ｉa ／β）減少した時に、トランジ
スタＱ7 のコレクタ電流が同様に（Ｉa ／β）減少して
トランジスタＱ3 のコレクタ電流はトランジスタＱ4 の
コレクタ電流と等しくなる。したがって、トランジスタ
Ｑ1,Ｑ2 のコレクタ電流Ｉ1,Ｉ2 は等しく（Ｉｂ／２）
となって平衡する。
（Ｉａ／β）なる電流でバイアスされトランジスタＱ8
のコレクタ電流が（Ｉa ／β）減少した時に、トランジ
スタＱ7 のコレクタ電流が同様に（Ｉa ／β）減少して
トランジスタＱ3 のコレクタ電流はトランジスタＱ4 の
コレクタ電流と等しくなる。したがって、トランジスタ
Ｑ1,Ｑ2 のコレクタ電流Ｉ1,Ｉ2 は等しく（Ｉｂ／２）
となって平衡する。
【００２３】すなわち、
【００２４】
【数３】
【００２５】とすることができ、出力トランジスタのバ
イアスによって入力端子１，２間にオフセット電圧が発
生することを防止できる。
イアスによって入力端子１，２間にオフセット電圧が発
生することを防止できる。
【００２６】図２は本考案の他の実施例を適用した差動
増幅器の回路図である。同図中、図１及び図３と同一構
成部分には同一符号を付し、その説明は省略する。
増幅器の回路図である。同図中、図１及び図３と同一構
成部分には同一符号を付し、その説明は省略する。
【００２７】図２に示す差動増幅器６は、従来の差動増
幅器４に、トランジスタＱ9 、トランジスタＱ13、
Ｑ14、及びトランジスタＱ6 とトランジスタＱ8 との間
に直列に接続されたレベルシフトダイオードＤ2 を追加
した構成であり、上記実施例と同様の効果が得られる。
幅器４に、トランジスタＱ9 、トランジスタＱ13、
Ｑ14、及びトランジスタＱ6 とトランジスタＱ8 との間
に直列に接続されたレベルシフトダイオードＤ2 を追加
した構成であり、上記実施例と同様の効果が得られる。
【００２８】上記の各実施例によれば、出力トランジス
タのバイアスにより入力端子間にオフセット電圧が発生
することを防止でき、入力端子間の微妙なオフセット電
圧が出力信号に影響して問題となる場合に極めて有効で
ある。
タのバイアスにより入力端子間にオフセット電圧が発生
することを防止でき、入力端子間の微妙なオフセット電
圧が出力信号に影響して問題となる場合に極めて有効で
ある。
【００２９】
【考案の効果】上述の如く、本考案によれば、第４のカ
レントミラー回路の出力電流と第２のカレントミラー回
路から第５のカレントミラー回路に供給する電流とを制
御トランジスタを介して接続することにより、出力トラ
ンジスタのバイアス電流によらず第１及び第２の入力ト
ランジスタのコレクタに流れる電流が平衡して所定比率
となるように出力トランジスタのベース電流が補償さ
れ、第１及び第２の入力トランジスタの両ベース間にオ
フセット電圧が発生することを防止できる等の特長を有
する。
レントミラー回路の出力電流と第２のカレントミラー回
路から第５のカレントミラー回路に供給する電流とを制
御トランジスタを介して接続することにより、出力トラ
ンジスタのバイアス電流によらず第１及び第２の入力ト
ランジスタのコレクタに流れる電流が平衡して所定比率
となるように出力トランジスタのベース電流が補償さ
れ、第１及び第２の入力トランジスタの両ベース間にオ
フセット電圧が発生することを防止できる等の特長を有
する。
【図面の簡単な説明】
【図１】本考案の一実施例を適用した差動増幅器の回路
図である。
図である。
【図２】本考案の他の実施例を適用した差動増幅器の回
路図である。
路図である。
【図３】従来の差動増幅器の一例の回路図である。
１，２ 入力端子 ３ 出力端子 ４，５，６ 差動増幅器 Ｑ1 トランジスタ（第２のトランジスタ） Ｑ2 トランジスタ（第１のトランジスタ） Ｑ3 トランジスタ（第２の電流負荷） Ｑ4 トランジスタ（第１の電流負荷） Ｑ10、Ｑ11 トランジスタ（出力回路） Ｑ13、Ｑ14 トランジスタ（電流生成手段） Ｑ15 トランジスタ（定電流源）
Claims (1)
- 【請求項１】 定電流を出力する定電流源（Ｊ）と、 前記定電流源から出力された前記定電流に応じて第１、
第２、第３の電流を出力する第１のカレントミラー回路
（Ｑ14〜Ｑ17）と、 前記第１のカレントミラー回路（Ｑ14〜Ｑ17）から出力
される前記第１の電流がエミッタに供給され、第１の入
力信号がベースに供給される第１の入力トランジスタ
（Ｑ1 ）と、 前記第１のカレントミラー回路（Ｑ14〜Ｑ17）から出力
される前記第１の電流がエミッタに供給され、第２の入
力信号がベースに供給される第２の入力トランジスタ
（Ｑ2 ）と、 前記第１の入力トランジスタ（Ｑ1 ）のコレクタ電流に
応じた電流を出力する第２のカレントミラー回路（Ｑ3
、Ｑ5 ）と、 前記第２の入力トランジスタ（Ｑ2 ）のコレクタ電流に
応じた電流を出力する第３のカレントミラー回路（Ｑ4
、Ｑ6 ）と、 前記第３のカレントミラー回路（Ｑ4 、Ｑ6 ）の出力電
流に応じた電流がベースに供給され、コレクタから出力
信号を出力する出力トランジスタ（Ｑ10）と、 前記第１のカレントミラー回路（Ｑ14〜Ｑ17）から出力
される前記第２の電流に応じた電流を前記出力トランジ
スタ（Ｑ10）のコレクタに供給する第４のカレントミラ
ー回路（Ｑ11、Ｑ12）と、 前記第２のカレントミラー回路（Ｑ3 、Ｑ5 ）の出力電
流に応じた電流を前記出力トランジスタ（Ｑ10）のベー
スに供給する第５のカレントミラー回路（Ｑ7、Ｑ8 ）
と、 前記第１のカレントミラー回路（Ｑ14〜Ｑ17）から出力
される前記第３の電流がエミッタに供給され、前記第２
のカレントミラー回路（Ｑ3 、Ｑ5 ）と前記第５のカレ
ントミラー回路（Ｑ7 、Ｑ8 ）との接続点がベースに接
続され、前記第２のカレントミラー回路（Ｑ3 、Ｑ5 ）
の出力電流に応じて前記第２のカレントミラー回路（Ｑ
3 、Ｑ5 ）から前記第５のカレントミラー回路（Ｑ7 、
Ｑ8 ）に供給する電流を制御する制御トランジスタ（Ｑ
13）とを有することを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992027634U JP2580941Y2 (ja) | 1992-04-27 | 1992-04-27 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992027634U JP2580941Y2 (ja) | 1992-04-27 | 1992-04-27 | 差動増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0588017U JPH0588017U (ja) | 1993-11-26 |
| JP2580941Y2 true JP2580941Y2 (ja) | 1998-09-17 |
Family
ID=12226383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1992027634U Expired - Lifetime JP2580941Y2 (ja) | 1992-04-27 | 1992-04-27 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2580941Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6464406A (en) * | 1987-09-03 | 1989-03-10 | Mitsubishi Electric Corp | Operational amplifier |
-
1992
- 1992-04-27 JP JP1992027634U patent/JP2580941Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0588017U (ja) | 1993-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4437023A (en) | Current mirror source circuitry | |
| JPH0322723B2 (ja) | ||
| JP3162732B2 (ja) | 増幅回路 | |
| JP2580941Y2 (ja) | 差動増幅器 | |
| US6078220A (en) | Complementary class AB current amplifier | |
| JPS6154286B2 (ja) | ||
| JPS6252488B2 (ja) | ||
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JP3107590B2 (ja) | 電流極性変換回路 | |
| JP2568690B2 (ja) | 定電流回路 | |
| JP2566941B2 (ja) | 集積回路の直流オフセツト電圧補償回路 | |
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| US4345216A (en) | Compensation of base-current-related error in current mirror amplifier circuitry | |
| JP3103104B2 (ja) | バッファ回路 | |
| JPH06326526A (ja) | トランジスタの制御電流補償用回路装置 | |
| JP3534275B2 (ja) | 電流源及び集積回路 | |
| JP3325813B2 (ja) | 直流増幅回路のオフセット電圧補正回路 | |
| JPH07112137B2 (ja) | ベース電流補償回路 | |
| JPH0618011B2 (ja) | 直流基準電圧発生回路 | |
| JP2567869B2 (ja) | 電圧／電流変換回路 | |
| JP2665833B2 (ja) | リミッタ回路 | |
| JPS6324653Y2 (ja) | ||
| JPH07336161A (ja) | 差動増幅器 | |
| JPS6234283B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |