JPH0588017U - 差動増幅器 - Google Patents

Abstract

(57)【要約】 【目的】 バイアス補償回路を有する差動増幅器に関
し、入力にオフセット電圧が発生しない差動増幅器を提
供する。 【構成】 トランジスタＱ₁,Ｑ₂ はエミッタを共通接続
され定電流駆動される。トランジスタＱ₂ のコレクタに
は電流負荷トランジスタＱ₄ が接続される。トランジス
タＱ₁ のコレクタに接続された電流負荷トランジスタＱ
₃ にはトランジスタＱ₄ に流れる電流Ｉ₂ と所定比率の
電流Ｉ₁ が流れるよう構成される。トランジスタＱ₁,Ｑ
₂ のベース間に付与される入力電圧に応じた出力信号を
出力する出力回路（トランジスタＱ₁₀, Ｑ₁₁）は電流Ｉ
₂ に応じたバイアス電流によりバイアスされ、これによ
り電流Ｉ₂ が増減する。電流生成手段（トランジスタＱ
₁₃,Ｑ₁₄）はトランジスタＱ₁₀のバイアス電流に応じた
第３の電流Ｉa/βを生成して電流Ｉ₂ の増減に応じ電流
Ｉ₁ を増減させ、電流Ｉ₂ と電流Ｉ₁ とを前記所定比率
とする。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は差動増幅器に係り、特にバイアス補償回路を有する差動増幅器に関す る。

【０００２】

【従来の技術】

図３は従来の差動増幅器の一例の回路図である。

【０００３】 差動増幅器４は、電流源Ｊにより定電流駆動されるトランジスタＱ₁₇とカレン トミラー対をなすトランジスタＱ₁₅により電流バイアスされエミッタを共通接続 された差動対トランジスタＱ₁,Ｑ₂ の各ベース間に入力端子１，２より入力され る信号電圧に応じた出力電圧が出力端子３に出力される周知の構成である。

【０００４】 トランジスタＱ₁,Ｑ₂ の各コレクタには、夫々トランジスタＱ₅,Ｑ₆ とカレン トミラー対をなすトランジスタＱ₃,Ｑ₄ からなる定電流負荷が接続されており、 トランジスタＱ₅,Ｑ₆ は、カレントミラー対をなすトランジスタＱ₇,Ｑ₈ に夫々 接続されている。

【０００５】 上記の差動対トランジスタＱ₁,Ｑ₂ 、トランジスタＱ₃,Ｑ₄ 、トランジスタＱ ₅ ,Ｑ₆ 、及びカレントミラー対トランジスタＱ₇,Ｑ₈ は、夫々同一の特性とされ 、トランジスタＱ₁,Ｑ₂ のコレクタ電流、及びトランジスタＱ₅,Ｑ₆ のコレクタ 電流が平衡するよう構成されている。

【０００６】 ところで、トランジスタＱ₆ のコレクタに接続されたトランジスタＱ₁₀は出力 トランジスタであり、そのコレクタには出力負荷であるトランジスタＱ₁₁が接続 され、出力端子３に出力電圧が出力される。夫々同一特性からなるトランジスタ Ｑ₁₁とトランジスタＱ₁₂とはカレントミラー対をなしている。トランジスタＱ₁₂ は、トランジスタＱ₁₇とカレントミラー対をなすトランジスタＱ₁₆により電流バ イアスされている。

【０００７】 このとき、図示のとおり、出力電流をＩａ、トランジスタＱ₁₅による差動対ト ランジスタのバイアス電流をＩｂ、トランジスタＱ₁₀の電流増幅率をβ、Ｉａ＞ ＞Ｉｂとすると、トランジスタＱ₁ のコレクタ電流Ｉ₁ 、及びトランジスタＱ₂ のコレクタ電流Ｉ₂ は

【０００８】

【数１】

【０００９】 で表され、Ｉa ＝０の時はＩ₁ ＝Ｉ₂ なので、前述のとおりトランジスタＱ₅,Ｑ ₆ は平衡する。したがって、トランジスタＱ₁,Ｑ₂ のベース電圧も平衡し、入力 端子１，２間にはオフセット電圧は生じない。

【００１０】

【考案が解決しようとする課題】

しかしながら、出力負荷に電流Ｉa が流れてトランジスタＱ₁₀のベースが （ Ｉa ／β）なるバイアス電流でバイアスされると、トランジスタＱ₈ のコレクタ 電流が（Ｉa ／β）減少してトランジスタＱ₂ のコレクタ電流が（Ｉa ／２β） だけ減少する結果、トランジスタＱ₁,Ｑ₂ のコレクタ電流は不平衡となり、入力 端子１，２間に次に示すオフセット電圧Ｖoff が生ずる問題がある。

【００１１】 すなわち、電子の電荷量をｑ、ボルツマン定数をｋ、絶対温度をＴとすると、 Ｖoff は

【００１２】

【数２】

【００１３】 で表される。

【００１４】 上記の点に鑑み本考案では、入力にオフセット電圧が発生しないようバイアス 補償回路により補償する差動増幅器を提供することを目的とする。

【００１５】

【課題を解決するための手段】

上記の問題は以下のとおり構成することにより解決される。

【００１６】 すなわち、エミッタが定電流源に共通接続された第１及び第２のトランジスタ と、第１のトランジスタのコレクタに接続された第１の電流負荷と、第１及び第 ２のトランジスタの各ベース間に入力電圧が付与されない時は第１の電流負荷に 流れる第１の電流と所定比率の第２の電流が流れるよう構成され第２のトランジ スタのコレクタに接続された第２の電流負荷と、第１の電流に応じたバイアス電 流により電流バイアスされて第１及び第２のトランジスタの各ベース間に付与さ れる入力電圧に応じた出力信号を出力しバイアス電流により第１及び第２の電流 が前記所定比率とならずに第１及び第２のトランジスタの各ベース間にオフセッ ト電圧を発生するよう構成された出力回路とを具備した差動増幅器において、 出力回路に接続されてバイアス電流に応じた第３の電流を生成する電流生成手 段を具備し、バイアス電流が流れた時に第３の電流により第２の電流を増減させ て第２の電流を第１の電流と前記所定比率とするように構成した。

【００１７】

【作用】

上記構成の本考案によれば、バイアス電流により第１の電流が増減した時にバ イアス電流に応じた第３の電流により第２の電流が増減して第１の電流と第２の 電流とが前記所定比率となり第１及び第２のトランジスタのベース間にオフセッ ト電圧が発生しないよう作用する。

【００１８】

【実施例】

図１は本考案の一実施例を適用した差動増幅器の回路図である。同図中、図３ と同一構成部分には同一符号を付した。尚、図１において、トランジスタＱ₁ は 第２のトランジスタ、トランジスタＱ₂ は第１のトランジスタ、トランジスタＱ ₃ は第２の電流負荷、トランジスタＱ₄ は第１の電流負荷、トランジスタＱ₁₅は 定電流源であり、トランジスタＱ₁₀、Ｑ₁₁により出力回路を構成している。

【００１９】 図１に示す差動増幅器５は、従来の差動増幅器４に、トランジスタＱ₁₃、Ｑ₁₄ 、及びトランジスタＱ₅ とトランジスタＱ₇ との間に直列に接続されたレベルシ フトダイオードＤ₁ を追加した構成であり、トランジスタＱ₁₃、Ｑ₁₄により電流 生成手段を構成している。

【００２０】 トランジスタＱ₁₄はトランジスタＱ₁₆と同一の特性とされ、トランジスタＱ₁₇ とカレントミラー対をなしている。トランジスタＱ₁₄は、トランジスタＱ₅ のコ レクタとダイオードＤ₁ のアノードとの接続点にベースを接続されたトランジス タＱ₁₃を電流バイアスしている。トランジスタＱ₁₃は、トランジスタＱ₁₀と同一 の特性とされている。

【００２１】 上記の構成によれば、出力電流Ｉａと等しい電流Ｉａが、トランジスタＱ₁₆の コレクタに流れ、さらにトランジスタＱ₁₄のコレクタに流れる。したがって、ト ランジスタＱ₁₃の電流増幅率はトランジスタＱ₁₀の電流増幅率βと等しいから、 第３の電流であるトランジスタＱ₁₃のベース電流は同様にＩａ／βとなる。

【００２２】 これにより、トランジスタＱ₁₀のベースが（Ｉａ／β）なる電流でバイアスさ れトランジスタＱ₈ のコレクタ電流が（Ｉa ／β）減少した時に、トランジスタ Ｑ₇ のコレクタ電流が同様に（Ｉa ／β）減少してトランジスタＱ₃ のコレクタ 電流はトランジスタＱ₄ のコレクタ電流と等しくなる。したがって、トランジス タＱ₁,Ｑ₂ のコレクタ電流Ｉ₁,Ｉ₂ は等しく（Ｉｂ／２）となって平衡する。

【００２３】 すなわち、

【００２４】

【数３】

【００２５】 とすることができ、出力トランジスタのバイアスによって入力端子１，２間にオ フセット電圧が発生することを防止できる。

【００２６】 図２は本考案の他の実施例を適用した差動増幅器の回路図である。同図中、図 １及び図３と同一構成部分には同一符号を付し、その説明は省略する。

【００２７】 図２に示す差動増幅器６は、従来の差動増幅器４に、トランジスタＱ₉ 、トラ ンジスタＱ₁₃、Ｑ₁₄、及びトランジスタＱ₆ とトランジスタＱ₈ との間に直列に 接続されたレベルシフトダイオードＤ₂ を追加した構成であり、上記実施例と同 様の効果が得られる。

【００２８】 上記の各実施例によれば、出力トランジスタのバイアスにより入力端子間にオ フセット電圧が発生することを防止でき、入力端子間の微妙なオフセット電圧が 出力信号に影響して問題となる場合に極めて有効である。

【００２９】

【考案の効果】

上述の如く本考案によれば、出力回路のバイアス電流によらず第１及び第２の トランジスタのコレクタに流れる第１及び第２の電流が平衡して所定比率となる よう第３の電流により第２の電流を増減させて補償し、両ベース間にオフセット 電圧が発生することを防止できる特長がある。

【図面の簡単な説明】

【図１】本考案の一実施例を適用した差動増幅器の回路
図である。

【図２】本考案の他の実施例を適用した差動増幅器の回
路図である。

【図３】従来の差動増幅器の一例の回路図である。

【符号の説明】

１，２ 入力端子 ３ 出力端子 ４，５，６ 差動増幅器 Ｑ₁ トランジスタ（第２のトランジスタ） Ｑ₂ トランジスタ（第１のトランジスタ） Ｑ₃ トランジスタ（第２の電流負荷） Ｑ₄ トランジスタ（第１の電流負荷） Ｑ₁₀、Ｑ₁₁ トランジスタ（出力回路） Ｑ₁₃、Ｑ₁₄ トランジスタ（電流生成手段） Ｑ₁₅ トランジスタ（定電流源）

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 エミッタが定電流源に共通接続された第
   １及び第２のトランジスタと、 該第１のトランジスタのコレクタに接続された第１の電
   流負荷と、 該第１及び第２のトランジスタの各ベース間に入力電圧
   が付与されない時は該第１の電流負荷に流れる第１の電
   流と所定比率の第２の電流が流れるよう構成され、該第
   ２のトランジスタのコレクタに接続された第２の電流負
   荷と、 該第１の電流に応じたバイアス電流により電流バイアス
   されて該第１及び第２のトランジスタの各ベース間に付
   与される入力電圧に応じた出力信号を出力し、該バイア
   ス電流により該第１及び第２の電流が前記所定比率とな
   らずに該第１及び第２のトランジスタの各ベース間にオ
   フセット電圧を発生するよう構成された出力回路とを具
   備した差動増幅器において、 該出力回路に接続されて該バイアス電流に応じた第３の
   電流を生成する電流生成手段を具備し、 該バイアス電流が流れた時に該第３の電流により該第２
   の電流を増減させて該第２の電流を該第１の電流と前記
   所定比率とするように構成されてなる差動増幅器。