JPH0448011Y2 - - Google Patents
Info
- Publication number
- JPH0448011Y2 JPH0448011Y2 JP5791686U JP5791686U JPH0448011Y2 JP H0448011 Y2 JPH0448011 Y2 JP H0448011Y2 JP 5791686 U JP5791686 U JP 5791686U JP 5791686 U JP5791686 U JP 5791686U JP H0448011 Y2 JPH0448011 Y2 JP H0448011Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- output
- transistors
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 230000003503 early effect Effects 0.000 description 11
- 230000002411 adverse Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は、入力電圧に応じた出力電流を発生す
ることの出来る電圧−電流変換回路に関するもの
で、特に変換の直線性が良く、温度変化や電源電
圧の変動に対して安定な電圧−電流変換回路に関
する。 (ロ) 従来の技術 実開昭60−184313号公報には、第２図に示す如
き電圧−電流変換回路が記載されている。第２図
において、第１トランジスタ１のベースには基準
電圧が印加され、ダイオード接続型の第２トラン
ジスタ２のベースには抵抗３を介して入力電圧が
印加される。いま、第２図の回路を単一のIC（集
積回路）内に集積化し、第１及び第２トランジス
タ１及び２の特性、前記第１及び第２トランジス
タ１及び２のエミツタ電流を流す為の第３及び第
４トランジスタ４及び５の特性、定電流源を構成
する第５及び第６トランジスタ６及び７の特性、
前記第１及び第２トランジスタ１及び２のコレク
タ間に接続され、電流反転回路を構成する第７及
び第８トランジスタ８及び９の特性を等しく揃え
たとすれば、第１トランジスタ１のベースに印加
される基準電圧Vrと等しい電圧が第２トランジ
スタ２のベースに発生する。また、入力端子１０
に入力信号が印加されていない状態で、第１及び
第２トランジスタ１及び２に流れる電流と第５及
び第６トランジスタ６及び７に流れる電流とを等
しくIOとすれば、第２トランジスタ２のエミツタ
から第４トランジスタ５を介して点Ａに供給され
る電流と、第６トランジスタ７のコレクタにより
前記点Ａから吸引される電流とが等しくなり、出
力トランジスタ１１のベースに電流が供給され
ず、出力端子１２に出力電流が発生しない。その
状態で、入力端子１０に入力電圧Vinを印加する
と、抵抗３を流れる電流は（Vin−Vr）／Ｒ（た
だし、Ｒは抵抗３の抵抗値）となり、前記電流が
出力トランジスタ１１のエミツタから電流反転回
路１３に流入し、出力端子１２に入力電圧Vinに
応じた出力電流を発生させることが出来る。従つ
て、第２図の回路を用いれば、入力電圧に直線的
に対応する出力電流を得ることが出来る。また、
第２図の回路においては、第１及び第２トランジ
スタ１及び２のコレクタ間に挿入される電流反転
回路を、第７及び第８トランジスタ８及び９と第
９トランジスタ１４とによつて構成している。そ
の為、前記第７トランジスタ８のコレクタ電圧が
前記第９トランジスタ１４により固定され、電源
電圧＋VCCの変動があつても前記第７トランジス
タ８にアーリー効果が生じない。従つて、第２図
の回路を用いれば、電源電圧の変動に応じて発生
するアーリー効果に起因する回路のアンバランス
が生じない。 (ハ) 考案が解決しようとする問題点 ところで、第２図の回路の場合、第１トランジ
スタ１のベースに基準電圧として固定電圧を与え
れば、上述の如く良好な特性を呈するが、前記基
準電圧として電源電圧に追従する様な電圧を印加
すると、第２トランジスタ２のエミツタ電流路を
形成する第４トランジスタ５や第１トランジスタ
１の電流源となる第５トランジスタ６にアーリー
効果が生じ、第１及び第２トランジスタ１及び２
に流れる電流がアンバランスになる。その為、例
えば電源電圧が上昇し、それに応じて基準電圧が
上昇すると、入力信号が印加されなくとも第４ト
ランジスタ５のコレクタ電流が、第６トランジス
タ７のコレクタ定電流よりも大になり、出力トラ
ンジスタ１１にベース電流が流れ、出力電流が発
生するという問題が生じる。また、入力信号が印
加されている場合には、前記アーリー効果により
電圧−電流変換の直線性が悪化する。 (ニ) 問題点を解決するための手段 本考案は、上述の点に鑑み成されたもので、ベ
ースに基準電圧が印加される第１トランジスタ
と、第１トランジスタに差動接続された第２トラ
ンジスタと、前記第１及び第２トランジスタのエ
ミツタ間に挿入されたダイオード接続型の第３ト
ランジスタと、入力端が第１トランジスタのコレ
クタに、第１出力端が第２トランジスタのコレク
タにそれぞれ接続された第１電流反転回路と、第
２トランジスタのエミツタに接続された定電流源
と、エミツタが第１電流反転回路の第２出力端
に、ベースが第２トランジスタのベースに接続さ
れた第４トランジスタと、エミツタが第１電流反
転回路の第３出力端に、ベースが第２トランジス
タのベースに接続された第５トランジスタと、入
力端が第４トランジスタに、出力端まが第５トラ
ンジスタに接続された第２電流反転回路とを備
え、第５トランジスタのエミツタに抵抗を介して
印加される入力電圧に応じた出力電流を第５トラ
ンジスタのコレクタに得る様にしたことを特徴と
する。 (ホ) 作用 本考案に依れば、入力電圧Vinを印加したと
き、（Vin−Vr）／Ｒ（ただし、Vrは基準電圧、
Ｒは抵抗値）の出力電流を得ることが出来る。ま
た電源電圧や基準電圧が変動し、アーリー効果が
生じても各トランジスタがバランス型に配置され
ている為に、前記アーリー効果に起因して流れる
電流が常にバランス状態を保ち、出力電流に悪影
響を及ぼさない。 (ヘ) 実施例 第１図は、本考案の一実施例を示す回路で、１
５はベースにVCC／２の基準電圧が印加される第
１トランジスタ、１６は該第１トランジスタ１５
と差動接続されるダイオード接続型の第２トラン
ジスタ、１７は前記第１及び第２トランジスタ１
５及び１６のエミツタ間に挿入されたダイオード
接続型の第３トランジスタ、１８はダイオード接
続型のトランジスタ１９と該トランジスタ１９に
ミラー関係に接続されたトランジスタ２０，２１
及び２２とから成る第１電流反転回路、２３及び
２４はベースが前記第２トランジスタ１６のベー
スに共通接続された第４及び第５トランジスタ、
２５はダイオード接続型のトランジスタ２６と該
トランジスタ２６にミラー関係に接続されたトラ
ンジスタ２７とから成る第２電流反転回路、２８
は入力電圧Vinが印加される入力端子、及び２９
は出力電流が得られる出力端子である。 入力端子２８に入力電圧を印加せず、第１トラ
ンジスタ１５のベースにVCC／２の基準電圧を印
加し、定電流源３０に流れる電流をIOとすれば、
第１乃至第３トランジスタ１５乃至１７には等し
くIO／２の電流が流れる。また、第１電流反転回
路１８のミラー比を１：１とすれば、該第１電流
反転回路１８の第１乃至対３出力電流もそれぞれ
IO／２となる。そして、前記第１電流反転回路１
８の第２出力電流IO／２は、第４トランジスタ２
３を通つた後第２電流反転回路２５で反転され、
第５トランジスタ２４を通つた前記第１電流反転
回路１８の第３出力電流IO／２と加算される為、
出力端子２９には出力電流が発生しない。その
時、第１乃至第５トランジスタ１５乃至２４のコ
レクタ電流が等しくIO／２となり、それらのベー
ス・エミツタ間電圧が等しい値になるので、第５
トランジスタ２４のエミツタ（点Ｂ）の電圧は、
基準電圧と等しくVCC／２となる。 その状態で、入力端子２８に入力電圧Vinが印
加されたとすれば、抵抗３１に流れる電流は、
（Vin−VCC／２）Ｒ（ただし、Ｒは抵抗３１の抵
抗値）となり、該電流が第５トランジスタ２４を
通つて出力端子２９に発生する。従つて、前記出
力端子２９には、入力電圧に直線性良く対応した
出力電流を得ることができる。また、電源電圧
VCCが変動し、第１電流反転回路１８を構成する
トランジスタ２１及び２２にアーリー効果が生
じ、そのコレクタ電流が増加したとしても、その
増加量は互いに等しいものである為、出力端子２
９に得られる出力電流に悪影響を及ぼさない。 更に、基準電圧が変化したとしても、トランジ
スタ１５とトランジスタ１６とが差動接続構成と
成されており、前記基準電圧の変化に応じて、両
トランジスタのベース電圧が等しく変化するの
で、前記両トランジスタのコレクタ電流は変化し
ない。また更に、電源電圧の変動によりトランジ
スタ１９及び２０にアーリー効果が起こり、例え
ば前記トランジスタ２０のコレクタ電流が増加し
たとしても、トランジスタ１６のエミツタ電流の
増加、トランジスタ１５のコレクタ電流の減少、
トランジスタ１９のコレクタ電流の減少、トラン
ジスタ２０のコレクタ電流の減少、という負帰還
動作により、アーリー効果の悪影響が防止され
る。従つて、本考案に係る電圧−電流変換回路
は、電源電圧や基準電圧の変化があつても、アー
リー効果による悪影響を受けない。 尚、第１図の実施例においても、第２図と同
様、出力端子２９に出力トランジスタのベースを
接続して出力電流を取り出す様にすることが出来
る。 (ト) 考案の効果 以上述べた如く、本考案に依れば、入力電圧に
直線的に対応する出力電流を得ることが出来る電
圧−電流変換回路を提供出来る。また、本考案に
依れば、電源電圧の変化に応じて発生するアーリ
ー効果の影響を受けない電圧−電流変換回路を提
供出来る。
ることの出来る電圧−電流変換回路に関するもの
で、特に変換の直線性が良く、温度変化や電源電
圧の変動に対して安定な電圧−電流変換回路に関
する。 (ロ) 従来の技術 実開昭60−184313号公報には、第２図に示す如
き電圧−電流変換回路が記載されている。第２図
において、第１トランジスタ１のベースには基準
電圧が印加され、ダイオード接続型の第２トラン
ジスタ２のベースには抵抗３を介して入力電圧が
印加される。いま、第２図の回路を単一のIC（集
積回路）内に集積化し、第１及び第２トランジス
タ１及び２の特性、前記第１及び第２トランジス
タ１及び２のエミツタ電流を流す為の第３及び第
４トランジスタ４及び５の特性、定電流源を構成
する第５及び第６トランジスタ６及び７の特性、
前記第１及び第２トランジスタ１及び２のコレク
タ間に接続され、電流反転回路を構成する第７及
び第８トランジスタ８及び９の特性を等しく揃え
たとすれば、第１トランジスタ１のベースに印加
される基準電圧Vrと等しい電圧が第２トランジ
スタ２のベースに発生する。また、入力端子１０
に入力信号が印加されていない状態で、第１及び
第２トランジスタ１及び２に流れる電流と第５及
び第６トランジスタ６及び７に流れる電流とを等
しくIOとすれば、第２トランジスタ２のエミツタ
から第４トランジスタ５を介して点Ａに供給され
る電流と、第６トランジスタ７のコレクタにより
前記点Ａから吸引される電流とが等しくなり、出
力トランジスタ１１のベースに電流が供給され
ず、出力端子１２に出力電流が発生しない。その
状態で、入力端子１０に入力電圧Vinを印加する
と、抵抗３を流れる電流は（Vin−Vr）／Ｒ（た
だし、Ｒは抵抗３の抵抗値）となり、前記電流が
出力トランジスタ１１のエミツタから電流反転回
路１３に流入し、出力端子１２に入力電圧Vinに
応じた出力電流を発生させることが出来る。従つ
て、第２図の回路を用いれば、入力電圧に直線的
に対応する出力電流を得ることが出来る。また、
第２図の回路においては、第１及び第２トランジ
スタ１及び２のコレクタ間に挿入される電流反転
回路を、第７及び第８トランジスタ８及び９と第
９トランジスタ１４とによつて構成している。そ
の為、前記第７トランジスタ８のコレクタ電圧が
前記第９トランジスタ１４により固定され、電源
電圧＋VCCの変動があつても前記第７トランジス
タ８にアーリー効果が生じない。従つて、第２図
の回路を用いれば、電源電圧の変動に応じて発生
するアーリー効果に起因する回路のアンバランス
が生じない。 (ハ) 考案が解決しようとする問題点 ところで、第２図の回路の場合、第１トランジ
スタ１のベースに基準電圧として固定電圧を与え
れば、上述の如く良好な特性を呈するが、前記基
準電圧として電源電圧に追従する様な電圧を印加
すると、第２トランジスタ２のエミツタ電流路を
形成する第４トランジスタ５や第１トランジスタ
１の電流源となる第５トランジスタ６にアーリー
効果が生じ、第１及び第２トランジスタ１及び２
に流れる電流がアンバランスになる。その為、例
えば電源電圧が上昇し、それに応じて基準電圧が
上昇すると、入力信号が印加されなくとも第４ト
ランジスタ５のコレクタ電流が、第６トランジス
タ７のコレクタ定電流よりも大になり、出力トラ
ンジスタ１１にベース電流が流れ、出力電流が発
生するという問題が生じる。また、入力信号が印
加されている場合には、前記アーリー効果により
電圧−電流変換の直線性が悪化する。 (ニ) 問題点を解決するための手段 本考案は、上述の点に鑑み成されたもので、ベ
ースに基準電圧が印加される第１トランジスタ
と、第１トランジスタに差動接続された第２トラ
ンジスタと、前記第１及び第２トランジスタのエ
ミツタ間に挿入されたダイオード接続型の第３ト
ランジスタと、入力端が第１トランジスタのコレ
クタに、第１出力端が第２トランジスタのコレク
タにそれぞれ接続された第１電流反転回路と、第
２トランジスタのエミツタに接続された定電流源
と、エミツタが第１電流反転回路の第２出力端
に、ベースが第２トランジスタのベースに接続さ
れた第４トランジスタと、エミツタが第１電流反
転回路の第３出力端に、ベースが第２トランジス
タのベースに接続された第５トランジスタと、入
力端が第４トランジスタに、出力端まが第５トラ
ンジスタに接続された第２電流反転回路とを備
え、第５トランジスタのエミツタに抵抗を介して
印加される入力電圧に応じた出力電流を第５トラ
ンジスタのコレクタに得る様にしたことを特徴と
する。 (ホ) 作用 本考案に依れば、入力電圧Vinを印加したと
き、（Vin−Vr）／Ｒ（ただし、Vrは基準電圧、
Ｒは抵抗値）の出力電流を得ることが出来る。ま
た電源電圧や基準電圧が変動し、アーリー効果が
生じても各トランジスタがバランス型に配置され
ている為に、前記アーリー効果に起因して流れる
電流が常にバランス状態を保ち、出力電流に悪影
響を及ぼさない。 (ヘ) 実施例 第１図は、本考案の一実施例を示す回路で、１
５はベースにVCC／２の基準電圧が印加される第
１トランジスタ、１６は該第１トランジスタ１５
と差動接続されるダイオード接続型の第２トラン
ジスタ、１７は前記第１及び第２トランジスタ１
５及び１６のエミツタ間に挿入されたダイオード
接続型の第３トランジスタ、１８はダイオード接
続型のトランジスタ１９と該トランジスタ１９に
ミラー関係に接続されたトランジスタ２０，２１
及び２２とから成る第１電流反転回路、２３及び
２４はベースが前記第２トランジスタ１６のベー
スに共通接続された第４及び第５トランジスタ、
２５はダイオード接続型のトランジスタ２６と該
トランジスタ２６にミラー関係に接続されたトラ
ンジスタ２７とから成る第２電流反転回路、２８
は入力電圧Vinが印加される入力端子、及び２９
は出力電流が得られる出力端子である。 入力端子２８に入力電圧を印加せず、第１トラ
ンジスタ１５のベースにVCC／２の基準電圧を印
加し、定電流源３０に流れる電流をIOとすれば、
第１乃至第３トランジスタ１５乃至１７には等し
くIO／２の電流が流れる。また、第１電流反転回
路１８のミラー比を１：１とすれば、該第１電流
反転回路１８の第１乃至対３出力電流もそれぞれ
IO／２となる。そして、前記第１電流反転回路１
８の第２出力電流IO／２は、第４トランジスタ２
３を通つた後第２電流反転回路２５で反転され、
第５トランジスタ２４を通つた前記第１電流反転
回路１８の第３出力電流IO／２と加算される為、
出力端子２９には出力電流が発生しない。その
時、第１乃至第５トランジスタ１５乃至２４のコ
レクタ電流が等しくIO／２となり、それらのベー
ス・エミツタ間電圧が等しい値になるので、第５
トランジスタ２４のエミツタ（点Ｂ）の電圧は、
基準電圧と等しくVCC／２となる。 その状態で、入力端子２８に入力電圧Vinが印
加されたとすれば、抵抗３１に流れる電流は、
（Vin−VCC／２）Ｒ（ただし、Ｒは抵抗３１の抵
抗値）となり、該電流が第５トランジスタ２４を
通つて出力端子２９に発生する。従つて、前記出
力端子２９には、入力電圧に直線性良く対応した
出力電流を得ることができる。また、電源電圧
VCCが変動し、第１電流反転回路１８を構成する
トランジスタ２１及び２２にアーリー効果が生
じ、そのコレクタ電流が増加したとしても、その
増加量は互いに等しいものである為、出力端子２
９に得られる出力電流に悪影響を及ぼさない。 更に、基準電圧が変化したとしても、トランジ
スタ１５とトランジスタ１６とが差動接続構成と
成されており、前記基準電圧の変化に応じて、両
トランジスタのベース電圧が等しく変化するの
で、前記両トランジスタのコレクタ電流は変化し
ない。また更に、電源電圧の変動によりトランジ
スタ１９及び２０にアーリー効果が起こり、例え
ば前記トランジスタ２０のコレクタ電流が増加し
たとしても、トランジスタ１６のエミツタ電流の
増加、トランジスタ１５のコレクタ電流の減少、
トランジスタ１９のコレクタ電流の減少、トラン
ジスタ２０のコレクタ電流の減少、という負帰還
動作により、アーリー効果の悪影響が防止され
る。従つて、本考案に係る電圧−電流変換回路
は、電源電圧や基準電圧の変化があつても、アー
リー効果による悪影響を受けない。 尚、第１図の実施例においても、第２図と同
様、出力端子２９に出力トランジスタのベースを
接続して出力電流を取り出す様にすることが出来
る。 (ト) 考案の効果 以上述べた如く、本考案に依れば、入力電圧に
直線的に対応する出力電流を得ることが出来る電
圧−電流変換回路を提供出来る。また、本考案に
依れば、電源電圧の変化に応じて発生するアーリ
ー効果の影響を受けない電圧−電流変換回路を提
供出来る。
第１図は、本考案の一実施例を示す回路図、及
び第２図は従来の電圧−電流変換回路を示す回路
図である。 １５……第１トランジスタ、１６……第２トラ
ンジスタ、１８……第１電流反転回路、２３……
第４トランジスタ、２４……第５トランジスタ、
２５……第２電流反転回路。
び第２図は従来の電圧−電流変換回路を示す回路
図である。 １５……第１トランジスタ、１６……第２トラ
ンジスタ、１８……第１電流反転回路、２３……
第４トランジスタ、２４……第５トランジスタ、
２５……第２電流反転回路。
Claims (1)
- 入力電圧に対応した出力電流を発生する電圧−
電流変換回路であつて、ベースに基準電圧が印加
される第１トランジスタと、該第１トランジスタ
に差動接続されたダイオード接続型の第２トラン
ジスタと、前記第１及び第２トランジスタのエミ
ツタ間に挿入されたダイオード接続型の第３トラ
ンジスタと、ダイオード接続型の入力トランジス
タ、ベース及びエミツタが前記入力トランジスタ
と共通接続された第１乃至第３出力トランジスタ
とを含み、前記入力トランジスタのコレクタが前
記第２トランジスタのコレクタに接続される入力
端とされ、前記第１乃至第３出力トランジスタの
コレクタが第１乃至第３出力端とされた第１電流
反転回路と、前記第２トランジスタのエミツタに
接続された電流源と、前記第１出力端を前記第２
トランジスタのコレクタに接続する手段と、エミ
ツタが前記第１電流反転回路の第２出力端に、ベ
ースが前記第２トランジスタのベースにそれぞれ
接続された第４トランジスタと、エミツタが前記
第１電流反転回路の第３出力端に、ベースが前記
第２トランジスタのベースにそれぞれ接続された
第５トランジスタと、前記第４トランジスタの出
力電流を反転する為、入力端が前記第４トランジ
スタに、出力端が前記第５トランジスタにそれぞ
れ接続された第２電流反転回路とから成り、前記
第５トランジスタのエミツタに抵抗を介して印加
される入力電圧に応じた出力電流を前記第５トラ
ンジスタのコレクタに得る様にしたことを特徴と
する電圧−電流変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5791686U JPH0448011Y2 (ja) | 1986-04-17 | 1986-04-17 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5791686U JPH0448011Y2 (ja) | 1986-04-17 | 1986-04-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62169520U JPS62169520U (ja) | 1987-10-27 |
| JPH0448011Y2 true JPH0448011Y2 (ja) | 1992-11-12 |
Family
ID=30888043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5791686U Expired JPH0448011Y2 (ja) | 1986-04-17 | 1986-04-17 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0448011Y2 (ja) |
-
1986
- 1986-04-17 JP JP5791686U patent/JPH0448011Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62169520U (ja) | 1987-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0448011Y2 (ja) | ||
| US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| JP2665840B2 (ja) | 電圧電流変換回路 | |
| JP2572974B2 (ja) | 駆動回路 | |
| JPH0145766B2 (ja) | ||
| JPS5914816Y2 (ja) | 定電流回路 | |
| JPH0462608B2 (ja) | ||
| JPH0115225Y2 (ja) | ||
| JPH0151207B2 (ja) | ||
| JPH0326435B2 (ja) | ||
| JPH067379Y2 (ja) | 基準電圧源回路 | |
| JPH055690Y2 (ja) | ||
| JPH0246093Y2 (ja) | ||
| JPS61160121A (ja) | 定電流回路 | |
| JPS6133710Y2 (ja) | ||
| JPH0349463Y2 (ja) | ||
| JPH0546792A (ja) | 掛算回路 | |
| JPH0614302B2 (ja) | トランジスタ回路 | |
| JPH0514075A (ja) | 差動増幅回路 | |
| JP3547895B2 (ja) | 定電流発生回路 | |
| JPS63117504A (ja) | トランジスタ差動増幅回路 | |
| JPH06236219A (ja) | 定電流回路 |