JPH0614302B2 - トランジスタ回路 - Google Patents
トランジスタ回路Info
- Publication number
- JPH0614302B2 JPH0614302B2 JP56130522A JP13052281A JPH0614302B2 JP H0614302 B2 JPH0614302 B2 JP H0614302B2 JP 56130522 A JP56130522 A JP 56130522A JP 13052281 A JP13052281 A JP 13052281A JP H0614302 B2 JPH0614302 B2 JP H0614302B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- emitter
- current
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Description
【発明の詳細な説明】 本発明はトランジスタ回路に係り、特に微小電圧を発生
するための電圧発生回路に関する。
するための電圧発生回路に関する。
トランジスタの電流密度の比を一定にするとベース・エ
ミッタ間電圧VBEに差ができる。従来、これを利用して
微小電圧を発生させる第１図に示すような回路が米国特
許(USP)3,320,439（フェアチャイルド社）に開示されて
いる。この微小電圧源回路によれば、トランジスタQ101
に加えられる入力電流Ｉ1とトランジスタQ102のコレク
タに得られる出力電流Ｉ2との関係は次式で示される。
ミッタ間電圧VBEに差ができる。従来、これを利用して
微小電圧を発生させる第１図に示すような回路が米国特
許(USP)3,320,439（フェアチャイルド社）に開示されて
いる。この微小電圧源回路によれば、トランジスタQ101
に加えられる入力電流Ｉ1とトランジスタQ102のコレク
タに得られる出力電流Ｉ2との関係は次式で示される。
ここで、VTは ＩSは逆方向飽和電流，Ｒは抵抗，A101，A102はそれぞ
れトランジスタＱ101とQ102のエミッタ面積である。上
記(1)式の関係が成立するためには、両トランジスタＱ
101，Q102のエミッタ面積はA101＜A102の関係になけれ
ばならない。
れトランジスタＱ101とQ102のエミッタ面積である。上
記(1)式の関係が成立するためには、両トランジスタＱ
101，Q102のエミッタ面積はA101＜A102の関係になけれ
ばならない。
また、抵抗Ｒの両端に生ずる電圧は次式で求められる。
上記(2)式において、電流をＩ1＝Ｉ2とすると、電圧ΔV
BEは両トランジスタQ101，Q102のエミッタ面積比A102／
A101のみで決められる。しかし上記(2)式には、電圧ΔV
BEを決める要素に電流比Ｉ1／Ｉ2が入っており、ΔVBE
を一定にするには電流をＩ1＝Ｉ2の関係にしなければな
らない。
BEは両トランジスタQ101，Q102のエミッタ面積比A102／
A101のみで決められる。しかし上記(2)式には、電圧ΔV
BEを決める要素に電流比Ｉ1／Ｉ2が入っており、ΔVBE
を一定にするには電流をＩ1＝Ｉ2の関係にしなければな
らない。
そこで、エミッタ面積比のみで微小電圧ΔVBEを設定す
るために従来、特開昭47-12373号（フィリップス社）あ
るいは特開昭55-102025（AD社）に開示されている様
に、カレントミラー回路を使う等の回路上の工夫がなさ
れている。
るために従来、特開昭47-12373号（フィリップス社）あ
るいは特開昭55-102025（AD社）に開示されている様
に、カレントミラー回路を使う等の回路上の工夫がなさ
れている。
本発明は上記の事情に鑑みてなされたもので、入力電流
用の第１のトランジスタおよび出力電流用の第２のトラ
ンジスタにそれぞれ対応してベース・コレクタ相互がた
すきがけ接続される第３及び第４のトランジスタを接続
し、微小電圧出力が入出力電流比には無関係で第１〜第
４トランジスタのそれぞれのエミッタ面積比で決定され
る回路構成とすることによって、回路消費電力が小さ
く、安定した電圧を発生し得るトランジスタ回路を提供
することを目的とする。他の目的は、このトランジスタ
回路を用いて電流源回路を提供することである。
用の第１のトランジスタおよび出力電流用の第２のトラ
ンジスタにそれぞれ対応してベース・コレクタ相互がた
すきがけ接続される第３及び第４のトランジスタを接続
し、微小電圧出力が入出力電流比には無関係で第１〜第
４トランジスタのそれぞれのエミッタ面積比で決定され
る回路構成とすることによって、回路消費電力が小さ
く、安定した電圧を発生し得るトランジスタ回路を提供
することを目的とする。他の目的は、このトランジスタ
回路を用いて電流源回路を提供することである。
以下、図面を参照して本発明の一実施例を説明する。第
２図は本発明のトランジスタ回路の原理図を示してい
る。この回路は、一端が正電源＋に接続された電流値Ｉ
1の電流源Ｉ1と、コレクタがこの電流源Ｉ1の他端に、
ベース・コレクタが相互接続された第１のトランジスタ
Ｑ1と、この第１のトランジスタＱ1のエミッタにコレク
タが接続され、エミッタが負電流−に接続された第２の
トランジスタＱ2と、コレクタが出力電流端Ｏ1に接続さ
れ、ベースが上記第１のトランジスタＱ1のベースに相
互接続された第３のトランジスタＱ3と、コレクタが上
記第３のトランジスタＱ3のエミッタ及び第２のトラン
ジスタＱ2のベースに接続され、ベースが上記第２のト
ランジスタＱ2のコレクタに接続され、エミッタが電圧
出力端OUTに接続される第４のトランジスタＱ4と、この
第４のトランジスタＱ4のエミッタ及び出力端OUTにその
一端が接続され、他端が負電源−に接続され、両端間に
微小電圧ΔVBEを発生するための抵抗Ｒとを具備する。
２図は本発明のトランジスタ回路の原理図を示してい
る。この回路は、一端が正電源＋に接続された電流値Ｉ
1の電流源Ｉ1と、コレクタがこの電流源Ｉ1の他端に、
ベース・コレクタが相互接続された第１のトランジスタ
Ｑ1と、この第１のトランジスタＱ1のエミッタにコレク
タが接続され、エミッタが負電流−に接続された第２の
トランジスタＱ2と、コレクタが出力電流端Ｏ1に接続さ
れ、ベースが上記第１のトランジスタＱ1のベースに相
互接続された第３のトランジスタＱ3と、コレクタが上
記第３のトランジスタＱ3のエミッタ及び第２のトラン
ジスタＱ2のベースに接続され、ベースが上記第２のト
ランジスタＱ2のコレクタに接続され、エミッタが電圧
出力端OUTに接続される第４のトランジスタＱ4と、この
第４のトランジスタＱ4のエミッタ及び出力端OUTにその
一端が接続され、他端が負電源−に接続され、両端間に
微小電圧ΔVBEを発生するための抵抗Ｒとを具備する。
ここで、上記回路の４つのトランジスタＱ1〜Ｑ4のエミ
ッタ面積をそれぞれＡ1〜Ａ4とし、ベース・エミッタ間
電圧をそれぞれVBE1〜VBE4とすると、 ΔVBE＋VBE1＋VBE4＝VBE2＋VBE3……(3) なる関係式が成り立つ。また、トランジスタのコレクタ
電流Icとベースエミッタ間電圧VBEとの間には なる関係がある。上記(4)式をトランジスタＱ1〜Ｑ4に
ついて適用し、(3)式を変形すると次の様になる。
ッタ面積をそれぞれＡ1〜Ａ4とし、ベース・エミッタ間
電圧をそれぞれVBE1〜VBE4とすると、 ΔVBE＋VBE1＋VBE4＝VBE2＋VBE3……(3) なる関係式が成り立つ。また、トランジスタのコレクタ
電流Icとベースエミッタ間電圧VBEとの間には なる関係がある。上記(4)式をトランジスタＱ1〜Ｑ4に
ついて適用し、(3)式を変形すると次の様になる。
但し、A1・A4/A2・A3＞１，またＩ2はトランジスタＱ3の
コレクタ電流である。
コレクタ電流である。
この(5)式から第２，第４トランジスタＱ2，Ｑ4のベー
スを第２図のように交互に配線接続すると、微小電圧Δ
VBEは電流比I1/I2の影響が無くなることがわかる。つま
り、微小電圧ΔVBEは４つのトランジスタＱ1〜Ｑ4のエ
ミッタ面積Ａ1〜Ａ4比だけで決められることになる。こ
のように、本回路は電流Ｉ1，Ｉ2によらず、微小電圧Δ
VBEが一定となるので、抵抗Ｒの両端に生ずる微小電圧
ΔVBEを定電圧源として使用することができる。
スを第２図のように交互に配線接続すると、微小電圧Δ
VBEは電流比I1/I2の影響が無くなることがわかる。つま
り、微小電圧ΔVBEは４つのトランジスタＱ1〜Ｑ4のエ
ミッタ面積Ａ1〜Ａ4比だけで決められることになる。こ
のように、本回路は電流Ｉ1，Ｉ2によらず、微小電圧Δ
VBEが一定となるので、抵抗Ｒの両端に生ずる微小電圧
ΔVBEを定電圧源として使用することができる。
また、抵抗Ｒの電圧降下が微小電圧ΔVBEであるから、
トランジスタＱ3のコレクタからの出力電流Ｉ2は となり、エミッタ面積比を定めれば出力電流も一定とな
る。
トランジスタＱ3のコレクタからの出力電流Ｉ2は となり、エミッタ面積比を定めれば出力電流も一定とな
る。
上述した基本原理を適用して第３図の様な微小電流源回
路を構成できる。この回路では、トランジスタＱ1〜Ｑ4
のそれぞれのエミッタ面積Ａ1〜Ａ4をＡ1＝３，Ａ2＝
２，Ａ3＝Ａ4＝１とし、抵抗Ｒの抵抗値を１０ｋΩ，電
流源Ｉ1として１０ｋΩのコレクタ抵抗RCを用いてい
る。さらに、ベースが第１のトランジスタＱ1のコレク
タに、エミッタが第１，第３トランジスタＱ1，Ｑ3のベ
ース相互接続点に、コレクタが電源＋VCCにそれぞれ接
続された第５のトランジスタＱ5が設けられている。こ
の回路では、入力電流Ｉ1はＩ1＝(VCC-3VBE)/RCで表わ
され、電源VCCと共に変化する。
路を構成できる。この回路では、トランジスタＱ1〜Ｑ4
のそれぞれのエミッタ面積Ａ1〜Ａ4をＡ1＝３，Ａ2＝
２，Ａ3＝Ａ4＝１とし、抵抗Ｒの抵抗値を１０ｋΩ，電
流源Ｉ1として１０ｋΩのコレクタ抵抗RCを用いてい
る。さらに、ベースが第１のトランジスタＱ1のコレク
タに、エミッタが第１，第３トランジスタＱ1，Ｑ3のベ
ース相互接続点に、コレクタが電源＋VCCにそれぞれ接
続された第５のトランジスタＱ5が設けられている。こ
の回路では、入力電流Ｉ1はＩ1＝(VCC-3VBE)/RCで表わ
され、電源VCCと共に変化する。
一方、出力電流Ｉ2は前記(6)式から となり、１μＡの微小電流源回路が得られることにな
る。
る。
第４図は第２図をさらに変形したものであり、第２図の
基本回路に、さらにコレクタが１０Ｖの正電源＋に、ベ
ースが第１のトランジスタＱ1のコレクタに、エミッタ
が第１，第３トランジスタＱ1，Ｑ3のベース相互接続点
にそれぞれ接続される第５のトランジスタＱ5を設ける
と共に、第３のトランジスタＱ3のコレクタを負荷抵抗R
Lを介して正電源＋に接続して、第１のトランジスタＱ1
のエミッタ面積Ａ1を他のトランジスタＱ2〜Ｑ4のエミ
ッタ面積Ａ2〜Ａ4の４倍（Ａ1＝４Ａ2＝４Ａ3＝４Ａ4）
に設定している。従って、微小電圧ΔVBEはΔVBE＝VT・
n４＝35mV(300゜K)である。この回路で入力電流Ｉ1を
１μＡ〜1mAに変化させた時の微小電圧ΔVBEの変化を第
５図に示す。なお、測定は抵抗Ｒの値を3.3kΩ（出力電
流I2１０μＡ）の場合と33ｋΩ（出力電流I2１μ
Ａ）の場合について行ない、図において前者を曲線Ｌ1
で後者を曲線Ｌ2で表わしている。
基本回路に、さらにコレクタが１０Ｖの正電源＋に、ベ
ースが第１のトランジスタＱ1のコレクタに、エミッタ
が第１，第３トランジスタＱ1，Ｑ3のベース相互接続点
にそれぞれ接続される第５のトランジスタＱ5を設ける
と共に、第３のトランジスタＱ3のコレクタを負荷抵抗R
Lを介して正電源＋に接続して、第１のトランジスタＱ1
のエミッタ面積Ａ1を他のトランジスタＱ2〜Ｑ4のエミ
ッタ面積Ａ2〜Ａ4の４倍（Ａ1＝４Ａ2＝４Ａ3＝４Ａ4）
に設定している。従って、微小電圧ΔVBEはΔVBE＝VT・
n４＝35mV(300゜K)である。この回路で入力電流Ｉ1を
１μＡ〜1mAに変化させた時の微小電圧ΔVBEの変化を第
５図に示す。なお、測定は抵抗Ｒの値を3.3kΩ（出力電
流I2１０μＡ）の場合と33ｋΩ（出力電流I2１μ
Ａ）の場合について行ない、図において前者を曲線Ｌ1
で後者を曲線Ｌ2で表わしている。
第５図を参照すると、曲線Ｌ1では入力電流Ｉ1がＩ1＝
２μＡ〜200μＡの範囲で微小電圧ΔVBEの変化はΔVBE
＝35mV〜40mVである。つまり、入力電流Ｉ1が１００倍
変化しても微小電圧ΔVBEは5mVしか変化していない。こ
のことは、微小電圧ΔVBEの値を略一定とみなすことが
できるので、第４図の回路を定電圧源として使用できる
ことを意味している。また、上記曲線Ｌ1において、入
力電流Ｉ1が１mAの近傍では二位電流Ｉ1と出力電流Ｉ2
とが大きく違っているので、直列抵抗による誤差が生じ
ている。同じことは曲線Ｌ2の場合についてもいえ、こ
の場合には出力電流Ｉ2が１μＡと小さくなっているの
で、微小電圧ΔVBEが一定値から離れる点は曲線Ｌ1の時
よりも小さくなっていることがわかる。
２μＡ〜200μＡの範囲で微小電圧ΔVBEの変化はΔVBE
＝35mV〜40mVである。つまり、入力電流Ｉ1が１００倍
変化しても微小電圧ΔVBEは5mVしか変化していない。こ
のことは、微小電圧ΔVBEの値を略一定とみなすことが
できるので、第４図の回路を定電圧源として使用できる
ことを意味している。また、上記曲線Ｌ1において、入
力電流Ｉ1が１mAの近傍では二位電流Ｉ1と出力電流Ｉ2
とが大きく違っているので、直列抵抗による誤差が生じ
ている。同じことは曲線Ｌ2の場合についてもいえ、こ
の場合には出力電流Ｉ2が１μＡと小さくなっているの
で、微小電圧ΔVBEが一定値から離れる点は曲線Ｌ1の時
よりも小さくなっていることがわかる。
第６図は第２図の基本回路にカレントミラー回路を付加
した定電流源回路を示している。すなわち、エミッタが
正電源＋に、ベースがコレクタに接続されたトランジス
タQ11と、このトランジスタQ11のベース・コレクタ相互
接続点にエミッタが接続され、コレクタが前記第１トラ
ンジスタＱ1のコレクタに接続されたトランジスタQ
12と、エミッタが上記正電源＋に、ベースが上記トラン
ジスタQ11のベースに、コレクタが前記トランジスタQ12
のベース及び第３トランジスタＱ3のコレクタにそれぞ
れ接続されたトランジスタQ13からなるカレントミラー
回路１１が設けられている。このカレントミラー回路１
１によって入力電流Ｉ1と出力電流Ｉ2とを等しくなるよ
うにしている。すなわち、カレントミラー回路１１の入
出力電流Ｉ2，Ｉ1との間には Ｉ1＝λ・Ｉ2……(7) なる関係がある。ここで、λはカレントミラーの電流伝
達比であり、第６図の様に３つのトランジスタQ11〜Q13
を用いたウィルソン・ソースでは として良い。このウィルソン・ソースで使用したPNPト
ランジスタのエミッタ接地電流増幅率βが十分に大きけ
れば、この電流伝達比λを「１」と見なすことができ
る。したがって、入出力電流を共に等しく(I1＝I2)する
ことができる。
した定電流源回路を示している。すなわち、エミッタが
正電源＋に、ベースがコレクタに接続されたトランジス
タQ11と、このトランジスタQ11のベース・コレクタ相互
接続点にエミッタが接続され、コレクタが前記第１トラ
ンジスタＱ1のコレクタに接続されたトランジスタQ
12と、エミッタが上記正電源＋に、ベースが上記トラン
ジスタQ11のベースに、コレクタが前記トランジスタQ12
のベース及び第３トランジスタＱ3のコレクタにそれぞ
れ接続されたトランジスタQ13からなるカレントミラー
回路１１が設けられている。このカレントミラー回路１
１によって入力電流Ｉ1と出力電流Ｉ2とを等しくなるよ
うにしている。すなわち、カレントミラー回路１１の入
出力電流Ｉ2，Ｉ1との間には Ｉ1＝λ・Ｉ2……(7) なる関係がある。ここで、λはカレントミラーの電流伝
達比であり、第６図の様に３つのトランジスタQ11〜Q13
を用いたウィルソン・ソースでは として良い。このウィルソン・ソースで使用したPNPト
ランジスタのエミッタ接地電流増幅率βが十分に大きけ
れば、この電流伝達比λを「１」と見なすことができ
る。したがって、入出力電流を共に等しく(I1＝I2)する
ことができる。
また、前記(6)式から第３トランジスタＱ3の出力電流Ｉ
2は で表わされる。上記回路では、出力電流Ｉ2は入力電流
Ｉ1の影響を受けないが、カレントミラー回路１１を用
いて電流Ｉ1とＩ2とを等しくするので出力電流Ｉ2の安
定性が良くなる。
2は で表わされる。上記回路では、出力電流Ｉ2は入力電流
Ｉ1の影響を受けないが、カレントミラー回路１１を用
いて電流Ｉ1とＩ2とを等しくするので出力電流Ｉ2の安
定性が良くなる。
第７図は前記第３の回路を応用したこの発明の一実施例
に係わるバイアス電流源回路を示している。この回路
は、ドレインが正電源＋に、ゲートが負電流−に、ソー
スが前記第１のトランジスタＱ1のコレクタにそれぞれ
接続されたトランジスタＦ1が設けられており、このト
ランジスタＦ1はコレクタ層（エピタキシャル層）を用
いたＮチャンネルFETである。さらに、トランジスタQ20
〜Q24からなるカレントミラー回路１２が設けられてい
る。この回路において、出力電流Ｉ2は４つのトランジ
スタＱ1〜Ｑ4のエミッタ面積比と抵抗Ｒとで決定され
る。この出力電流Ｉ2に比例した電流がトランジスタQ22
〜Q24のコレクタから得られ、これを回路のバイアス電
流源として使用するものである。
に係わるバイアス電流源回路を示している。この回路
は、ドレインが正電源＋に、ゲートが負電流−に、ソー
スが前記第１のトランジスタＱ1のコレクタにそれぞれ
接続されたトランジスタＦ1が設けられており、このト
ランジスタＦ1はコレクタ層（エピタキシャル層）を用
いたＮチャンネルFETである。さらに、トランジスタQ20
〜Q24からなるカレントミラー回路１２が設けられてい
る。この回路において、出力電流Ｉ2は４つのトランジ
スタＱ1〜Ｑ4のエミッタ面積比と抵抗Ｒとで決定され
る。この出力電流Ｉ2に比例した電流がトランジスタQ22
〜Q24のコレクタから得られ、これを回路のバイアス電
流源として使用するものである。
以上詳述したように本発明によれば、入力電流Ｉ1用の
第１のトランジスタおよび出力電流Ｉ2用の第３のトラ
ンジスタにそれぞれ対応してベース・コレクタ相互がた
すきがけ接続される第２及び第４のトランジスタを接続
し、微小電圧出力を入出力電流比Ｉ1／Ｉ2とは無関係で
第１乃至第４のトランジスタのエミッタ面積Ａ1〜Ａ4の
比で決定される回路構成とすることにより、回路消費電
力が小さく、安定した電圧を発生できるとともに回路設
計が容易なものである。
第１のトランジスタおよび出力電流Ｉ2用の第３のトラ
ンジスタにそれぞれ対応してベース・コレクタ相互がた
すきがけ接続される第２及び第４のトランジスタを接続
し、微小電圧出力を入出力電流比Ｉ1／Ｉ2とは無関係で
第１乃至第４のトランジスタのエミッタ面積Ａ1〜Ａ4の
比で決定される回路構成とすることにより、回路消費電
力が小さく、安定した電圧を発生できるとともに回路設
計が容易なものである。
また、電界効果トランジスタによって第１、第２のトラ
ンジスタに流れる電流を決定しているため、第１のトラ
ンジスタのコレクタと第１の電位端との相互間に抵抗を
設ける場合に比べてパターン面積を縮小することができ
るものである。しかも、この電界効果トランジスタによ
って電源投入時に第１のトランジスタのコレクタ電流を
流すことができるため、回路を確実に起動させることが
できるものである。
ンジスタに流れる電流を決定しているため、第１のトラ
ンジスタのコレクタと第１の電位端との相互間に抵抗を
設ける場合に比べてパターン面積を縮小することができ
るものである。しかも、この電界効果トランジスタによ
って電源投入時に第１のトランジスタのコレクタ電流を
流すことができるため、回路を確実に起動させることが
できるものである。
さらに、第１の電位と第３のトランジスタのコレクタに
相互間に第５、第６のトランジスタによって構成された
カレントミラー回路を設けている。第３のトランジスタ
のコレクタ電流はエミッタ面積比を定めることにより一
定となるため、このカレントミラー回路により、第１の
電位側から定電流出力を得ることができ、この定電流出
力を定電流源として使用することができる。
相互間に第５、第６のトランジスタによって構成された
カレントミラー回路を設けている。第３のトランジスタ
のコレクタ電流はエミッタ面積比を定めることにより一
定となるため、このカレントミラー回路により、第１の
電位側から定電流出力を得ることができ、この定電流出
力を定電流源として使用することができる。
第１図は従来の微小電圧を発生させる電流源回路の構成
図、第２図は本発明のトランジスタ回路の基本回路を示
す構成図、第３図は本発明の基本原理を適用した微小電
流源回路を示す構成図、第４図は第２図をさらに変形し
た回路を示す構成図、第５図は第４図の微小電圧特性を
示す図、第６図は本発明の基本原理を示す電流源回路の
構成図、第７図は本発明の一実施例を示す構成図であ
る。 Ｑ1〜Ｑ5，Ｑ11〜Ｑ24…トランジスタ、Ｆ1…Ｎチャネ
ルＦＥＴ、Ｒ，ＲＣ，ＲＬ…抵抗、Ｉ1…電流源、ＯＵ
Ｔ…出力端、１１，１２…カレントミラー回路、＋…正
電源、−…負電源。
図、第２図は本発明のトランジスタ回路の基本回路を示
す構成図、第３図は本発明の基本原理を適用した微小電
流源回路を示す構成図、第４図は第２図をさらに変形し
た回路を示す構成図、第５図は第４図の微小電圧特性を
示す図、第６図は本発明の基本原理を示す電流源回路の
構成図、第７図は本発明の一実施例を示す構成図であ
る。 Ｑ1〜Ｑ5，Ｑ11〜Ｑ24…トランジスタ、Ｆ1…Ｎチャネ
ルＦＥＴ、Ｒ，ＲＣ，ＲＬ…抵抗、Ｉ1…電流源、ＯＵ
Ｔ…出力端、１１，１２…カレントミラー回路、＋…正
電源、−…負電源。
Claims (1)
- 【請求項１】ベースがコレクタに接続された第１極性の
第１のトランジスタと、 この第１のトランジスタのコレクタと第１の電位端の相
互間にソースおよびドレインが接続され、ゲートが第２
の電位端に接続された電界効果トランジスタと、 前記第１のトランジスタのエミッタにそのコレクタが接
続されエミッタが前記第２の電位端に接続される第１極
性の第２のトランジスタと、 ベースが上記第１のトランジスタのベースに接続される
第１極性の第３のトランジスタと、 コレクタが上記第３のトランジスタのエミッタ及び第２
のトランジスタのベースに、ベースが上記第１のトラン
ジスタのエミッタと第２のトランジスタのコレクタとの
相互接続点に、エミッタが抵抗を介して前記第２の電位
端に接続される第１極性の第４のトランジスタと、 前記第１の電位端にエミッタが接続され、ベース及びコ
レクタが前記第３のトランジスタのコレクタに接続され
る第２極性の第５のトランジスタと、 ベースが前記第５のトランジスタのベースに接続され、
エミッタが前記第１の電位端に接続され、第５のトラン
ジスタと共にカレントミラー回路を構成し、コレクタか
ら定電流を出力する第２極性の第６のトランジスタとを
具備し、 前記第１乃至第４のトランジスタのそれぞれのエミッタ
面積をＡ1、Ａ2、Ａ3、Ａ4としたとき、エミッタ面積比
Ａ1・Ａ4／Ａ2・Ａ3で決定される電圧を前記第４のトラ
ンジスタのエミッタと前記第２の電位端間に発生させる
構成としたことを特徴とするトランジスタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56130522A JPH0614302B2 (ja) | 1981-08-20 | 1981-08-20 | トランジスタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56130522A JPH0614302B2 (ja) | 1981-08-20 | 1981-08-20 | トランジスタ回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25310490A Division JPH03273319A (ja) | 1990-09-21 | 1990-09-21 | 基準電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5831422A JPS5831422A (ja) | 1983-02-24 |
| JPH0614302B2 true JPH0614302B2 (ja) | 1994-02-23 |
Family
ID=15036305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56130522A Expired - Lifetime JPH0614302B2 (ja) | 1981-08-20 | 1981-08-20 | トランジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0614302B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60199958A (ja) * | 1984-03-17 | 1985-10-09 | 旭化成株式会社 | 弾性を有する嵩高性不織布 |
| JPS61231252A (ja) * | 1985-04-03 | 1986-10-15 | 東レ株式会社 | シ−ト状物の製造方法 |
| GB9223338D0 (en) * | 1992-11-06 | 1992-12-23 | Sgs Thomson Microelectronics | Low voltage reference current generating circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3930172A (en) * | 1974-11-06 | 1975-12-30 | Nat Semiconductor Corp | Input supply independent circuit |
-
1981
- 1981-08-20 JP JP56130522A patent/JPH0614302B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5831422A (ja) | 1983-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05206755A (ja) | 基準電圧発生回路 | |
| JPS6346444B2 (ja) | ||
| JP2595545B2 (ja) | 定電圧回路 | |
| JPH0614302B2 (ja) | トランジスタ回路 | |
| JPH10150332A (ja) | 差動回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| EP0929021A1 (en) | Current supply circuit and bias voltage circuit | |
| JPH0225561B2 (ja) | ||
| JPS6222282B2 (ja) | ||
| JP2695515B2 (ja) | 基準電圧発生回路 | |
| JPH067379Y2 (ja) | 基準電圧源回路 | |
| JPH0434567Y2 (ja) | ||
| JP2681999B2 (ja) | 電圧フォロア回路および電圧電流変換回路 | |
| JPS5914816Y2 (ja) | 定電流回路 | |
| KR930011724B1 (ko) | 정 전압회로 | |
| JPH0448011Y2 (ja) | ||
| JP2591906Y2 (ja) | 基準電圧回路 | |
| JP2638771B2 (ja) | 基準電圧発生装置 | |
| JPH0755621Y2 (ja) | 基準電圧発生回路 | |
| JPS5842886B2 (ja) | 定電圧装置 | |
| JPH0435775Y2 (ja) | ||
| JPS6117621Y2 (ja) | ||
| JPH0820915B2 (ja) | 定電流回路 | |
| JPH0620118Y2 (ja) | 温度測定回路 | |
| JPH0546096Y2 (ja) |