JP2591906Y2 - 基準電圧回路 - Google Patents
基準電圧回路Info
- Publication number
- JP2591906Y2 JP2591906Y2 JP1991072301U JP7230191U JP2591906Y2 JP 2591906 Y2 JP2591906 Y2 JP 2591906Y2 JP 1991072301 U JP1991072301 U JP 1991072301U JP 7230191 U JP7230191 U JP 7230191U JP 2591906 Y2 JP2591906 Y2 JP 2591906Y2
- Authority
- JP
- Japan
- Prior art keywords
- current
- reference voltage
- transistor
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本考案は基準電圧回路に係り、特
に電流バイアスされて所定の基準電圧を発生する基準電
圧回路に関する。
に電流バイアスされて所定の基準電圧を発生する基準電
圧回路に関する。
【０００２】
【従来の技術】図７は、従来の基準電圧回路の一例の回
路図である。
路図である。
【０００３】基準電圧回路３は、電流バイアス回路４
（電流生成手段）とバンドギャップツェナー回路５（基
準電圧源）よりなる。
（電流生成手段）とバンドギャップツェナー回路５（基
準電圧源）よりなる。
【０００４】電流バイアス回路４は、トランジスタＱ1,
Ｑ2,Ｑ3 と抵抗Ｒ1,Ｒ2 からなっている。トランジスタ
Ｑ1 とトランジスタＱ2,Ｑ3 とは夫々カレントミラー接
続されている。トランジスタＱ1 のべース・コレクタに
一端を接続された抵抗Ｒ1 の他端とトランジスタＱ1 の
エミッタとの間に電源電圧ＶCCが接続されている。
Ｑ2,Ｑ3 と抵抗Ｒ1,Ｒ2 からなっている。トランジスタ
Ｑ1 とトランジスタＱ2,Ｑ3 とは夫々カレントミラー接
続されている。トランジスタＱ1 のべース・コレクタに
一端を接続された抵抗Ｒ1 の他端とトランジスタＱ1 の
エミッタとの間に電源電圧ＶCCが接続されている。
【０００５】バンドギャップツェナー回路５は、ダイオ
ード接続されたトランジスタＱ4 と、差動増幅器を構成
するトランジスタＱ5,Ｑ6,Ｑ7,Ｑ8 と、出力トランジス
タＱ9 と、抵抗Ｒ3 …Ｒ8 と、コンデンサＣ1 とから構
成されている。バンドギャップツェナー回路５は、電流
バイアス回路４により電流バイアスされて基準電圧ＶZ
を出力端子６に出力する。
ード接続されたトランジスタＱ4 と、差動増幅器を構成
するトランジスタＱ5,Ｑ6,Ｑ7,Ｑ8 と、出力トランジス
タＱ9 と、抵抗Ｒ3 …Ｒ8 と、コンデンサＣ1 とから構
成されている。バンドギャップツェナー回路５は、電流
バイアス回路４により電流バイアスされて基準電圧ＶZ
を出力端子６に出力する。
【０００６】ここで、図８は従来の基準電圧回路の一例
の回路電流特性を示す図である。図８において、横軸は
電源電圧ＶCCを示し、ＶCC＝０ボルトからＶCC＝２ボル
ト迄の立ち上がりを詳細に示した。
の回路電流特性を示す図である。図８において、横軸は
電源電圧ＶCCを示し、ＶCC＝０ボルトからＶCC＝２ボル
ト迄の立ち上がりを詳細に示した。
【０００７】電源電圧ＶCCが投入されて次第に上昇し、
略トランジスタＱ1 のべース・エミッタ間降下電圧Ｖ
BEQ1となると、トランジスタＱ1 がオンして回路電流Ｉ
CCが流れはじめる。この回路電流ＩCCは、電源電圧ＶCC
に略比例してほぼ直線的に増加する。図８中、Ｉ，Ｉ
Ｉ，ＩＩＩ，ＩＶはトランジスタＱ2 のエミッタ面積を
トランジスタＱ1 のエミッタ面積に対して夫々２，３，
４，５倍とした場合を示している。
略トランジスタＱ1 のべース・エミッタ間降下電圧Ｖ
BEQ1となると、トランジスタＱ1 がオンして回路電流Ｉ
CCが流れはじめる。この回路電流ＩCCは、電源電圧ＶCC
に略比例してほぼ直線的に増加する。図８中、Ｉ，Ｉ
Ｉ，ＩＩＩ，ＩＶはトランジスタＱ2 のエミッタ面積を
トランジスタＱ1 のエミッタ面積に対して夫々２，３，
４，５倍とした場合を示している。
【０００８】電流バイアス回路４は、図８に示した回路
電流ＩCCに応じたバイアス電流をトランジスタＱ2,Ｑ3
のコレクタに出力する。この結果、バンドギャップツェ
ナー回路５は、図９に示すような出力基準電圧ＶZ を出
力する。
電流ＩCCに応じたバイアス電流をトランジスタＱ2,Ｑ3
のコレクタに出力する。この結果、バンドギャップツェ
ナー回路５は、図９に示すような出力基準電圧ＶZ を出
力する。
【０００９】図８および図９からわかるとおり、電源電
圧ＶCCが増加して回路電流ＩCCが略１. ５〔μＡ〕以上
となると、バンドギャップツェナー回路５は約０．８５
〔Ｖ〕の温度補償された基準電圧ＶZ を出力する。
圧ＶCCが増加して回路電流ＩCCが略１. ５〔μＡ〕以上
となると、バンドギャップツェナー回路５は約０．８５
〔Ｖ〕の温度補償された基準電圧ＶZ を出力する。
【００１０】図１０は、従来の基準電圧回路の一例の出
力電圧特性を示す図であり、図９に示した幾つかの出力
電圧特性のうち、トランジスタＱ2 のエミッタ面積をト
ランジスタＱ1 のエミッタ面積に対して５倍とした場合
について、電源電圧ＶCC＝０〔Ｖ〕からＶCC＝５〔Ｖ〕
までを示した。
力電圧特性を示す図であり、図９に示した幾つかの出力
電圧特性のうち、トランジスタＱ2 のエミッタ面積をト
ランジスタＱ1 のエミッタ面積に対して５倍とした場合
について、電源電圧ＶCC＝０〔Ｖ〕からＶCC＝５〔Ｖ〕
までを示した。
【００１１】
【考案が解決しようとする課題】しかしながら従来の基
準電圧回路では、上記の如く回路電流の電源電圧依存性
が大きいために低消費電流化が困難であり、また、回路
電流に応じて電流バイアスされる基準電圧源の出力基準
電圧が電源電圧に依存して変動する問題がある。
準電圧回路では、上記の如く回路電流の電源電圧依存性
が大きいために低消費電流化が困難であり、また、回路
電流に応じて電流バイアスされる基準電圧源の出力基準
電圧が電源電圧に依存して変動する問題がある。
【００１２】ここで、図１１は図１０において出力基準
電圧ＶZ ＝８４０〔ｍＶ〕からＶZ＝９４０〔ｍＶ〕ま
でを詳細に示した図である。図に示すとおり、出力基準
電圧ＶZ は、電源電圧ＶCCが１〔Ｖ〕のときは約８４６
〔ｍＶ〕で、電源電圧ＶCCの増加と共に上昇して電源電
圧ＶCCが５〔Ｖ〕のときは約９１０〔ｍＶ〕となる。こ
の間のラインレギュレーションは、６４〔ｍＶ〕とな
る。
電圧ＶZ ＝８４０〔ｍＶ〕からＶZ＝９４０〔ｍＶ〕ま
でを詳細に示した図である。図に示すとおり、出力基準
電圧ＶZ は、電源電圧ＶCCが１〔Ｖ〕のときは約８４６
〔ｍＶ〕で、電源電圧ＶCCの増加と共に上昇して電源電
圧ＶCCが５〔Ｖ〕のときは約９１０〔ｍＶ〕となる。こ
の間のラインレギュレーションは、６４〔ｍＶ〕とな
る。
【００１３】上記の点に鑑み本考案では、基準電圧の電
源電圧依存性が少なく、低消費電流化が可能な基準電圧
回路を提供することを目的とする。
源電圧依存性が少なく、低消費電流化が可能な基準電圧
回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】上記の問題を解決するた
めに本考案では、図１に示す原理図の如く構成した。
めに本考案では、図１に示す原理図の如く構成した。
【００１５】すなわち、電源電圧ＶCCより電流ＩB を生
成する電流生成手段１と、電流生成手段１よりの出力電
流ＩB により電流バイアスされて所定の基準電圧ＶZ を
生成する基準電圧源２とを具備した基準電圧回路におい
て、電流生成手段１は、基準電圧源２の出力電圧ＶZ が
所望の基準電圧値と略等しいときは電源電圧ＶCCに応じ
た電流と出力電圧ＶZ に応じた略一定電流との和とされ
る電流を生成するよう構成した。
成する電流生成手段１と、電流生成手段１よりの出力電
流ＩB により電流バイアスされて所定の基準電圧ＶZ を
生成する基準電圧源２とを具備した基準電圧回路におい
て、電流生成手段１は、基準電圧源２の出力電圧ＶZ が
所望の基準電圧値と略等しいときは電源電圧ＶCCに応じ
た電流と出力電圧ＶZ に応じた略一定電流との和とされ
る電流を生成するよう構成した。
【００１６】
【作用】上記構成の本考案によれば、電源電圧ＶCCが次
第に上昇して基準電圧源２の出力電圧ＶZ が所望の基準
電圧値と略等しくなると、電流生成手段１は、電源電圧
ＶCCに応じた電流と出力電圧ＶZ に応じた一定電流との
和とされる電流ＩB を生成するよう作用し、電流Ｉ
B は、電源電圧ＶCCに対する依存性を小さく設定するこ
とができる。
第に上昇して基準電圧源２の出力電圧ＶZ が所望の基準
電圧値と略等しくなると、電流生成手段１は、電源電圧
ＶCCに応じた電流と出力電圧ＶZ に応じた一定電流との
和とされる電流ＩB を生成するよう作用し、電流Ｉ
B は、電源電圧ＶCCに対する依存性を小さく設定するこ
とができる。
【００１７】
【実施例】図２は本考案の一実施例の回路図である。同
図中、図７と同一構成部分には同一符号を付してある。
図中、図７と同一構成部分には同一符号を付してある。
【００１８】基準電圧回路７は、電流バイアス回路８
（電流生成手段）とバンドギャップツェナー回路５（基
準電圧源）よりなる。電流バイアス回路８は、電流バイ
アス回路４の抵抗Ｒ1 を２つの抵抗Ｒ9,Ｒ10に分割し、
トランジスタＱ10を追加して構成されている。
（電流生成手段）とバンドギャップツェナー回路５（基
準電圧源）よりなる。電流バイアス回路８は、電流バイ
アス回路４の抵抗Ｒ1 を２つの抵抗Ｒ9,Ｒ10に分割し、
トランジスタＱ10を追加して構成されている。
【００１９】すなわち、べース・コレクタを共通接続さ
れて電源電圧ＶCCにエミッタが接続されたトランジスタ
Ｑ1 （第１のトランジスタ）のべース・コレクタと、グ
ランドに下端が接続された抵抗Ｒ10（第２の抵抗）の上
端との間に抵抗Ｒ9 （第１の抵抗）を接続して設けた。
ただし、抵抗Ｒ10の値を２００〔ＫΩ〕とし、抵抗Ｒ9
の値を１〔ＭΩ〕とした。夫々の抵抗値の和は１２００
〔ＫΩ〕で、従来のトランジスタＱ1 のエミッタに接続
された抵抗Ｒ1 の値と同一としてある。
れて電源電圧ＶCCにエミッタが接続されたトランジスタ
Ｑ1 （第１のトランジスタ）のべース・コレクタと、グ
ランドに下端が接続された抵抗Ｒ10（第２の抵抗）の上
端との間に抵抗Ｒ9 （第１の抵抗）を接続して設けた。
ただし、抵抗Ｒ10の値を２００〔ＫΩ〕とし、抵抗Ｒ9
の値を１〔ＭΩ〕とした。夫々の抵抗値の和は１２００
〔ＫΩ〕で、従来のトランジスタＱ1 のエミッタに接続
された抵抗Ｒ1 の値と同一としてある。
【００２０】また、トランジスタＱ10（第２のトランジ
スタ）のコレクタはトランジスタＱ1 のべース・コレク
タに、エミッタは抵抗Ｒ9,Ｒ10の接続点に、べースはバ
ンドギャップツェナー回路５の出力端子６にトランジス
タＱ2 のコレクタと共に接続されている。
スタ）のコレクタはトランジスタＱ1 のべース・コレク
タに、エミッタは抵抗Ｒ9,Ｒ10の接続点に、べースはバ
ンドギャップツェナー回路５の出力端子６にトランジス
タＱ2 のコレクタと共に接続されている。
【００２１】一方、トランジスタＱ2 とトランジスタＱ
3 は、トランジスタＱ1 と夫々カレントミラーされてお
り、バンドギャップツェナー回路５にバイアス電流を供
給している。
3 は、トランジスタＱ1 と夫々カレントミラーされてお
り、バンドギャップツェナー回路５にバイアス電流を供
給している。
【００２２】バンドギャップツェナー回路５は従来と同
様に構成され、所定のバイアス電流により出力端子６に
温度補償された出力電圧である基準電圧ＶZ （＝０．８
５〔Ｖ〕）を出力する。
様に構成され、所定のバイアス電流により出力端子６に
温度補償された出力電圧である基準電圧ＶZ （＝０．８
５〔Ｖ〕）を出力する。
【００２３】ここで、図３は本考案の一実施例の回路電
流特性を示す図である。図３において、横軸は電源電圧
ＶCCを示し、ＶCC＝０〔Ｖ〕からＶCC＝２〔Ｖ〕までの
立ち上がりを詳細に示した。 図３中、Ｖ，ＶＩ，ＶＩ
Ｉ，ＩＩＸはトランジスタＱ2 のエミッタ面積をトラン
ジスタＱ1 のエミッタ面積に対して夫々２，３，４，５
倍とした場合を示している。
流特性を示す図である。図３において、横軸は電源電圧
ＶCCを示し、ＶCC＝０〔Ｖ〕からＶCC＝２〔Ｖ〕までの
立ち上がりを詳細に示した。 図３中、Ｖ，ＶＩ，ＶＩ
Ｉ，ＩＩＸはトランジスタＱ2 のエミッタ面積をトラン
ジスタＱ1 のエミッタ面積に対して夫々２，３，４，５
倍とした場合を示している。
【００２４】電源電圧ＶCCが投入されて次第に上昇し、
略トランジスタＱ1 のべース・エミッタ間降下電圧Ｖ
BEQ1となると、トランジスタＱ1 がオンして回路電流Ｉ
CCが流れはじめる。このとき、トランジスタＱ1 の出力
コレクタ電流は、およそ ＩC1＝（ＶCC−ＶBEQ1）／（Ｒ9 ＋Ｒ10） （１） となる。
略トランジスタＱ1 のべース・エミッタ間降下電圧Ｖ
BEQ1となると、トランジスタＱ1 がオンして回路電流Ｉ
CCが流れはじめる。このとき、トランジスタＱ1 の出力
コレクタ電流は、およそ ＩC1＝（ＶCC−ＶBEQ1）／（Ｒ9 ＋Ｒ10） （１） となる。
【００２５】トランジスタＱ2,Ｑ3 はトランジスタＱ1
とカレントミラー接続されているので、トランジスタＱ
2,Ｑ3 の出力電流ＩC2, ＩC3はＩC1に応じた電流とな
り、回路電流ＩCCは電源電圧ＶCCに略比例してほぼ直線
的に増加する。電流バイアス回路８は、図３に示した回
路電流ＩCCに応じた出力バイアス電流ＩC2, ＩC3をトラ
ンジスタＱ2,Ｑ3 のコレクタに夫々出力する。
とカレントミラー接続されているので、トランジスタＱ
2,Ｑ3 の出力電流ＩC2, ＩC3はＩC1に応じた電流とな
り、回路電流ＩCCは電源電圧ＶCCに略比例してほぼ直線
的に増加する。電流バイアス回路８は、図３に示した回
路電流ＩCCに応じた出力バイアス電流ＩC2, ＩC3をトラ
ンジスタＱ2,Ｑ3 のコレクタに夫々出力する。
【００２６】この結果、バンドギャップツェナー回路５
の出力基準電圧ＶZ は、電源電圧ＶCCの増加にともなっ
て増加する。出力基準電圧ＶZ が約０．８５〔Ｖ〕とな
るとトランジスタＱ10がオンし、このときトランジスタ
Ｑ1 の出力コレクタ電流ＩC1は、およそ ＩC1＝（ＶZ −ＶBEQ1）／Ｒ10 ＋｛ＶCC−ＶBEQ2−（ＶZ −ＶBEQ1）｝／Ｒ9 （２） となる。
の出力基準電圧ＶZ は、電源電圧ＶCCの増加にともなっ
て増加する。出力基準電圧ＶZ が約０．８５〔Ｖ〕とな
るとトランジスタＱ10がオンし、このときトランジスタ
Ｑ1 の出力コレクタ電流ＩC1は、およそ ＩC1＝（ＶZ −ＶBEQ1）／Ｒ10 ＋｛ＶCC−ＶBEQ2−（ＶZ −ＶBEQ1）｝／Ｒ9 （２） となる。
【００２７】（２）式において、第１項は基準電圧源５
の出力基準電圧ＶZ により決まり、第２項は電源電圧Ｖ
CCに応じて変化する。よって、第２項の値を小さくする
よう抵抗Ｒ9 の値を選ぶことにより、トランジスタＱ1
の出力コレクタ電流ＩC1の電源電圧依存性を小さくする
ことができる。本実施例では、前述のとおりＲ10＝１
〔ＭΩ〕としている。
の出力基準電圧ＶZ により決まり、第２項は電源電圧Ｖ
CCに応じて変化する。よって、第２項の値を小さくする
よう抵抗Ｒ9 の値を選ぶことにより、トランジスタＱ1
の出力コレクタ電流ＩC1の電源電圧依存性を小さくする
ことができる。本実施例では、前述のとおりＲ10＝１
〔ＭΩ〕としている。
【００２８】これにより、トランジスタＱ10がオンする
と回路電流ＩCCは、図３に示すとおり、電源電圧ＶCCが
０．８５〔Ｖ〕から０．８８〔Ｖ〕となる間に（２）式
の第２項に応じた分だけ急激に増加した後、電源電圧Ｖ
CCの増加に対して緩やかに増加する。
と回路電流ＩCCは、図３に示すとおり、電源電圧ＶCCが
０．８５〔Ｖ〕から０．８８〔Ｖ〕となる間に（２）式
の第２項に応じた分だけ急激に増加した後、電源電圧Ｖ
CCの増加に対して緩やかに増加する。
【００２９】電源電圧ＶCCの１〔Ｖ〕の増加に対して、
回路電流ＩCCの増加はおよそ１．４〔μＡ／Ｖ〕に過ぎ
ず、従来の４〔μＡ／Ｖ〕（図８参照）の半分以下の増
加率とされている。したがって、これ以降電源電圧ＶCC
を増加させても回路電流はあまり増加しないので、低消
費電流とすることができる。
回路電流ＩCCの増加はおよそ１．４〔μＡ／Ｖ〕に過ぎ
ず、従来の４〔μＡ／Ｖ〕（図８参照）の半分以下の増
加率とされている。したがって、これ以降電源電圧ＶCC
を増加させても回路電流はあまり増加しないので、低消
費電流とすることができる。
【００３０】図５は、本考案の一実施例の出力電圧特性
を示す図であり、図４に示した幾つかの出力電圧特性の
うち、トランジスタＱ2 のエミッタ面積をトランジスタ
Ｑ1のエミッタ面積に対して５倍とした場合について、
電源電圧ＶCC＝０〔Ｖ〕からＶCC＝５〔Ｖ〕までを示し
た。
を示す図であり、図４に示した幾つかの出力電圧特性の
うち、トランジスタＱ2 のエミッタ面積をトランジスタ
Ｑ1のエミッタ面積に対して５倍とした場合について、
電源電圧ＶCC＝０〔Ｖ〕からＶCC＝５〔Ｖ〕までを示し
た。
【００３１】また、図６は図５において出力基準電圧Ｖ
Z ＝８４０〔ｍＶ〕からＶZ ＝８６５〔ｍＶ〕までを詳
細に示した出力電圧特性を示す図である。図６におい
て、回路電流ＩCCを表す縦軸の目盛りが、図１１の縦軸
の目盛りに比べて２倍細かいことに注意されたい。
Z ＝８４０〔ｍＶ〕からＶZ ＝８６５〔ｍＶ〕までを詳
細に示した出力電圧特性を示す図である。図６におい
て、回路電流ＩCCを表す縦軸の目盛りが、図１１の縦軸
の目盛りに比べて２倍細かいことに注意されたい。
【００３２】図６に示すとおり、出力基準電圧ＶZ は、
電源電圧ＶCCが１〔Ｖ〕のときは約８４１〔ｍＶ〕で、
電源電圧ＶCCの増加と共に上昇して電源電圧ＶCCが５
〔Ｖ〕のときは約８６１〔ｍＶ〕となる。この間のライ
ンレギュレーションは２０〔ｍＶ〕であり、従来の６４
〔ｍＶ〕の１／３以下に改善されている。
電源電圧ＶCCが１〔Ｖ〕のときは約８４１〔ｍＶ〕で、
電源電圧ＶCCの増加と共に上昇して電源電圧ＶCCが５
〔Ｖ〕のときは約８６１〔ｍＶ〕となる。この間のライ
ンレギュレーションは２０〔ｍＶ〕であり、従来の６４
〔ｍＶ〕の１／３以下に改善されている。
【００３３】このように本実施例によれば、出力基準電
圧ＶZ の電源電圧依存性を低下させて安定な基準電圧を
生成することができ、また前述のとおり、回路電流を低
消費電流化することができる特長がある。
圧ＶZ の電源電圧依存性を低下させて安定な基準電圧を
生成することができ、また前述のとおり、回路電流を低
消費電流化することができる特長がある。
【００３４】
【考案の効果】上述の如く本考案によれば、電流生成手
段の出力電流は電源電圧に応じた電流と基準電圧源の出
力電圧に応じた略一定電流との和とされるので、電流生
成手段の出力電流の電源電圧依存性を小さく設定できて
低消費電流化できると共に、電流生成手段の出力電流に
よりバイアスされて出力される基準電圧源の出力基準電
圧の電源電圧依存性を小さくできる特長がある。
段の出力電流は電源電圧に応じた電流と基準電圧源の出
力電圧に応じた略一定電流との和とされるので、電流生
成手段の出力電流の電源電圧依存性を小さく設定できて
低消費電流化できると共に、電流生成手段の出力電流に
よりバイアスされて出力される基準電圧源の出力基準電
圧の電源電圧依存性を小さくできる特長がある。
【図１】本考案の原理図である。
【図２】本考案の一実施例の回路図である。
【図３】本考案の一実施例の回路電流特性を示す図であ
る。
る。
【図４】本考案の一実施例の出力電圧特性を示す図であ
る。
る。
【図５】本考案の一実施例の出力電圧特性を示す図であ
る。
る。
【図６】本考案の一実施例の出力電圧特性を示す図であ
る。
る。
【図７】従来の基準電圧回路の一例の回路図である。
【図８】従来の基準電圧回路の一例の回路電流特性を示
す図である。
す図である。
【図９】従来の基準電圧回路の一例の出力電圧特性を示
す図である。
す図である。
【図１０】従来の基準電圧回路の一例の出力電圧特性を
示す図である。
示す図である。
【図１１】従来の基準電圧回路の一例の出力電圧特性を
示す図である。
示す図である。
１ 電流生成手段 ４，８ 電流バイアス回路（電流生成手段） ２ 基準電圧源 ５ バンドギャップツェナー回路（基準電圧源） Ｒ9 第１の抵抗 Ｒ10 第２の抵抗 Ｑ1 第１のトランジスタ Ｑ10 第２のトランジスタ ＶZ 出力電圧 ＶCC 電源電圧 ＩB 出力電流 ＩC2，ＩC3 バイアス電流（出力電流）
Claims (1)
- 【請求項１】 電源電圧より電流を生成する電流生成手
段と、該電流生成手段よりの出力電流により電流バイア
スされて所定の基準電圧を生成する基準電圧源とを具備
した基準電圧回路において、前記電流生成手段は、ベース・コレクタを共通接続さ
れ、前記電源電圧の一端にエミッタが接続された第１の
トランジスタと、 該第１のトランジスタのコレクタに一端を接続された第
１の抵抗と、 該第１の抵抗の他端と前記電源の他端との間に接続され
た第２の抵抗と、 前記第１の抵抗の一端にコレクタを接続され、前記第１
の抵抗の他端にエミッタを接続され、前記基準電圧源の
出力端子にベースを接続されて、前記基準電圧源の出力
電圧が所定値以上のときにオンして前記第１のトランジ
スタを駆動する第２のトランジスタとを具備してなり、 前記電流生成手段は、前記基準電圧源の出力電圧が所望
の基準電圧値と略等しいときは前記電源電圧に応じた電
流と前記出力電圧に応じた略一定電流との和とされる電
流を生成してなる基準電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991072301U JP2591906Y2 (ja) | 1991-09-09 | 1991-09-09 | 基準電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991072301U JP2591906Y2 (ja) | 1991-09-09 | 1991-09-09 | 基準電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0523219U JPH0523219U (ja) | 1993-03-26 |
| JP2591906Y2 true JP2591906Y2 (ja) | 1999-03-10 |
Family
ID=13485314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991072301U Expired - Lifetime JP2591906Y2 (ja) | 1991-09-09 | 1991-09-09 | 基準電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2591906Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0634821Y2 (ja) * | 1987-03-09 | 1994-09-14 | セイレイ工業株式会社 | 籾摺選別風選機における除塵装置 |
-
1991
- 1991-09-09 JP JP1991072301U patent/JP2591906Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0523219U (ja) | 1993-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4809340B2 (ja) | 絶対温度に比例する電圧回路 | |
| US5229711A (en) | Reference voltage generating circuit | |
| JP3194604B2 (ja) | バンドギャップ基準回路 | |
| US5519313A (en) | Temperature-compensated voltage regulator | |
| JPH07271461A (ja) | 安定化電圧発生制御回路 | |
| JPH0656570B2 (ja) | カスコード接続電流源回路配置 | |
| US4335346A (en) | Temperature independent voltage supply | |
| US6465998B2 (en) | Current source with low supply voltage and with low voltage sensitivity | |
| JP2591906Y2 (ja) | 基準電圧回路 | |
| JP2809927B2 (ja) | 定電流源回路 | |
| US6249175B1 (en) | Self-biasing circuit | |
| JP3461276B2 (ja) | 電流供給回路およびバイアス電圧回路 | |
| JPS6286417A (ja) | 電圧調整回路 | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| US4573019A (en) | Current mirror circuit | |
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| JP2695515B2 (ja) | 基準電圧発生回路 | |
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| JP2665840B2 (ja) | 電圧電流変換回路 | |
| EP1439445A2 (en) | Temperature compensated bandgap voltage reference | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JPH0413692Y2 (ja) | ||
| JPS58132816A (ja) | 電気回路 | |
| JPH0614302B2 (ja) | トランジスタ回路 | |
| JPH067379Y2 (ja) | 基準電圧源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |