JP3194604B2 - バンドギャップ基準回路 - Google Patents
バンドギャップ基準回路Info
- Publication number
- JP3194604B2 JP3194604B2 JP28795791A JP28795791A JP3194604B2 JP 3194604 B2 JP3194604 B2 JP 3194604B2 JP 28795791 A JP28795791 A JP 28795791A JP 28795791 A JP28795791 A JP 28795791A JP 3194604 B2 JP3194604 B2 JP 3194604B2
- Authority
- JP
- Japan
- Prior art keywords
- coupled
- transistor
- power supply
- terminal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、第１電源端子と第２電
源端子との間に結合され、温度係数が負である接合電圧
を発生させるための少なくとも一つの接合を有している
第１半導体素子と；前記第２電源端子と出力端子との間
に結合され、温度係数が正である基準電流を発生させる
第１電流源と；前記出力端子と第１電源端子との間に結
合され、少なくとも基準電流の測定を行う抵抗素子；と
を具えている、特定の温度係数を有している基準電圧を
発生させるバンドギャップ基準回路に関するものであ
る。
源端子との間に結合され、温度係数が負である接合電圧
を発生させるための少なくとも一つの接合を有している
第１半導体素子と；前記第２電源端子と出力端子との間
に結合され、温度係数が正である基準電流を発生させる
第１電流源と；前記出力端子と第１電源端子との間に結
合され、少なくとも基準電流の測定を行う抵抗素子；と
を具えている、特定の温度係数を有している基準電圧を
発生させるバンドギャップ基準回路に関するものであ
る。
【０００２】一般的に、このようなバンドギャップ基準
回路は、集積化された半導体回路に基準電圧を発生させ
るのに用いられる。例えば、この基準電圧は出力端子と
第１電源端子との間で得られる。
回路は、集積化された半導体回路に基準電圧を発生させ
るのに用いられる。例えば、この基準電圧は出力端子と
第１電源端子との間で得られる。
【０００３】
【従来の技術】このようなバンドギャップ基準回路は、
メイジャー（G.C.M.Meijer）著作による、1982年３月19
日にデルフト（オランダ）で出版された”Integrated
Circuits and Components for Band Gap Referen
ces and Temperature Transducers ”というタ
イトルの学術論文の第4.1 図より既知である。この既知
のバンドギャップ基準回路は、第１トランジスタによっ
て構成される第１半導体素子と、抵抗によって構成され
る抵抗素子と、第２トランジスタによって構成される電
流源とを具え、前記第１トランジスタをダイオード接続
し、第１トランジスタ、抵抗、及び第２トランジスタ
を、第１電源端子と第２電源端子との間に、直列に結合
する。このようにして構成されるバンドギャップ基準回
路において、第１半導体素子の接合の両端に発生する接
合電圧は、第１トランジスタが発生するベース−エミッ
タ電圧に相当し、電流源が発生する基準電流は、第２ト
ランジスタの主電流に相当する。ここで、ベース−エミ
ッタ間電圧の温度係数は負であり、主電流の温度係数は
正である。第１トランジスタ、抵抗、及び第２トランジ
スタが直列に結合されているので、温度係数が正である
第２トランジスタの主電流の測定は、第１トランジスタ
及び抵抗の両方を介して行われる。これにもかかわら
ず、第１トランジスタのベース−エミッタ電圧の温度係
数は負のままであり、抵抗は温度係数が正である補償電
圧を受信する。バンドギャップ基準回路によって出力端
子と第１電源端子との間に発生する基準電圧は、ベース
−エミッタ電圧と補償電圧との和に等しい。この結果、
基準電圧の温度係数は、温度係数が負であるベース−エ
ミッタ電圧と、温度係数が正である補償電圧とによって
決定される。これらの正の温度係数及び負の温度係数
は、バンドギャップ基準回路のパラメータ及び寸法に依
存している。
メイジャー（G.C.M.Meijer）著作による、1982年３月19
日にデルフト（オランダ）で出版された”Integrated
Circuits and Components for Band Gap Referen
ces and Temperature Transducers ”というタ
イトルの学術論文の第4.1 図より既知である。この既知
のバンドギャップ基準回路は、第１トランジスタによっ
て構成される第１半導体素子と、抵抗によって構成され
る抵抗素子と、第２トランジスタによって構成される電
流源とを具え、前記第１トランジスタをダイオード接続
し、第１トランジスタ、抵抗、及び第２トランジスタ
を、第１電源端子と第２電源端子との間に、直列に結合
する。このようにして構成されるバンドギャップ基準回
路において、第１半導体素子の接合の両端に発生する接
合電圧は、第１トランジスタが発生するベース−エミッ
タ電圧に相当し、電流源が発生する基準電流は、第２ト
ランジスタの主電流に相当する。ここで、ベース−エミ
ッタ間電圧の温度係数は負であり、主電流の温度係数は
正である。第１トランジスタ、抵抗、及び第２トランジ
スタが直列に結合されているので、温度係数が正である
第２トランジスタの主電流の測定は、第１トランジスタ
及び抵抗の両方を介して行われる。これにもかかわら
ず、第１トランジスタのベース−エミッタ電圧の温度係
数は負のままであり、抵抗は温度係数が正である補償電
圧を受信する。バンドギャップ基準回路によって出力端
子と第１電源端子との間に発生する基準電圧は、ベース
−エミッタ電圧と補償電圧との和に等しい。この結果、
基準電圧の温度係数は、温度係数が負であるベース−エ
ミッタ電圧と、温度係数が正である補償電圧とによって
決定される。これらの正の温度係数及び負の温度係数
は、バンドギャップ基準回路のパラメータ及び寸法に依
存している。
【０００４】
【発明が解決しようとする課題】しかし、既知のバンド
ギャップ基準回路では、電源が必要である。例えば、単
位温度当たりの温度係数がほぼゼロである基準電圧が必
要とされる場合には、ベース−エミッタ間電圧と補償電
圧との和は、主としてベース−エミッタ間電圧に含まれ
るバンドギャップ電圧によって規定される。このバンド
ギャップ電圧は、シリコンの場合、物理的に一定であ
り、1.205 ボルトである。結果的に上記の場合、必要な
電源電圧、すなわち少なくとも第２トランジスタによっ
て生じる飽和電圧に、補償電圧とベース−エミッタ電圧
との和を加えた電圧は、標準ボタンセルが供給する電圧
（1.2 ボルト）よりも大きく、このため、このバンドギ
ャップ基準回路を、例えばヒヤリング目的回路などの比
較的低い電源電圧を必要とする回路に用いることができ
なくなる。
ギャップ基準回路では、電源が必要である。例えば、単
位温度当たりの温度係数がほぼゼロである基準電圧が必
要とされる場合には、ベース−エミッタ間電圧と補償電
圧との和は、主としてベース−エミッタ間電圧に含まれ
るバンドギャップ電圧によって規定される。このバンド
ギャップ電圧は、シリコンの場合、物理的に一定であ
り、1.205 ボルトである。結果的に上記の場合、必要な
電源電圧、すなわち少なくとも第２トランジスタによっ
て生じる飽和電圧に、補償電圧とベース−エミッタ電圧
との和を加えた電圧は、標準ボタンセルが供給する電圧
（1.2 ボルト）よりも大きく、このため、このバンドギ
ャップ基準回路を、例えばヒヤリング目的回路などの比
較的低い電源電圧を必要とする回路に用いることができ
なくなる。
【０００５】本発明の目的は、比較的低い電源電圧の場
合であっても、単位温度当たりの温度係数がほぼゼロで
ある基準電圧発生させることのできるバンドギャップ基
準回路を提供せんとするにある。
合であっても、単位温度当たりの温度係数がほぼゼロで
ある基準電圧発生させることのできるバンドギャップ基
準回路を提供せんとするにある。
【０００６】
【課題を解決するための手段】本発明は、第１電源端子
と第２電源端子との間に結合され、温度係数が負である
接合電圧を発生させるための少なくとも一つの接合を有
している第１半導体素子と；前記第２電源端子と出力端
子との間に結合され、温度係数が正である基準電流を発
生させる第１電流源と；前記出力端子と第１電源端子と
の間に結合され、少なくとも基準電流の測定を行う抵抗
素子；とを具えている、特定の温度係数を有している基
準電圧を発生させるバンドギャップ基準回路において、
該バンドギャップ基準回路が更に、第２半導体素子と分
圧器とを具え、前記第２半導体素子の主電流通路を前記
第１電源端子と前記出力端子との間に前記抵抗素子と直
列に結合し、前記分圧器が、前記第２半導体素子の主電
流通路の両端の接合電圧を測定できるように構成するこ
とを特徴とする。
と第２電源端子との間に結合され、温度係数が負である
接合電圧を発生させるための少なくとも一つの接合を有
している第１半導体素子と；前記第２電源端子と出力端
子との間に結合され、温度係数が正である基準電流を発
生させる第１電流源と；前記出力端子と第１電源端子と
の間に結合され、少なくとも基準電流の測定を行う抵抗
素子；とを具えている、特定の温度係数を有している基
準電圧を発生させるバンドギャップ基準回路において、
該バンドギャップ基準回路が更に、第２半導体素子と分
圧器とを具え、前記第２半導体素子の主電流通路を前記
第１電源端子と前記出力端子との間に前記抵抗素子と直
列に結合し、前記分圧器が、前記第２半導体素子の主電
流通路の両端の接合電圧を測定できるように構成するこ
とを特徴とする。
【０００７】本発明によるバンドギャップ基準回路で
は、温度係数が負である接合電圧の測定値と、温度係数
が正である抵抗素子の両端の補償電圧との和によって、
所定の温度係数を有する基準電圧が決定される。この接
合電圧の測定値は、第１半導体素子が発生する接合電圧
の特定の一部にすぎない。この接合電圧の一部は、分圧
器によって決定される。結果的に、単位温度当たりの温
度係数がほぼゼロの基準電圧を、比較的低い電圧で発生
させることができる。この比較的低い電源電圧において
この接合電圧を発生させるために、例えば、接合と直列
に結合される抵抗を介して、第１半導体素子を、第１電
源端子と第２電源端子との間に結合することができる。
は、温度係数が負である接合電圧の測定値と、温度係数
が正である抵抗素子の両端の補償電圧との和によって、
所定の温度係数を有する基準電圧が決定される。この接
合電圧の測定値は、第１半導体素子が発生する接合電圧
の特定の一部にすぎない。この接合電圧の一部は、分圧
器によって決定される。結果的に、単位温度当たりの温
度係数がほぼゼロの基準電圧を、比較的低い電圧で発生
させることができる。この比較的低い電源電圧において
この接合電圧を発生させるために、例えば、接合と直列
に結合される抵抗を介して、第１半導体素子を、第１電
源端子と第２電源端子との間に結合することができる。
【０００８】本発明によるバンドギャップ基準回路の一
例では、更に、前記第２半導体素子の制御電極を、前記
第１半導体素子と前記第２電源端子との間に位置するポ
イントに結合することを特徴とする。この結果、例え
ば、ユニポーラトランジスタ又はバイポーラトランジス
タによって構成することのできる第２半導体素子が、電
源電圧を増大させる必要のない第１半導体素子が発生す
る接合電圧と等しい制御電圧を受信する。
例では、更に、前記第２半導体素子の制御電極を、前記
第１半導体素子と前記第２電源端子との間に位置するポ
イントに結合することを特徴とする。この結果、例え
ば、ユニポーラトランジスタ又はバイポーラトランジス
タによって構成することのできる第２半導体素子が、電
源電圧を増大させる必要のない第１半導体素子が発生す
る接合電圧と等しい制御電圧を受信する。
【０００９】本発明によるバンドギャップ基準回路の第
２の例では、前記分圧器が、少なくとも２個の抵抗から
成る直列回路を具え、該直列回路を前記接合と並列に結
合し、前記２個の抵抗の一方を、前記第２半導体素子の
主電流通路と並列に結合することを特徴とする。２個の
抵抗を第１半導体素子の接合と並列に結合しているの
で、この接合電圧は、この２個の抵抗を流れる電流に変
換される。この電流は、２個の抵抗の一方の抵抗の両端
に、接合電圧の測定値を発生させる。この測定値は、２
個の抵抗の一方に結合する、第２半導体素子の主電流通
路の両端にも発生する。
２の例では、前記分圧器が、少なくとも２個の抵抗から
成る直列回路を具え、該直列回路を前記接合と並列に結
合し、前記２個の抵抗の一方を、前記第２半導体素子の
主電流通路と並列に結合することを特徴とする。２個の
抵抗を第１半導体素子の接合と並列に結合しているの
で、この接合電圧は、この２個の抵抗を流れる電流に変
換される。この電流は、２個の抵抗の一方の抵抗の両端
に、接合電圧の測定値を発生させる。この測定値は、２
個の抵抗の一方に結合する、第２半導体素子の主電流通
路の両端にも発生する。
【００１０】本発明によるバンドギャップ基準回路の第
３の例では、前記第１半導体素子が、第２電流源を介し
て第２電源端子に結合されている単一方向性素子を具え
ていることを特徴とする。この第２電流源は、単一方向
性素子に特定の電流を供給する。この電流は、前記単一
方向性素子の両端に、接合電圧を発生させる。電源電圧
を増大させる必要のない第２電流源の両端には、飽和電
圧のみが必要とされる。
３の例では、前記第１半導体素子が、第２電流源を介し
て第２電源端子に結合されている単一方向性素子を具え
ていることを特徴とする。この第２電流源は、単一方向
性素子に特定の電流を供給する。この電流は、前記単一
方向性素子の両端に、接合電圧を発生させる。電源電圧
を増大させる必要のない第２電流源の両端には、飽和電
圧のみが必要とされる。
【００１１】本発明によるバンドギャップ基準回路の第
４の例では、前記第１半導体素子と、前記第１電流源
と、前記第２電流源とによって、PTAT電流源回路の一部
を形成することを特徴とする。この例によって、極めて
コンパクトな構造のバンドギャップ基準回路を提供する
ことができる。この本発明によるバンドギャップ基準回
路の第４の例では更に、前記PTAT電流源回路が、各々ベ
ース、コレクタ及びエミッタを有する第１、第２、第
３、及び第４トランジスタと、他の抵抗とを具え；前記
第１トランジスタのエミッタを、前記他の抵抗を介して
第１電源端子に結合し；前記第１トランジスタのベース
を、前記第１半導体素子と前記第２電源端子との間のポ
イントに結合するとともに、前記第２トランジスタのベ
ースに結合し；前記第２トランジスタのエミッタを前記
第１電源端子に結合し；前記第１トランジスタのコレク
タを、前記第２電流源の制御電極に結合するとともに、
第３トランジスタのコレクタに結合し；第４トランジス
タのエミッタと同様に、第３トランジスタのエミッタ
を、第２電源端子に結合し、第３トランジスタのベース
を、相互結合されている第４トランジスタのベース及び
コレクタに結合するとともに、第２トランジスタのコレ
クタに結合することを特徴とする。
４の例では、前記第１半導体素子と、前記第１電流源
と、前記第２電流源とによって、PTAT電流源回路の一部
を形成することを特徴とする。この例によって、極めて
コンパクトな構造のバンドギャップ基準回路を提供する
ことができる。この本発明によるバンドギャップ基準回
路の第４の例では更に、前記PTAT電流源回路が、各々ベ
ース、コレクタ及びエミッタを有する第１、第２、第
３、及び第４トランジスタと、他の抵抗とを具え；前記
第１トランジスタのエミッタを、前記他の抵抗を介して
第１電源端子に結合し；前記第１トランジスタのベース
を、前記第１半導体素子と前記第２電源端子との間のポ
イントに結合するとともに、前記第２トランジスタのベ
ースに結合し；前記第２トランジスタのエミッタを前記
第１電源端子に結合し；前記第１トランジスタのコレク
タを、前記第２電流源の制御電極に結合するとともに、
第３トランジスタのコレクタに結合し；第４トランジス
タのエミッタと同様に、第３トランジスタのエミッタ
を、第２電源端子に結合し、第３トランジスタのベース
を、相互結合されている第４トランジスタのベース及び
コレクタに結合するとともに、第２トランジスタのコレ
クタに結合することを特徴とする。
【００１２】本発明によるバンドギャップ基準回路の第
５の例では、前記第１電流源と前記抵抗素子とを、バッ
ファ回路を介して出力端子に結合することを特徴とす
る。バッファ回路を挿入することによって、バンドギャ
ップ基準回路の出力端子に結合する負荷の影響を小さく
することができる。この本発明によるバンドギャップ基
準回路の第５の例では更に、前記バッファ回路が：前記
第１電流源及び前記抵抗素子に結合する第１入力端子
と；前記出力端子に結合する第２入力端子と；テイル電
流源を介して前記第１電源端子に結合する共通端子と；
ロード素子を介して前記第２電源端子に結合するととも
に、主電流通路を前記第２電源端子と前記出力端子との
間に結合している出力トランジスタの制御電極に結合す
る第１出力端子と；前記第２電源端子に結合する第２出
力端子；とを有している差動対を具えていることを特徴
とする。この構成のバンドギャップ基準回路によって、
負荷による悪影響を受けることなしに、比較的大きな電
流が得られる。
５の例では、前記第１電流源と前記抵抗素子とを、バッ
ファ回路を介して出力端子に結合することを特徴とす
る。バッファ回路を挿入することによって、バンドギャ
ップ基準回路の出力端子に結合する負荷の影響を小さく
することができる。この本発明によるバンドギャップ基
準回路の第５の例では更に、前記バッファ回路が：前記
第１電流源及び前記抵抗素子に結合する第１入力端子
と；前記出力端子に結合する第２入力端子と；テイル電
流源を介して前記第１電源端子に結合する共通端子と；
ロード素子を介して前記第２電源端子に結合するととも
に、主電流通路を前記第２電源端子と前記出力端子との
間に結合している出力トランジスタの制御電極に結合す
る第１出力端子と；前記第２電源端子に結合する第２出
力端子；とを有している差動対を具えていることを特徴
とする。この構成のバンドギャップ基準回路によって、
負荷による悪影響を受けることなしに、比較的大きな電
流が得られる。
【００１３】以下図面を参照して本発明を説明するに、
それぞれの図面において、同一の構成部分には同一の参
照番号を付す。
それぞれの図面において、同一の構成部分には同一の参
照番号を付す。
【００１４】図１は、従来のバンドギャップ基準回路を
示す図である。この回路は、先に引用した学術論文の図
4.1 に示されている回路に相当するものである。この回
路は、トランジスタT1によって構成されPTAT（ Proport
ional To Absolute Temperature （絶対温度に比例す
る））電流源回路10の一部を形成する第１半導体素子
と、抵抗R1によって形成される抵抗素子と、トランジス
タT2によって構成され電流ミラー回路20の一部を形成す
る電流源とを具えている。PTAT電流源回路10は、トラン
ジスタT1に加えて、抵抗R2とトランジスタT3とを具えて
いる。一方、電流ミラー回路20は、トランジスタT2に加
えて、トランジスタT4を具えている。トランジスタT1、
T2、T3及びT4は、それぞれベース、コレクタ及びエミッ
タを具えている。トランジスタT1は、そのベースとその
コレクタとを違いに結合し、ダイオードとして機能す
る。更に、トランジスタT1のベース及びコレクタを、抵
抗R1を介して出力端子３に結合するともに、トランジス
タT3のベースに結合する。トランジスタT1及びT3のエミ
ッタを第１電源端子１に結合し、抵抗R2を、トランジス
タT3のエミッタと電源端子１との間に結合する。トラン
ジスタT3のエミッタ領域は、トランジスタT1のエミッタ
領域のｎ倍である。トランジスタT2のベースを、トラン
ジスタT4のベースとコレクタの両方に結合することによ
って、トランジスタT4もダイオードとして機能する。ト
ランジスタT2及びT4のエミッタを、第２電源端子２に結
合する。トランジスタT2のエミッタ領域は、トランジス
タT4のエミッタ領域のｐ倍である。トランジスタT2のコ
レクタを出力端子３に結合し、トランジスタT4のコレク
タをトランジスタT3のコレクタに結合する。このように
して構成されるバンドギャップ基準回路において、電流
源によって発生する基準電流は、トランジスタT2の主電
流、少なくとも抵抗R1とトランジスタT1の両方を流れる
主電流の測定値に相当し、第１半導体素子の接合の両端
に発生する接合電圧は、主電流によってダイオード接続
トランジスタT1のベースとエミッタとの間に発生するベ
ース−エミッタ間電圧に相当するものである。トランジ
スタT1のベースをトランジスタT3のベースに結合し、ト
ランジスタT1のエミッタとトランジスタT3のエミッタと
を、第１電圧端子１と抵抗R2とを介して結合しているの
で、トランジスタT1のベース−エミッタ電圧とトランジ
スタT3のベース−エミッタ電圧との電圧差に等しい電圧
は、抵抗R2の両端で得られる。この抵抗R2は、一般的に
知られているように、結果として発生する電圧を、温度
係数が正のPTAT電流に変換する。このPTAT電流が、トラ
ンジスタT3を介してダイオード接続トランジスタT4から
得られ、このトランジスタT4が、トランジスタT2と相ま
って電流ミラー回路20を形成するので、トランジスタT2
の主電流の温度係数も正である。従来のバンドギャップ
基準回路は、温度係数が正の主電流と温度係数が負であ
るトランジスタT1のベース−エミッタ電圧とに基づき、
特定の温度係数の基準電圧を発生させる。ここで、主電
流は、抵抗R1の両端に、温度係数が正の補償電圧を発生
させる。発生する基準電圧は、例えば出力端子３と電源
端子１との間で得ることができる。この基準電圧は、補
償電圧とベース−エミッタ電圧との和に等しく、この基
準電圧の温度係数は、補償電圧の正の温度係数及びベー
ス−エミッタ電圧の負の温度係数によって決定される。
前記２個の温度係数は、バンドギャップ基準回路のパラ
メータ及び寸法に依存している。従来のバンドギャップ
基準回路の欠点は、必要とされる電源電圧である。例え
ば、基準電圧の温度係数が単位温度当たりほぼゼロであ
る場合、補償電圧とベース−エミッタ電圧との和は、ベ
ース−エミッタ電圧に含まれるバンドギャップ電圧によ
って主に決定される。このバンドギャップ電圧は、物理
的に一定であり、シリコンの場合1.205 ボルトである。
従って、この場合に必要な電源電圧は、トランジスタT2
によって生じる少なくとも一つの飽和電圧に、補償電圧
とベース−エミッタ電圧との和を加えたものに等しく、
標準ボタンセルが供給する電圧（1.2 ボルト）よりも大
きい。このため、比較的低い電源電圧が必要な回路内で
バンドギャップ基準回路を使用することができなくな
る。更に詳しい情報は、前記学術論文、及び”Analysis
and Design of Analog Integrated Circuits ”という
タイトルのグレイ（P.Gray）及びメイジャー（R.Meije
r）によるハンドブック第２版に記載されている。この
ハンドブックでは289 ページから、単位温度当たりの温
度係数がほぼゼロの基準電圧の誘導及び計算が記載され
ている。
示す図である。この回路は、先に引用した学術論文の図
4.1 に示されている回路に相当するものである。この回
路は、トランジスタT1によって構成されPTAT（ Proport
ional To Absolute Temperature （絶対温度に比例す
る））電流源回路10の一部を形成する第１半導体素子
と、抵抗R1によって形成される抵抗素子と、トランジス
タT2によって構成され電流ミラー回路20の一部を形成す
る電流源とを具えている。PTAT電流源回路10は、トラン
ジスタT1に加えて、抵抗R2とトランジスタT3とを具えて
いる。一方、電流ミラー回路20は、トランジスタT2に加
えて、トランジスタT4を具えている。トランジスタT1、
T2、T3及びT4は、それぞれベース、コレクタ及びエミッ
タを具えている。トランジスタT1は、そのベースとその
コレクタとを違いに結合し、ダイオードとして機能す
る。更に、トランジスタT1のベース及びコレクタを、抵
抗R1を介して出力端子３に結合するともに、トランジス
タT3のベースに結合する。トランジスタT1及びT3のエミ
ッタを第１電源端子１に結合し、抵抗R2を、トランジス
タT3のエミッタと電源端子１との間に結合する。トラン
ジスタT3のエミッタ領域は、トランジスタT1のエミッタ
領域のｎ倍である。トランジスタT2のベースを、トラン
ジスタT4のベースとコレクタの両方に結合することによ
って、トランジスタT4もダイオードとして機能する。ト
ランジスタT2及びT4のエミッタを、第２電源端子２に結
合する。トランジスタT2のエミッタ領域は、トランジス
タT4のエミッタ領域のｐ倍である。トランジスタT2のコ
レクタを出力端子３に結合し、トランジスタT4のコレク
タをトランジスタT3のコレクタに結合する。このように
して構成されるバンドギャップ基準回路において、電流
源によって発生する基準電流は、トランジスタT2の主電
流、少なくとも抵抗R1とトランジスタT1の両方を流れる
主電流の測定値に相当し、第１半導体素子の接合の両端
に発生する接合電圧は、主電流によってダイオード接続
トランジスタT1のベースとエミッタとの間に発生するベ
ース−エミッタ間電圧に相当するものである。トランジ
スタT1のベースをトランジスタT3のベースに結合し、ト
ランジスタT1のエミッタとトランジスタT3のエミッタと
を、第１電圧端子１と抵抗R2とを介して結合しているの
で、トランジスタT1のベース−エミッタ電圧とトランジ
スタT3のベース−エミッタ電圧との電圧差に等しい電圧
は、抵抗R2の両端で得られる。この抵抗R2は、一般的に
知られているように、結果として発生する電圧を、温度
係数が正のPTAT電流に変換する。このPTAT電流が、トラ
ンジスタT3を介してダイオード接続トランジスタT4から
得られ、このトランジスタT4が、トランジスタT2と相ま
って電流ミラー回路20を形成するので、トランジスタT2
の主電流の温度係数も正である。従来のバンドギャップ
基準回路は、温度係数が正の主電流と温度係数が負であ
るトランジスタT1のベース−エミッタ電圧とに基づき、
特定の温度係数の基準電圧を発生させる。ここで、主電
流は、抵抗R1の両端に、温度係数が正の補償電圧を発生
させる。発生する基準電圧は、例えば出力端子３と電源
端子１との間で得ることができる。この基準電圧は、補
償電圧とベース−エミッタ電圧との和に等しく、この基
準電圧の温度係数は、補償電圧の正の温度係数及びベー
ス−エミッタ電圧の負の温度係数によって決定される。
前記２個の温度係数は、バンドギャップ基準回路のパラ
メータ及び寸法に依存している。従来のバンドギャップ
基準回路の欠点は、必要とされる電源電圧である。例え
ば、基準電圧の温度係数が単位温度当たりほぼゼロであ
る場合、補償電圧とベース−エミッタ電圧との和は、ベ
ース−エミッタ電圧に含まれるバンドギャップ電圧によ
って主に決定される。このバンドギャップ電圧は、物理
的に一定であり、シリコンの場合1.205 ボルトである。
従って、この場合に必要な電源電圧は、トランジスタT2
によって生じる少なくとも一つの飽和電圧に、補償電圧
とベース−エミッタ電圧との和を加えたものに等しく、
標準ボタンセルが供給する電圧（1.2 ボルト）よりも大
きい。このため、比較的低い電源電圧が必要な回路内で
バンドギャップ基準回路を使用することができなくな
る。更に詳しい情報は、前記学術論文、及び”Analysis
and Design of Analog Integrated Circuits ”という
タイトルのグレイ（P.Gray）及びメイジャー（R.Meije
r）によるハンドブック第２版に記載されている。この
ハンドブックでは289 ページから、単位温度当たりの温
度係数がほぼゼロの基準電圧の誘導及び計算が記載され
ている。
【００１５】
【実施例】以下本発明を実施例につき説明するに、図２
は、本発明によるバンドギャップ基準回路を示す図であ
る。図１と同様にして、第１半導体素子と抵抗素子と
を、トランジスタT1と抵抗R1とによって構成する。一
方、ダイオード接続トランジスタT1を、端子４と電源端
子１との間に結合する。電源端子２と出力端子３との間
に結合される電流源を、第１電流源J1によって構成す
る。この温度係数が正の基準電流を発生させるための第
１電流源J1は、種々の方法で構成することができる。ト
ランジスタT5によって構成される第２半導体素子を、抵
抗R1と直列に、出力端子３と電源端子１との間に結合す
る。このトランジスタT5は、そのベースを端子４に結合
し、その主電流通路を抵抗R1と電源端子１との間に結合
する。分圧器を、トランジスタT1と並列に、端子４と電
源端子１との間に結合する。分圧器は、端子４と、抵抗
R1とトランジスタT5の主電流通路との間に位置するポイ
ントとの間に結合される抵抗R3と；前記ポイントと電源
端子１との間に結合される抵抗R4；とを具えている。こ
の構成のバンドギャップ基準回路において、第２電流源
J2は電流をダイオード接続トランジスタT1に供給する。
この結果、分圧器と並列に結合されるトランジスタT1の
両端に、負の温度係数のベース−エミッタ電圧が発生す
る。分圧器に関して、結果としてベース−エミッタ電圧
によって、抵抗R3及び抵抗R4の両方を流れる電流が発生
する。ベース−エミッタ電圧の測定は、トランジスタT5
の主電流通路と並列に結合される抵抗R4の両端で行われ
る。トランジスタT5は、ベース−エミッタ電圧によって
駆動される。このことも結果的に、トランジスタT5の主
電流通路の両端に発生するベース−エミッタ電圧を測定
することとなる。この測定値は、分圧器によって変化し
得る。本発明によれば、出力端子３と電源端子１との間
の基準電圧は、温度係数が正である抵抗R1を流れる基準
電流によって生じる補償電圧と、主電流通路の両端のベ
ース−エミッタ電圧の測定値との和によって規定され
る。基準電圧の温度係数は、温度係数が正である補償電
圧、及び温度係数が負である測定値に依存している。補
償電圧が基準電流に依存しており、測定値が可変である
ので、本発明において必要とされる最小供給電圧は、電
流源J2によって生じる飽和電圧に、トランジスタT1の両
端にかかるベース−エミッタ電圧を加えた電圧によって
決定される。この時の供給電圧において、単位温度当た
りの温度係数がほぼゼロの基準電圧を実現することがで
きる。
は、本発明によるバンドギャップ基準回路を示す図であ
る。図１と同様にして、第１半導体素子と抵抗素子と
を、トランジスタT1と抵抗R1とによって構成する。一
方、ダイオード接続トランジスタT1を、端子４と電源端
子１との間に結合する。電源端子２と出力端子３との間
に結合される電流源を、第１電流源J1によって構成す
る。この温度係数が正の基準電流を発生させるための第
１電流源J1は、種々の方法で構成することができる。ト
ランジスタT5によって構成される第２半導体素子を、抵
抗R1と直列に、出力端子３と電源端子１との間に結合す
る。このトランジスタT5は、そのベースを端子４に結合
し、その主電流通路を抵抗R1と電源端子１との間に結合
する。分圧器を、トランジスタT1と並列に、端子４と電
源端子１との間に結合する。分圧器は、端子４と、抵抗
R1とトランジスタT5の主電流通路との間に位置するポイ
ントとの間に結合される抵抗R3と；前記ポイントと電源
端子１との間に結合される抵抗R4；とを具えている。こ
の構成のバンドギャップ基準回路において、第２電流源
J2は電流をダイオード接続トランジスタT1に供給する。
この結果、分圧器と並列に結合されるトランジスタT1の
両端に、負の温度係数のベース−エミッタ電圧が発生す
る。分圧器に関して、結果としてベース−エミッタ電圧
によって、抵抗R3及び抵抗R4の両方を流れる電流が発生
する。ベース−エミッタ電圧の測定は、トランジスタT5
の主電流通路と並列に結合される抵抗R4の両端で行われ
る。トランジスタT5は、ベース−エミッタ電圧によって
駆動される。このことも結果的に、トランジスタT5の主
電流通路の両端に発生するベース−エミッタ電圧を測定
することとなる。この測定値は、分圧器によって変化し
得る。本発明によれば、出力端子３と電源端子１との間
の基準電圧は、温度係数が正である抵抗R1を流れる基準
電流によって生じる補償電圧と、主電流通路の両端のベ
ース−エミッタ電圧の測定値との和によって規定され
る。基準電圧の温度係数は、温度係数が正である補償電
圧、及び温度係数が負である測定値に依存している。補
償電圧が基準電流に依存しており、測定値が可変である
ので、本発明において必要とされる最小供給電圧は、電
流源J2によって生じる飽和電圧に、トランジスタT1の両
端にかかるベース−エミッタ電圧を加えた電圧によって
決定される。この時の供給電圧において、単位温度当た
りの温度係数がほぼゼロの基準電圧を実現することがで
きる。
【００１６】図３は、本発明によるバンドギャップ基準
回路の他の一例を示す図である。この例は、PTAT電流源
回路11、電流ミラー回路21、及びバッファ回路31を加え
ている点、及びベースを電流ミラー回路21に結合し、主
電流通路を電源端子２と端子４との間に結合しているト
ランジスタT6によって第２電流源を構成する点におい
て、図２に示す例と異なっている。PTAT電流源回路11
は、トランジスタT1によって形成される第１半導体素子
と、トランジスタT7と、トランジスタT8と、抵抗R5とを
具えている。各トランジスタのエミッタ領域の寸法は、
それぞれ異なっている。電流ミラー回路21は、トランジ
スタT2によって形成される電流源と、トランジスタT9
と、トランジスタT10 とを具えている。各トランジスタ
のエミッタ領域の寸法は、それぞれ異なっている。バッ
ファ回路31は、トランジスタT11 とトランジスタT12 と
によって形成される差動対と、トランジスタT13 から成
るテイル（tail）電流源と、トランジスタT14 から成る
ロード素子（load element）と、出力トランジスタT15
とを具えている。この例において、これらトランジスタ
は、それぞれベース、コレクタ及びエミッタを具え、ト
ランジスタT1のベースをトランジスタT7及びT8のベース
に結合する。トランジスタT7及びT8のエミッタの各々を
電源端子１に結合し、抵抗R5を、トランジスタT7のエミ
ッタと電源端子１との間に結合する。トランジスタT2の
ベースを、トランジスタT9及びT10 のベースに結合する
とともに、トランジスタT10 のコレクタに結合し、トラ
ンジスタT10 がダイオードとして機能するようにする。
トランジスタT9及びT10 の各エミッタを電源端子２に結
合し、トランジスタT9のコレクタをトランジスタT6のベ
ースに結合するとともに、トランジスタT7のコレクタに
結合する。ダイオード接続トランジスタT10 のコレクタ
をトランジスタT8のコレクタに結合する。トランジスタ
T9及びT10 のベース及びエミッタと同様に、トランジス
タT14 のベースをトランジスタT2のベースに結合し、ト
ランジスタT14 のエミッタを電源端子２に結合する。ト
ランジスタT11 のベースを、トランジスタT2の主電流通
路と抵抗R1との両方の結合し、トランジスタT12 のベー
スを出力端子３に結合し、トランジスタT11 及びT12 の
各エミッタをトランジスタT13 のコレクタに結合し、ト
ランジスタT13 のベースを端子４に結合し、トランジス
タT13 のエミッタを電源端子１に結合する。トランジス
タT11 のコレクタを、トランジスタT14 のコレクタと、
トランジスタT15 のベースとに結合し、このトランジス
タT15 のコレクタを電源端子２に結合するとともに、そ
のエミッタを出力端子３に結合する。トランジスタT2の
コレクタも電源端子２に結合する。このように結合され
るバンドギャップ基準回路は、温度係数が正の基準電流
を発生させる電流源を構成することができ、バッファ回
路31によって、出力端子３に結合する負荷の回路への影
響を小さくすることができる。バッファ回路31では、ト
ランジスタT11 及びトランジスタT12 によって、出力端
子３と電源端子１との間の基準電圧が、抵抗R1の両端に
かかる補償電圧とトランジスタT5の主電流通路にわたる
ベース−エミッタ電圧の測定値との和に等しいことが保
証され、トランジスタT15 が電流を出力端子３に供給す
る。トランジスタT13 及びT14 は所望の電流設定をバッ
ファ回路31で行う。トランジスタT13 は、トランジスタ
T1，T5，T7及びT8に対し電流設定を行うことができ、ト
ランジスタT14 は、トランジスタT2，T9及びT10 に対し
電流設定を行うことができる。PTAT電流源回路11及び電
流ミラー回路21の動作に関し、図１に関連させて説明す
る。トランジスタT7及びT10 と抵抗R5とは、トランジス
タT3及びT4と抵抗R2とに対応し、トランジスタT8及びT9
によって、トランジスタT3及びT4に対するトランジスタ
T7及びT10 の負荷を減少させることができる。更に、ト
ランジスタT6はベース電流をトランジスタT7のコレクタ
に供給する。この供給量は、好適な寸法の場合、トラン
ジスタT2，T9，T10 及びT14 によってトランジスタT8の
コレクタに供給されるベース電流に等しい。トランジス
タT7とトランジスタT8のいずれもダイオード接続せず
に、対称性の改善、及びこれによる性能の改善を行う。
これらのトランジスタT7及びT8は、PTAT電流源回路11の
中心部分を構成する。この例は、本発明によるバンドギ
ャップ基準回路のコンパクトな実現例である。PTAT電流
源回路11と電流ミラー回路21との組み合わせによる実現
例は、電源電圧の変化による影響を受けず、バッファ回
路31を設ける実現例は、比較的大きな出力電流を供給す
ることができる。これにもかかわらず、この実現例は比
較的小さな電源電圧で動作し、この基準電圧において、
分圧器を用いることによって単位温度当たりの温度係数
がゼロである基準電圧を得ることができる。
回路の他の一例を示す図である。この例は、PTAT電流源
回路11、電流ミラー回路21、及びバッファ回路31を加え
ている点、及びベースを電流ミラー回路21に結合し、主
電流通路を電源端子２と端子４との間に結合しているト
ランジスタT6によって第２電流源を構成する点におい
て、図２に示す例と異なっている。PTAT電流源回路11
は、トランジスタT1によって形成される第１半導体素子
と、トランジスタT7と、トランジスタT8と、抵抗R5とを
具えている。各トランジスタのエミッタ領域の寸法は、
それぞれ異なっている。電流ミラー回路21は、トランジ
スタT2によって形成される電流源と、トランジスタT9
と、トランジスタT10 とを具えている。各トランジスタ
のエミッタ領域の寸法は、それぞれ異なっている。バッ
ファ回路31は、トランジスタT11 とトランジスタT12 と
によって形成される差動対と、トランジスタT13 から成
るテイル（tail）電流源と、トランジスタT14 から成る
ロード素子（load element）と、出力トランジスタT15
とを具えている。この例において、これらトランジスタ
は、それぞれベース、コレクタ及びエミッタを具え、ト
ランジスタT1のベースをトランジスタT7及びT8のベース
に結合する。トランジスタT7及びT8のエミッタの各々を
電源端子１に結合し、抵抗R5を、トランジスタT7のエミ
ッタと電源端子１との間に結合する。トランジスタT2の
ベースを、トランジスタT9及びT10 のベースに結合する
とともに、トランジスタT10 のコレクタに結合し、トラ
ンジスタT10 がダイオードとして機能するようにする。
トランジスタT9及びT10 の各エミッタを電源端子２に結
合し、トランジスタT9のコレクタをトランジスタT6のベ
ースに結合するとともに、トランジスタT7のコレクタに
結合する。ダイオード接続トランジスタT10 のコレクタ
をトランジスタT8のコレクタに結合する。トランジスタ
T9及びT10 のベース及びエミッタと同様に、トランジス
タT14 のベースをトランジスタT2のベースに結合し、ト
ランジスタT14 のエミッタを電源端子２に結合する。ト
ランジスタT11 のベースを、トランジスタT2の主電流通
路と抵抗R1との両方の結合し、トランジスタT12 のベー
スを出力端子３に結合し、トランジスタT11 及びT12 の
各エミッタをトランジスタT13 のコレクタに結合し、ト
ランジスタT13 のベースを端子４に結合し、トランジス
タT13 のエミッタを電源端子１に結合する。トランジス
タT11 のコレクタを、トランジスタT14 のコレクタと、
トランジスタT15 のベースとに結合し、このトランジス
タT15 のコレクタを電源端子２に結合するとともに、そ
のエミッタを出力端子３に結合する。トランジスタT2の
コレクタも電源端子２に結合する。このように結合され
るバンドギャップ基準回路は、温度係数が正の基準電流
を発生させる電流源を構成することができ、バッファ回
路31によって、出力端子３に結合する負荷の回路への影
響を小さくすることができる。バッファ回路31では、ト
ランジスタT11 及びトランジスタT12 によって、出力端
子３と電源端子１との間の基準電圧が、抵抗R1の両端に
かかる補償電圧とトランジスタT5の主電流通路にわたる
ベース−エミッタ電圧の測定値との和に等しいことが保
証され、トランジスタT15 が電流を出力端子３に供給す
る。トランジスタT13 及びT14 は所望の電流設定をバッ
ファ回路31で行う。トランジスタT13 は、トランジスタ
T1，T5，T7及びT8に対し電流設定を行うことができ、ト
ランジスタT14 は、トランジスタT2，T9及びT10 に対し
電流設定を行うことができる。PTAT電流源回路11及び電
流ミラー回路21の動作に関し、図１に関連させて説明す
る。トランジスタT7及びT10 と抵抗R5とは、トランジス
タT3及びT4と抵抗R2とに対応し、トランジスタT8及びT9
によって、トランジスタT3及びT4に対するトランジスタ
T7及びT10 の負荷を減少させることができる。更に、ト
ランジスタT6はベース電流をトランジスタT7のコレクタ
に供給する。この供給量は、好適な寸法の場合、トラン
ジスタT2，T9，T10 及びT14 によってトランジスタT8の
コレクタに供給されるベース電流に等しい。トランジス
タT7とトランジスタT8のいずれもダイオード接続せず
に、対称性の改善、及びこれによる性能の改善を行う。
これらのトランジスタT7及びT8は、PTAT電流源回路11の
中心部分を構成する。この例は、本発明によるバンドギ
ャップ基準回路のコンパクトな実現例である。PTAT電流
源回路11と電流ミラー回路21との組み合わせによる実現
例は、電源電圧の変化による影響を受けず、バッファ回
路31を設ける実現例は、比較的大きな出力電流を供給す
ることができる。これにもかかわらず、この実現例は比
較的小さな電源電圧で動作し、この基準電圧において、
分圧器を用いることによって単位温度当たりの温度係数
がゼロである基準電圧を得ることができる。
【００１７】本発明は、ここに開示されている実施例に
限定されるものではなく、要旨を変更しない範囲内で種
々の変形または変更が可能である。例えば、温度依存性
の電源の場合、出力端子と第２電源端子との間で、基準
電圧を取り出すことができる。更に、PTAT電流源回路及
び電流ミラー回路の両方を具えている電流源、半導体素
子、分圧器及びバッファ回路を種々の態様で実現できる
こと明らかである。更に、この実施例に用いられている
トランジスタに関して、逆の導電型のトランジスタ及び
他の種類のトランジスタ、例えば、ユニポーラトランジ
スタを用いることができること明らかである。
限定されるものではなく、要旨を変更しない範囲内で種
々の変形または変更が可能である。例えば、温度依存性
の電源の場合、出力端子と第２電源端子との間で、基準
電圧を取り出すことができる。更に、PTAT電流源回路及
び電流ミラー回路の両方を具えている電流源、半導体素
子、分圧器及びバッファ回路を種々の態様で実現できる
こと明らかである。更に、この実施例に用いられている
トランジスタに関して、逆の導電型のトランジスタ及び
他の種類のトランジスタ、例えば、ユニポーラトランジ
スタを用いることができること明らかである。
【図１】従来のバンドギャップ基準回路を示す図であ
る。
る。
【図２】本発明によるバンドギャップ基準回路の一例を
示す図である。
示す図である。
【図３】本発明によるバンドギャップ基準回路の他の一
例を示す図である。
例を示す図である。
１ 第１電源端子 ２ 第２電源端子 ３ 出力端子 10,11 PTAT電流源回路 20,21 電流ミラー回路 31 バッファ回路 T1 第１半導体素子 T5 第２半導体素子 (R3, R4) 分圧器 J1 第１電流源 J2 第２電流源 (T11, T12) 差動対 T13 テイル電流源 T14 ロード素子 T15 出力トランジスタ
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔ ｈｅ Ｎｅｔｈｅｒｌａｎｄｓ (56)参考文献 特開 昭57−91008（ＪＰ，Ａ) 特開 平２−227710（ＪＰ，Ａ) 特開 昭58−97712（ＪＰ，Ａ) 特開 昭61−39879（ＪＰ，Ａ) 実開 平２−63108（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 3/30
Claims (8)
- 【請求項１】 第１電源端子と第２電源端子との間に結
合され、温度係数が負である接合電圧を発生させるため
の少なくとも一つの接合を有している第１半導体素子
と； 前記第２電源端子と出力端子との間に結合され、温度係
数が正である基準電流を発生させる第１電流源と； 前記出力端子と第１電源端子との間に結合され、少なく
とも基準電流の測定を行う抵抗素子； とを具えている、特定の温度係数を有している基準電圧
を発生させるバンドギャップ基準回路において、 該バンドギャップ基準回路が更に、第２半導体素子と分
圧器とを具え、前記第２半導体素子の主電流通路を前記
第１電源端子と前記出力端子との間に前記抵抗素子と直
列に結合し、前記分圧器が、前記第２半導体素子の主電
流通路の両端の接合電圧を測定できるように構成するこ
とを特徴とするバンドギャップ基準回路。 - 【請求項２】 更に、前記第２半導体素子の制御電極
を、前記第１半導体素子と前記第２電源端子との間に位
置するポイントに結合することを特徴とする請求項１に
記載のバンドギャップ基準回路。 - 【請求項３】 前記分圧器が、少なくとも２個の抵抗か
ら成る直列回路を具え、該直列回路を前記接合と並列に
結合し、前記２個の抵抗の一方を、前記第２半導体素子
の主電流通路と並列に結合することを特徴とする請求項
１又は２に記載のバンドギャップ基準回路。 - 【請求項４】 前記第１半導体素子が、第２電流源を介
して第２電源端子に結合されている単一方向性素子を具
えていることを特徴とする請求項１，２又は３に記載の
バンドギャップ基準回路。 - 【請求項５】 前記第１半導体素子と、前記第１電流源
と、前記第２電流源とによって、PTAT（Proportional T
o Absolute Temperature）電流源回路の一部を形成する
ことを特徴とする請求項４に記載のバンドギャップ基準
回路。 - 【請求項６】 前記PTAT電流源回路が、各々ベース、コ
レクタ及びエミッタを有する第１、第２、第３、及び第
４トランジスタと、他の抵抗とを具え； 前記第１トランジスタのエミッタを、前記他の抵抗を介
して第１電源端子に結合し； 前記第１トランジスタのベースを、前記第１半導体素子
と前記第２電源端子との間のポイントに結合するととも
に、前記第２トランジスタのベースに結合し； 前記第２トランジスタのエミッタを前記第１電源端子に
結合し； 前記第１トランジスタのコレクタを、前記第２電流源の
制御電極に結合するとともに、第３トランジスタのコレ
クタに結合し； 第４トランジスタのエミッタと同様に、第３トランジス
タのエミッタを、第２電源端子に結合し、第３トランジ
スタのベースを、相互結合されている第４トランジスタ
のベース及びコレクタに結合するとともに、第２トラン
ジスタのコレクタに結合することを特徴とする請求項５
に記載のバンドギャップ基準回路。 - 【請求項７】 前記第１電流源と前記抵抗素子とを、バ
ッファ回路を介して出力端子に結合することを特徴とす
る請求項１〜６のいづれか一項に記載のバンドギャップ
基準回路。 - 【請求項８】 前記バッファ回路が： 前記第１電流源及び前記抵抗素子に結合する第１入力端
子と；前記出力端子に結合する第２入力端子と；テイル
電流源を介して前記第１電源端子に結合する共通端子
と；ロード素子を介して前記第２電源端子に結合すると
ともに、主電流通路を前記第２電源端子と前記出力端子
との間に結合している出力トランジスタの制御電極に結
合する第１出力端子と；前記第２電源端子に結合する第
２出力端子；とを有している差動対を具えていることを
特徴とする請求項７に記載のバンドギャップ基準回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL9002392 | 1990-11-02 | ||
| NL9002392A NL9002392A (nl) | 1990-11-02 | 1990-11-02 | Bandgap-referentie-schakeling. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04266110A JPH04266110A (ja) | 1992-09-22 |
| JP3194604B2 true JP3194604B2 (ja) | 2001-07-30 |
Family
ID=19857915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28795791A Expired - Fee Related JP3194604B2 (ja) | 1990-11-02 | 1991-11-01 | バンドギャップ基準回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5168210A (ja) |
| EP (1) | EP0483913B1 (ja) |
| JP (1) | JP3194604B2 (ja) |
| KR (1) | KR100233761B1 (ja) |
| DE (1) | DE69116641T2 (ja) |
| HK (1) | HK170896A (ja) |
| NL (1) | NL9002392A (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69224136T2 (de) * | 1991-10-21 | 1998-07-16 | Matsushita Electric Ind Co Ltd | Spannungsgeneratoreinrichtung |
| WO1993026078A1 (en) * | 1992-06-10 | 1993-12-23 | Digital Equipment Corporation | High power factor switched dc power supply |
| JPH0746082A (ja) * | 1993-07-30 | 1995-02-14 | Nippondenso Co Ltd | フィルタ回路 |
| EP0658835B1 (en) * | 1993-12-17 | 1999-10-06 | STMicroelectronics S.r.l. | Low supply voltage, band-gap voltage reference |
| US5512817A (en) * | 1993-12-29 | 1996-04-30 | At&T Corp. | Bandgap voltage reference generator |
| US5602466A (en) * | 1994-02-22 | 1997-02-11 | Motorola Inc. | Dual output temperature compensated voltage reference |
| FR2721119B1 (fr) * | 1994-06-13 | 1996-07-19 | Sgs Thomson Microelectronics | Source de courant stable en température. |
| AT403532B (de) * | 1994-06-24 | 1998-03-25 | Semcotec Handel | Verfahren zur temperaturstabilisierung |
| US5646518A (en) * | 1994-11-18 | 1997-07-08 | Lucent Technologies Inc. | PTAT current source |
| US5742154A (en) * | 1995-06-30 | 1998-04-21 | Maxim Integrated Products | Multi-stage current feedback amplifier |
| US5666046A (en) * | 1995-08-24 | 1997-09-09 | Motorola, Inc. | Reference voltage circuit having a substantially zero temperature coefficient |
| DE19535807C1 (de) * | 1995-09-26 | 1996-10-24 | Siemens Ag | Schaltungsanordnung zur Erzeugung eines Biaspotentials |
| US5774013A (en) * | 1995-11-30 | 1998-06-30 | Rockwell Semiconductor Systems, Inc. | Dual source for constant and PTAT current |
| WO2000030251A1 (en) * | 1998-11-12 | 2000-05-25 | Koninklijke Philips Electronics N.V. | A current generator for delivering a reference current of which the value is proportional to the absolute temperature |
| JP4314669B2 (ja) * | 1999-03-31 | 2009-08-19 | ソニー株式会社 | バンドギャップリファレンス回路 |
| US6111396A (en) * | 1999-04-15 | 2000-08-29 | Vanguard International Semiconductor Corporation | Any value, temperature independent, voltage reference utilizing band gap voltage reference and cascode current mirror circuits |
| GB2355552A (en) | 1999-10-20 | 2001-04-25 | Ericsson Telefon Ab L M | Electronic circuit for supplying a reference current |
| DE60023863T2 (de) * | 2000-01-19 | 2006-07-27 | Koninklijke Philips Electronics N.V. | Bandlückenspannungsreferenzgenerator |
| DE10139515C2 (de) * | 2001-08-10 | 2003-07-31 | Infineon Technologies Ag | Bandabstandsschaltung |
| JP4212036B2 (ja) * | 2003-06-19 | 2009-01-21 | ローム株式会社 | 定電圧発生器 |
| JP4433790B2 (ja) * | 2003-12-25 | 2010-03-17 | 株式会社デンソー | 定電圧回路 |
| CN100438330C (zh) * | 2004-04-12 | 2008-11-26 | 矽统科技股份有限公司 | 带隙参考电路 |
| JP2006018663A (ja) * | 2004-07-02 | 2006-01-19 | Fujitsu Ltd | 電流安定化回路、電流安定化方法、及び固体撮像装置 |
| US11287076B2 (en) | 2016-12-02 | 2022-03-29 | Total Piping Solutions, Inc. | Encapsulation sleeve gasket assembly with detachable inner layer |
| US11914411B2 (en) | 2020-05-07 | 2024-02-27 | Texas Instruments Incorporated | Bandgap reference with input amplifier for noise reduction |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4249122A (en) * | 1978-07-27 | 1981-02-03 | National Semiconductor Corporation | Temperature compensated bandgap IC voltage references |
| US4380728A (en) * | 1981-05-19 | 1983-04-19 | General Motors Corporation | Circuit for generating a temperature stabilized output signal |
| JPS6091425A (ja) * | 1983-10-25 | 1985-05-22 | Sharp Corp | 定電圧電源回路 |
| US4590419A (en) * | 1984-11-05 | 1986-05-20 | General Motors Corporation | Circuit for generating a temperature-stabilized reference voltage |
| US4590418A (en) * | 1984-11-05 | 1986-05-20 | General Motors Corporation | Circuit for generating a temperature stabilized reference voltage |
| GB2186452B (en) * | 1986-02-07 | 1989-12-06 | Plessey Co Plc | A bias current circuit,and cascade and ring circuits incorporating same |
| GB2186453A (en) * | 1986-02-07 | 1987-08-12 | Plessey Co Plc | Reference circuit |
| US5053640A (en) * | 1989-10-25 | 1991-10-01 | Silicon General, Inc. | Bandgap voltage reference circuit |
-
1990
- 1990-11-02 NL NL9002392A patent/NL9002392A/nl not_active Application Discontinuation
-
1991
- 1991-10-24 EP EP91202752A patent/EP0483913B1/en not_active Expired - Lifetime
- 1991-10-24 DE DE69116641T patent/DE69116641T2/de not_active Expired - Fee Related
- 1991-10-30 KR KR1019910019266A patent/KR100233761B1/ko not_active IP Right Cessation
- 1991-11-01 JP JP28795791A patent/JP3194604B2/ja not_active Expired - Fee Related
- 1991-11-01 US US07/789,375 patent/US5168210A/en not_active Expired - Fee Related
-
1996
- 1996-09-12 HK HK170896A patent/HK170896A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE69116641D1 (de) | 1996-03-07 |
| HK170896A (en) | 1996-09-20 |
| EP0483913A1 (en) | 1992-05-06 |
| EP0483913B1 (en) | 1996-01-24 |
| KR920011037A (ko) | 1992-06-27 |
| DE69116641T2 (de) | 1996-09-12 |
| NL9002392A (nl) | 1992-06-01 |
| KR100233761B1 (ko) | 1999-12-01 |
| JPH04266110A (ja) | 1992-09-22 |
| US5168210A (en) | 1992-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3194604B2 (ja) | バンドギャップ基準回路 | |
| JP4809340B2 (ja) | 絶対温度に比例する電圧回路 | |
| JPH0648449B2 (ja) | 高精度バンドギヤツプ電圧基準回路 | |
| JPH0570326B2 (ja) | ||
| JPS603644B2 (ja) | 基準電圧発生装置 | |
| JPH0656570B2 (ja) | カスコード接続電流源回路配置 | |
| JP3110502B2 (ja) | カレント・ミラー回路 | |
| JPS6340900Y2 (ja) | ||
| JPS5894019A (ja) | 基準電圧発生回路 | |
| JP3461276B2 (ja) | 電流供給回路およびバイアス電圧回路 | |
| JPH0680486B2 (ja) | 定電圧回路 | |
| JP2809927B2 (ja) | 定電流源回路 | |
| JP3137154B2 (ja) | 定電流回路内蔵ｉｃ | |
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| US6570438B2 (en) | Proportional to absolute temperature references with reduced input sensitivity | |
| JP3591253B2 (ja) | 温度補償回路及びこれを用いた基準電圧発生回路 | |
| JP2729071B2 (ja) | 定電流回路 | |
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| JP3138203B2 (ja) | 基準電圧発生回路 | |
| JPH0624298B2 (ja) | 電流増幅回路 | |
| JP2551179B2 (ja) | 基準電圧発生回路 | |
| JP2859461B2 (ja) | 温度補償用回路 | |
| JP2609749B2 (ja) | 電流供給回路 | |
| JPH05127766A (ja) | バンドギヤツプ定電圧回路 | |
| JPH0332096Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |