AT403532B - Verfahren zur temperaturstabilisierung - Google Patents

Description

AT 403 532 B

Die Erfindung betrifft ein Verfahren zur Temperaturstabilisierung einer Referenzspannung, wobei die Spannung an der Basis-Emitter-Diode eines Transistors bei bekannter Stromdichte und die Spannungsdifferenz zweier mit unterschiedlicher Stromdichte betriebenen Basis-Emitter-Dioden gewichtet und addiert werden.

Dieses bekannte Verfahren, welches auch Bandgap-Referenz-Verfahren genannt wird, beruht auf dem Prinzip der Temperaturkompensation durch gewichtete Addition zweier Spannungen U1, U2 mit entgegengesetzten Temperaturkoeffizienten, wobei die Gewichte K1, K2 so zu wählen sind, daß die von der Temperatur T bedingten Einflüsse aufdiese Spannungen sich gegenseitig aufheben. Die Referenzspannung Uref setzt sich somit folgendermaßen zusammen:

Uref = K1 U1(T) + K2 U2(T) Für die Spannungen U1, U2 mit entgegengesetztem Temperaturgang werden meist der Spannungsabfall an der Basis-Emitterdiode eines Bipolartransistors bei bekannter Stromdichte und die Spannungsdifferenz AUbe zwischen zwei mit unterschiedlicher Stromdichte betriebenen Basis-Emitter-Dioden zweier Bipolar-Transistoren verwendet. Üblicherweise werden diese beiden Spannungen U1, U2 entweder durch zwei identische Basis-Emitter-Dioden, die von unterschiedlichen Strömen durchflossen werden, oder durch zwei von gleichem Strom durchflossene Basis-Emitter-Dioden unterschiedlicher Fläche erzeugt. Die gewichtete Addition der Spannungen U1, U2 geschieht in einer Auswerteschaltung mittels eines mit Widerständen beschatteten Operationsverstärkers.

Die EP-A1-0 483 913 beschreibt einen Bandgap-Referenz-Schaltkreis, bei dem zur Herstellung einer temperaturstabiien Ausgangsspannung für sehr kleine Versorgungsspannungen der Kollektor eines über eine erste Stromquelle versorgten ersten Transistors mit seiner Basis verbunden und diese Basis mit der Basis eines zweiten Transistors zusammengeschaltet ist. Der Emitterquerschnitt des zweiten Transisitors ist dabei n-mal so groß wie der des ersten Transistors. Die Emitter der beiden Transistoren sind mit einem Anschluß der Versorgungsspannungsquelle verbunden, wobei zwischen dem Emitter des zweiten Transistors und dem Potentialanschluß ein Widerstand vorgesehen ist, an welchem die Spannungsdifferenz zwischen Basis-Emitter-Spannung des ersten und des zweiten Transistors abfällt, sodaß durch diesen Widerstand ein Strom mit positivem Temperaturkoeffizienten fließt. Dieser wird zusammen mit der mit negativem Temperaturgang behafteten Basis-Emitterspannung des ersten Transistors zu einer Referenzspannung mit kompensiertem Temperaturgang kombiniert. Bei dieser Schaltung werden zwei Halbleiterübergänge zum Erzeugen der Ströme mit entgegengesetztem Temperaturgang verwendet, sodaß die Streuung der Kenndaten der zwei unterschiedlichen Halbleiterübergänge die Stabilität der Referenzspannung negativ beeinflussen kann.

In der EP-A1-0 264 563 ist eine Bandgap-Reterenz-Schaltungsanordnung mit vorbestimmbarem Temperaturgang beschrieben, in welcher die Emitter eines bipolaren Transistorenpärchens über je einen Widerstand mit der Basis eines Senken-Transistors verbunden sind, die zugleich die Ausgangsspannungsklemme bildet, und der Kollektor dieses Transistors mit dem Emitter eines ersten Transistor des Transistorenpärchens und der Emitter mit dem negativen Versorgungspotential verbunden ist. Der zweite Transistor des Pärchens ist durch Verbinden von Kollektor und Basis als Diode geschaltet und mit der Basis des ersten Transistors verbunden. Die Kollektoren des Transistorenpärchens sind über je eine Stromquelle mit dem positiven Versorgungspotential verbunden. Der negative Temperaturkoeffizient des Basis-Emitter-Spannungsabfalls des Senkentransistors wird zum Erzeugen eines Stromes verwendet, der mit dem Strom mit positivem Temperaturkoeffizienten, welcher durch die Differenzspannung zwischen den zwei mit unterschiedlicher Stromdichte betriebenen Transistoren des Transistorenpärchens entsteht, kombiniert wird, um eine Ausgangsspannung mit vorbestimmbarem Temperaturgang zu bilden. Dabei werden jedoch wieder zwei pn-Übergänge mit Strom beaufschlagt.

In der EP-A2-0 510 530 ist eine Temperaturkompensationsschaltung zum Kompensieren des inversen Sättigungsstromes von bipolaren Transistoren geoffenbart, der bei hohen Temperaturen eine Herabsetzung des Emittersättigungsstromes hervorruft. Dieser Effekt beeinträchtigt die Wirkung von Bandgap-Referenz-schaltkreisen, sodaß als Abhilfe eine Halbleiterdiode mit dem gleichen inversen Sättigungsstrom zum Basis-Emitter-Übergang antiparallel geschaltet ist, wobei bevorzugt die Halbleiterdiode als ein mit Basis und Emitter kurzgeschlossener, bipolarer Transistor des gleichen Typs verwendet wird. Als Bandgap-Spannungsreferenzschaltkreis ist eine Schaltungsanordnung angegeben, die zwei bipolare Transistoren zur Kompensation beinhaltet, wobei jeder dieser Tansistoren einen Basis-Emitter-Übergang definiert. Die Basisanschlüsse der beiden Transistoren sind gegenseitig verbunden und bilden die Ausgangsspannungsklemme, die Kollektoren sind über je eine Stromquelle mit einem ersten Potential und die Emitteranschlüs- 2

AT 403 532 B se an einem gemeinsamen Punkt miteinander und mit einem zweiten Potential verbunden. Ein erster Widerstand ist dabei in Serie mit dem Emitter des einen Transistors und ein zweiter Widerstand zwischen dem gemeinsamen Punkt und dem zweiten Potential geschaltet. Auch in dieser Anordnung sind zwei pn-Übergänge vorgesehen.

Die Nachteile dieser bekannten Verfahren liegen in der Verwendung mindestens zweier Basis-Emitterdioden, da es dabei durch Streuung der Kenndaten derselben zu sehr unterschiedlichen Ergebnissen kommen kann, und in der schlechten Umsetzbarkeit des Verfahrens bei integrierten Schaltungen in CMOS-Technik, da die Widerstände der Auswerteschaltung in dieser Technologie mit nicht ausreichender Präzision gefertigt werden können.

Ziel der Erfindung ist es daher, diese Nachteile zu vermeiden und ein Verfahren der eingangs genannten Art vorzuschlagen, deren Abhängigkeit von Widerstandsverhältnissen, Stromdichteverhältnissen oder Offsetspannungen gering ist.

Dies wird erfindungsgemäß dadurch erreicht, daß in eine Diode bzw. einen pn-Übergang, vorzugsweise in eine Basis-Emitter-Diode eines Bipolartransistors, abwechselnd in einer ersten Zeitspanne ein Strom mit einer ersten Stromstärke und in einer zweiten Zeitspanne ein Strom mit einer zweiten Stromstärke eingeprägt wird, und daß während der ersten und der zweiten Zeitspannen die Spannungen an der Diode bzw. dem pn-Übergang dem Eingang einer Auswerteschaltung zugeführt werden, wobei in der Auswerteschaltung die mit einem ersten Gewichtungsfaktor multiplizierte Differenz der beiden durch Einprägen der ersten und der zweiten Stromstärke an der Diode bzw. dem pn-Übergang erzeugten Spannungen gebildet und zu der mit einem zweiten Gewichtungsfaktor multiplizierten, bei Einprägen der ersten oder der zweiten Stromstärke entstehenden Spannung an der Diode bzw. dem pn-Übergang addiert sowie diese Summe am Ausgang der Auswerteschaltung als temperaturstabilisierte Referenzspannung

Ua = - (K1 Ube + K2 AUbe) ausgegeben wird, wobei Uber die Gewichtungsfaktoren die gegenläufige Temperaturabhängigkeit der Spannung und der Spannungsdifferenz zu der temperaturstabilen Referenzspannung zusammengesetzt wird.

Auf diese Weise ist durch die Verwendung nur einer Diode keine Berücksichtigung von Schwankungen oder Streuung der Kenndaten einer zweiten Diode notwendig.

In weiterer Ausbildung der Erfindung kann vorgesehen sein, daß in der Auswerteschaltung die Spannung, die während einer der Zeitspannen an der Diode bzw. am pn-Übergang anliegt, abgetastet und während der dieser nachfolgenden Zeitspanne die dieser Spannung entsprechende elektrische Ladung in einem Ladungsspeicher gespeichert wird.

Dadurch kann auf einfache Weise eine Differenzbildung zweier zu unterschiedlichen Zeitpunkten auftretenden Spannungen vorgenommen werden.

In weiterer Ausbildung der Erfindung kann vorgesehen sein, daß die Auswerteschaltung zur gewichteten Addition einen als Summierverstärker geschalteten Operationsverstärker umfaßt, welcher zum Offset-Abgleich während eines Vorbereitungstaktes als Spannungsfolger geschaltet wird und die der dabei entstehenden Offsetspannung entsprechende Ladung in einem oder mehreren Kondensatoren gespeichert wird.

Dadurch kann die gewichtete Addition der nacheinander vorliegenden Spannung bzw. Spannungsdifferenz ohne großen schaltungstechnischen Aufwand erfolgen.

Ein weiteres Ziel der Erfindung ist es, eine Schaltungsanordnung zur Durchführung des erfindungsge-mäßen Verfahrens anzugeben. Ein Nachteil bekannter Schaltungsanordnungen dieser Art ist die Abhängigkeit des Absolutwertes der Referenzspannung und deren Temperaturstabilität von der erreichbaren Genauigkeit und Reproduzierbarkeit der Widerstandsverhältnisse und der Stromdichteverhältnisse, dem sogenannten "matching". Ein weiterer Nachteil ist die Verschlechterung der Temperaturstabilität durch die meist sogar temperaturabhängige Offsetspannung des in der Auswerteschaltung verwendeten Operationsverstärkers.

Ein weiteres Ziel der Erfindung ist es daher, eine Schaltungsanordnung der oben genannten Art anzugeben, deren Abhängigkeit von Widerstands- und Stromdichteverhältnissen nur sehr gering ist und die einen selbsttätigen Offset-Abgleich ermöglicht.

Dies wird erfindungsgemäß dadurch erreicht, daß eine erste Stromquelle und eine getaktete, ein beliebiges, vorzugsweise ganzzahliges Vielfaches des Stromes der ersten Stromquelle liefernde zweite Stromquelle mit einem als Diode geschalteten Transistor verbunden ist, und daß dieser Verbindungspunkt mit dem Eingang einer Auswerteschaltung verbunden ist. 3

AT 403 532 B

Auf diese Weise kann das Einprägen zweier unterschiedlicher Stromstärken in nur eine Basis-Emitter-Diode sehr gut realisiert werden. Durch die Verwendung nur einer Diode fallen die Abhängigkeiten bezüglich der Temperatur und der Streuung der Kenndaten der zweiten Diode weg.

Ein weiteres Merkmal der Erfindung kann darin bestehen, daß die getaktete Stromquelle durch eine mit einem getakteten Schalter in Serie verbundene Stromquelle gebildet ist.

Dadurch ist eine einfache Ausführung einer getakteten Stromquelle auch in CMOS-Technologie möglich.

Eine andere Ausführungsform der Erfindung kann sein, daß der Emitter-Anschluß des Transistors über einen getakteten Schalter mit einem Anschluß eines Haltekondensators und mit dem Eingang eines hochohmigen Spannungsverstärkers verbunden ist und der Ausgang dieses Verstärkers über einen Widerstand an den invertierenden Eingang eines Operationsverstärkers geschaltet ist, welcher über einen Widerstand mit dem Ausgang des Operationsverstärkers verbunden ist, daß der Emitter-Anschluß des Transistors über einen Widerstand mit dem nicht-invertierenden Eingang des Operationsverstärkers und dieser über einen Widerstand mit dem gemeinsamen Nullpotential verbunden ist.

Dadurch erfolgt eine Speicherung der Spannung der Basis-Emitterdiode des Transistors, die während einer Zeitspanne auftritt, im Haltekondensator, sodaß diese in der nachfolgenden Zeitspanne zur gewichteten Addition über den Operationsverstärker mit der in dieser Zeitspanne vorliegenden Spannung an der Basis-Emitter-Diode eingesetzt werden kann.

Weiters kann vorgesehen sein, daß die Widerstände durch geschaltete Kondensatoren gebildet sind, deren durch das Schalten hervorgerufene Ladungsänderungen einen mittleren Strom erzeugen, der gleich dem Strom durch die Widerstände ist.

Die in CMOS-Technologie leichter und in höherer Präzision herstellbaren Kondensatoren ersetzen aufdiese Weise die sonst zur gewichteten Addition benötigten wesentlich ungenaueren Widerstände und erlauben somit eine sehr viel genauere Referenzspannung.

Ein weiteres Merkmal der Erfindung kann sein, daß der mit den beiden Stromquellen in Verbindung stehende Emitter des Transistor über einen Kondensator mit dem invertierenden Eingang des Operationsverstärkers verbunden ist, welcher über einen Kondensator und einen getakteten Schalter einerseits und über einen getakteten Schalter andererseits mit dem Ausgang verbunden ist, und daß der Emitter des Transistors über einen getakteten Schalter und einen Kondensator mit dem invertierenden Eingang verbunden ist.

Dadurch kann der Operationsverstärker in einem Vorbereitungstakt als Spannungsfolger geschaltet werden und die entstehende Offset-Spannung kann in einem Kondensator gespeichert werden. So ist es vor oder während des Betriebes der Referenzspannung möglich, die Offset-Spannung selbsttätig abzugleichen.

In weiterer Ausbildung der Erfindung kann vorgesehen sein, daß der nichtinvertierende Eingang des Operationsverstärkers über einen getakteten Schalter mit dem Emitter des Transistors und mit einem mit dem gemeinsamen Nullpotential in Verbindung stehenden Kondensator verbunden ist.

Dadurch können die durch parasitäre Kanalladungen der als Schalter verwendeten Transistoren verursachten Offsetfehler kompensiert werden.

Das erfindungsgemäße Verfahren und die erfindungsgemäße Schaltungsanordnung ist nachstehend anhand von Ausführungsbeispielen näher erläutert. Es zeigt dabei:

Fig.l den Stand der Technik;

Fig.2 eine Ausführungsform der erfindungsgemäßen Schaltungsanordnung;

Fig.3 eine weitere Ausführungsform der erfindungsgemäßen Schaltungsanordnung;

Fig.4 eine Ausführungsform der erfindungsgemäßen Schaltungsanordnung mit Auswerteschaltung;

Fig.5 eine weitere Ausführungsform der erfindungsgemäßen Schaltungsanordnung mit Auswerteschaltung in switched-capacitor-circuit Technologie;

Fig.6 eine Ausführungsform einer erfindungsgemäßen Schaltungsanordnung mit Offset-Abgleich; und Fig.7 eine Ausführungsform der erfindungsgemäßen Schaltungsanordnung zur Kompensation der parasitären Kanalladungen.

In Fig.1 ist eine Schaltungsanordnung zur Temperaturstabilisierung einer Referenzspannung nach dem Bandgap-Prinzip, wie sie dem Stand der Technik entsprechend eingesetzt wird, dargestellt. Die Ausgangs-spannug Ua eines Operationsverstärkers OP1 ist dabei die durch die Widerstände R1 und R2 gewichtete Summe der Spannung an der Basis-Emitter-Diode von Transistor 2 und der Spannungsdifferenz der beiden Basis-Emitter-Dioden T1 und T2. Die Basis-Emitter-Diode ist im allgemeinen eine Diode bzw. ein pn-übergang, der auch Bestandteil eines integrierten Schaltkreises sein kann.

Fig.2 zeigt eine Schaltungsanordnung zur Durchführung des erfindungsgemäßen Verfahrens mit schematisierter Auswerteschaltung 1, wobei nur eine Diode bzw. ein pn-Übergang, vorzugsweise die Basis-Emitter-Diode eines bipolaren Transistors T, vorgesehen ist, in welche abwechselnd in einer ersten 4

AT 403 532 B

Zeitspanne ein Strom mit einer ersten Stromstärke Io und in einer zweiten Zeitspanne ein Strom mit einer zweiten Stromstärke (n +1) Io eingeprägt wird, n ist dabei beliebig wählbar, aber vorzugsweise eine ganze Zahl (n = 1,2,3,...). Während der ersten und zweiten Zeitspannen werden die Spannungen an der Diode bzw. dem pn-Übergang dem Eingang der Auswerteschaltung 1 zugeführt, wobei in der Auswerteschaltung die Differenz der beiden durch die erste und die zweite Stromstärke erzielten Spannungen AUt* gebildet und zu der durch eine der beiden Stromstärken erzielten Spannung Ube gewichtet addiert sowie das Ergebnis an den Ausgang der Auswerteschaltung 1 gelegt wird. Dazu ist eine erste Stromquelle mit der Stromstärke Io und eine getaktete, ein beliebiges, vorzugsweise ganzzahliges Vielfaches des Stromes der ersten Stromquelle liefernde zweite Stromquelle (n Io) mit einem als Diode geschalteten Transistor T verbunden. Dieser Verbindungspunkt ist mit dem Eingang der Auswerteschaltung 1 verbunden, in der die gewichtete Summe und die entsprechende Ausgangspanung Ua gebildet wird. Die getaktete Stromquelle ist in diesem Ausführungsbeispiel durch einen mit einer Stromquelle in Serie geschalteten Schalter S1, der getaktet öffnet und schließt, realisiert. Der Schalter 6l ist während der ersten Zeitspanne geöffnet und während der zweiten Zeitspanne geschlossen, sodaß abwechselnd der erste Strom Io und der zweite Strom (n + 1)lo durch die Basis-Emitter-Diode fließt. Das Schalten des Schalters S1 erfolgt mit einer entsprechend hohen Frequenz, sodaß die nachfolgende Auswerteschaltung 1 ihre Funktion erfüllen kann. Die Basis-Emitter-Diode des Transistors T wird durch das Verbinden von Basis und Kollektor mit dem gemeinsamen Nullpotential realisiert. Der Emitter-Anschluß des Transistors T ist mit dem Eingang der Auswerteschaltung 1 verbunden.

Anstelle zweier Stromquellen mit zwei unterschiedlichen Stromstärken kann auch nur eine Stromquelle z.B. mit einem durch einen Schalter zuschaltbaren Shunt-Widerstand vorgesehen sein, die dadurch ebenfalls abwechselnd zwei unterschiedliche Stromstärken einprägen kann. In Fig.3 ist dazu weiters eine Ausführungsform der Erfindung mit einer stromgesteuerten Stromquelle dargestellt, welche mit Hilfe einer Stromspiegelschaltung mit Feldeffekttransistoren M1, M2 gleicher Daten realisiert ist. Unabhängig von den Stromstärken und Potentialen der Stromquellen Io und nlo können damit auch sehr niedrige Stromstärken eingeprägt werden, ohne daß es dazu hochohmiger Widerstände bedarf, die schwer auf integrierten Schaltungen zu realisieren sind.

In Fig.4 ist eine Variante der erfindungsgemäßen Schaltungsanordnung mit einer möglichen Ausführungsform der Auswerteschaltung 1 dargestellt. Es wird dabei während einer der Zeitspannen, die Spannung, die an der Basis-Emitter-Diode anliegt, abgetastet und bleibt während der dieser nachfolgenden Zeitspanne gespeichert. Der Emitter-Anschluß des Transistors T ist dafür über einen getakteten Schalter S2 mit einem Anschluß eines Haltekondensators C1 und mit dem Eingang eines hochohmigen Spannungsverstärkers V1 verbunden. Die bei geschlossenem Schalter anliegende Spannung wird in C1 gespeichert und über V1 verstärkt. Bei Öffnen von S2 während der Dauer der der Speicherzeitspanne nachfolgenden Zeitspanne bleibt der Spannungswert an C1 erhalten. Der Ausgang des Verstärkers V1 ist über einen Widerstand R6 an den invertierenden Eingang eines Operationsverstärkers OP2 geschaltet, welcher über einen Widerstand R7 mit dem Ausgang des Operationsverstärkers OP2 verbunden ist. Die Widerstände werden dabei vorzugsweise mit R6 = 1/(K1 +K2) und R7 = 1 gewählt, wobei K1 und K2 die oben bereits bezeichneten Gewichtungsfaktoren darstellen. Desweiteren gelangt die getaktete Spannung der Basis-Emitter-Diode des Transitors T über einen Widerstand R4 direkt an den nichtinvertierenden Eingang, welcher mit einem Widerstand R5 mit dem gemeinsamen Nullpotential in Verbindung ist. Die Widerstände werden dabei vorzugsweise mit R4 = (1 + K1)/K2 und R5 = 1 gewählt, sodaß schließlich am Ausgang die Spannung Ua = - (K1 Ube + K2 AUbe) erzielt wird, welche genau die erwünschte Temperaturstabilität erfüllt.

Fig.5 stellt eine weitere Ausführungsform der erfindungsgemäßen Schaltungsanordnung dar, wobei zur besseren Realisierbarkeit in CMOS-Technologie die Widerstände R4, R5, R6, R7 aus Fig.4 durch geschaltete Kondensatoren C4, C5, C6, C7 in switched-capacitorcircuit-Technologie gebildet werden. Bei genügend hoher Abtastrate wirken die geschalteten Kondensatoren wie Widerstände. Da Kondensatoren mit einer sehr viel höheren Genauigkeit in CMOS-Technologie gefertigt werden können, kann die Genauigkeit der Temperaturstabilisierung entsprechend durch Einsatz dieser geschalteten Kondensatoren erhöht werden. Die Höhe des Widerstandes ergibt sich aus der Taktfrequenz und der verwendeten Kapazität.

Fig.6 stellt eine weitere Variante einer erfindungsgemäßen Auswerteschaltung 1 dar, wobei die Offset-Spannung des verwendeten Operationsverstärkers kompensiert wird, indem der Operationsverstärker während einer vorbereitenden Taktphase als Spannungsfolger beschattet ist und die so erzeugte Offset-Spannung in einem oder mehreren Kondensatoren als Ladung gespeichert ist. Dabei ist der mit den beiden Stromquellen Io und nlo in Verbindung stehende Emitter des Transistor T über einen Kondensator C8 mit dem invertierenden Eingang des Operationsverstärkers 0P3 verbunden, welcher über einen Kondensator C9 und einen getakteten Schalter S4 einerseits und über einen getakteten Schalter S5 andererseits mit dem Ausgang verbunden ist. Weiters ist der Emitter des Transistors T über einen getakteten Schalter S3 und 5

Claims (6)

1. AT 403 532 B einen Kondensator C10 mit dem invertierenden Eingang verbunden. In Fig.7 ist eine weitere Ausführungsmöglichkeit der erfindungsgemäßen Schaltungsanordnung dargestellt, wobei die durch die parasitären Kanalladungen der Schalttransistoren verursachten Offsetfehler an einem Eingang des Operationsverstärkers durch eine entsprechende Schaltung am anderen Eingang des Operationsverstärkers kompensiert werden. Dabei ist der nichtinvertierende Eingang des Operationsverstärkers OP3 über einen getakteten Schalter MX mit dem Emitter des Transistors T und mit einem mit dem gemeinsamen Nullpotential in Verbindung stehenden Kondensator CX verbunden. Patentansprüche 1. Verfahren zur Temperaturstabilisierung einer Referenzspannung (Ua), wobei die Spannung (Ube) an der Basis-Emitter-Diode eines Transistors bei bekannter Stromdichte und die Spannungsdifferenz (AUbe) zweier mit unterschiedlicher Stromdichte betriebenen Basis-Emitter-Dioden gewichtet und addiert werden, dadurch gekennzeichnet, daß in eine Diode bzw. einen pn-übergang, vorzugsweise in eine Basis-Emitter-Diode eines Bipolartransistors (T), abwechselnd in einer ersten Zeitspanne ein Strom mit einer ersten Stromstärke (Io) und in einer zweiten Zeitspanne ein Strom mit einer zweiten Stromstärke (n Io) eingeprägt wird, und daß während der ersten und der zweiten Zeitspannen die Spannungen (Ube) an der Diode bzw. dem pn-Übergang dem Eingang einer Auswerteschaltung zugeführt werden, wobei in der Auswerteschaltung die mit einem ersten Gewichtungsfaktor (K1) multiplizierte Differenz (AUbe) der beiden durch Einprägen der ersten und der zweiten Stromstärke (Io, nlo) an der Diode bzw. dem pn-Übergang erzeugten Spannungen gebildet und zu der mit einem zweiten Gewichtungsfaktor multiplizierten, bei Einprägen der ersten oder der zweiten Stromstärke (Io, nlo) entstehenden Spannung (Ube) an der Diode bzw. dem pn-Übergang addiert sowie diese Summe am Ausgang der Auswerteschaltung als temperaturstabilisierte Referenzspannung (Ua) Ua = - (K1 Ube + K2 AUbe) ausgegeben wird, wobei über die Gewichtungsfaktoren (K1, K2) die gegenläufige Temperaturabhängigkeit der Spannung (Ube) und der Spannungsdifferenz (AUbe) zu der temperaturstabilen Referenzspannung (Ua) zusammengesetzt wird.
2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in der Auswerteschaltung die Spannung, die während einer der Zeitspannen an der Diode bzw. am pn-übergang anliegt abgetastet und während der dieser nachfolgenden Zeitspanne die dieser Spannung entsprechende elektrische Ladung in einem Ladungsspeicher gespeichert wird.
3. 3. Verfahren nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, daß die Auswerteschaltung zur gewichteten Addition einen als Summierverstärker geschalteten Operationsverstärker umfaßt, welcher zum Offset-Abgleich während eines Vorbereitungstaktes als Spannungsfolger geschaltet wird und die der dabei entstehenden Offsetspannung entsprechende Ladung in einem oder mehreren Kondensatoren gespeichert wird.
4. 4. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß eine erste Stromquelle (Io) und eine getaktete, ein beliebiges, vorzugsweise ganzzahliges Vielfaches des Stromes der ersten Stromquelle liefernde zweite Stromquelle (n Io) mit einem als Diode geschalteten Transistor (T) verbunden ist, und daß dieser Verbindungspunkt mit dem Eingang der Auswerteschaltung verbunden ist.
5. 5. Schaltungsanordnung zur Durchführung des Verfahrens nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß die getaktete Stromquelle durch eine mit einem getakteten Schalter in Serie verbundene Stromquelle gebildet ist.
6. 6. Schaltungsanordnung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß der Emitter-Anschluß des Transistors (T) über einen getakteten Schalter (S2) mit einem Anschluß eines Haltekondensators (C1) und mit dem Eingang eines hochohmigen Spannungsverstärkers (V1) verbunden ist und der Ausgang dieses Verstärkers (V1) über einen Widerstand (R6) an den invertierenden Eingang eines Operationsverstärkers (OP2) geschaltet ist, welcher über einen Widerstand (R7) mit dem Ausgang des Operationsverstärkers (OP2) verbunden ist, daß der Emitter-Anschluß des Transistors (T) über einen 6 AT 403 532 B Widerstand (R4) mit dem nicht-invertierenden Eingang des Operationsverstärkers (OP2) und dieser über einen Widerstand (R5) mit dem gemeinsamen Nullpotential verbunden ist. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Widerstände (R4, R5, R6, R7) durch geschaltete Kondensatoren (C4, C5, C6, C7) gebildet sind, deren durch das Schalten hervorgerufene Ladungsänderungen einen mittleren Strom erzeugen, der gleich dem Strom durch die Widerstände (R4, R5, R6, R7) ist. Schaltungsanordnung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß der mit den beiden Stromquellen (Io, nlo) in Verbindung stehende Emitter des Transistor (T) über einen Kondensator (C8) mit dem invertierenden Eingang des Operationsverstärkers (OP3) verbunden ist, welcher über einen Kondensator (C9) und einen getakteten Schalter (S4) einerseits und über einen getakteten Schalter (S5) andererseits mit dem Ausgang verbunden ist, und daß der Emitter des Transistors (T) über einen getakteten Schalter (S3) und einen Kondensator (C10) mit dem invertierenden Eingang verbunden ist. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß der nichtinvertierende Eingang des Operationsverstärkers (OP3) über einen getakteten Schalter (MX) mit dem Emitter des Transistors (T) und mit einem mit dem gemeinsamen Nullpotential in Verbindung stehenden Kondensator (CX) verbunden ist. Hiezu 3 Blatt Zeichnungen 7