JP4314669B2

JP4314669B2 - バンドギャップリファレンス回路

Info

Publication number: JP4314669B2
Application number: JP09415799A
Authority: JP
Inventors: 一夫栗原
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1999-03-31
Filing date: 1999-03-31
Publication date: 2009-08-19
Anticipated expiration: 2019-03-31
Also published as: JP2000284845A; KR20010006921A; US6232756B1; KR100617893B1

Description

【０００１】
【発明の属する技術分野】
本発明は、各種リニア回路に用いられるバイポーラＩＣに関するものであり、特に、簡単な構造で温度特性が良い任意な電圧を出力できるバンドギャップリファレンス回路に関するものである。
【０００２】
【従来の技術】
一般に、バイポーラＩＣは、民生用や産業用の機器の電気信号処理に広く使用されている。このバイポーラＩＣの定電圧源としては温度特性の良いバンドギャップリファレンス回路が広く使われている。このようなバンドギャップリファレンス回路の一例を図３に示す。
【０００３】
トランジスタ１０１のエミッタは接地され、そのベースはコレクタと抵抗１１０とトランジスタ１０２のベースに接続される。トランジスタ１０２はｎ個のＮＰＮを並列接続したもので、そのエミッタは抵抗１０９を介して接地され、そのコレクタは抵抗１１１とトランジスタ１０３のベースに接続される。トランジスタ１０３のエミッタは接地され、そのコレクタはトランジスタ１０４のベースとトランジスタ１０６のコレクタとトランジスタ１０７のコレクタに接続される。
【０００４】
トランジスタ１０４のエミッタは抵抗１１０と抵抗１１１とオペアンプ１１７の正入力に接続され、そのコレクタはトランジスタ１０５のベースとコレクタとトランジスタ１０６のベースに接続される。トランジスタ１０５は２個のＰＮＰを並列接続したもので、そのエミッタは抵抗１１２を介して電源１１８の正極へ接続される。トランジスタ１０６のエミッタはトランジスタ１０７のエミッタと抵抗１１３を介して電源１１８の正極へ接続される。トランジスタ１０７のベースは、トランジスタ１０８のベースとそのコレクタに接続され、さらに抵抗１１４を介して接地される。トランジスタ１０８のエミッタは、電源１１８の正極に接続される。
【０００５】
オペアンプ１１７の負入力は、抵抗１１５を介して接地され、また抵抗１１６を介して当該オペアンプ１１７の出力に接続される。
【０００６】
つぎに、この回路の動作原理について説明する。なお、トランジスタのベース電流は無視するものとする。
【０００７】
トランジスタ１０１に流れる電流をＩ１とし、そのベースとエミッタ間の電圧をＶｂｅ１とする。また、トランジスタ１０２に流れる電流をＩ２とし、そのベースとエミッタ間の電圧をＶｂｅ２とする。これらの電流Ｉ１とＩ２を加算した電流を２Ｉとすると、トランジスタ１０５とトランジスタ１０６および抵抗１１２と抵抗１１３で構成されるカレントミラー回路によって、トランジスタ１０３に流れる電流はＩとなる。このトランジスタ１０３のベースとエミッタ間の電圧をＶｂｅ３とする。また、抵抗１０９の抵抗値をＲｅとし、抵抗１１０と抵抗１１１の抵抗値をＲとし、トランジスタ１０４のエミッタ電圧をＶｏとする。
【０００８】
すると、電圧Ｖｏは下記式（１−１）のように表され、電流Ｉは下記式（１−２）のように表される。
Ｖｏ＝Ｖｂｅ1＋Ｒ・Ｉ１＝Ｖｂｅ3＋Ｒ・Ｉ２（１−１）
２Ｉ＝Ｉ１＋Ｉ２（１−２）
【０００９】
また、ショックレイのダイオードの式により、Ｖｂｅ１とＶｂｅ３は下記式（１−３）と（１−４）のように表される。ただし、Ｖｔはサーマルボルテージで、Ｉｓはトランジスタで決まる比例定数である。
Ｖｂｅ１＝Ｖｔ・ｌｎ（Ｉ１／Ｉｓ）（１−３）
Ｖｂｅ３＝Ｖｔ・ｌｎ（Ｉ／Ｉｓ）（１−４）
【００１０】
式（１−２）と（１−３）と（１−４）を式（１−１）に代入し計算すると、下記式（１−５）が得られ、各トランジスタ１０１，１０２，１０３に流れる電流は等しくなることがわかる。
【００１１】
Ｉ＝Ｉ１＝Ｉ２（１−５）
【００１２】
この式により、電圧Ｖｂｅ１とＶｂｅ２は下記式（１−６）のように表される。Ｖｂｅ１＝Ｖｂｅ２＋Ｒｅ・Ｉ（１−６）
【００１３】
また、ショックレイのダイオードの式により、Ｖｂｅ２は下記式（１−７）のように表される。
Ｖｂｅ２＝Ｖｔ・ｌｎ｛Ｉ／（ｎ・Ｉｓ）｝（１−７）
【００１４】
上記式（１−３）と（１−５）と（１−７）を上記式（１−６）に代入し計算すると、各トランジスタ１０１，１０２，１０３に流れる電流Ｉと他の定数の関係を表す下記（１−８）が得られる。
Ｉ＝（ｌｎ（ｎ）／Ｒｅ）・Ｖｔ（１−８）
【００１５】
上記式（１−３）と（１−５）と（１−８）を上記式（１−１）に代入し計算すると、電圧Ｖｏを表す下記式（１−９）が得られる。
Ｖｏ＝Ｖｂｅ１＋（Ｒ／Ｒｅ）・ｌｎ（ｎ）・Ｖｔ（１−９）
【００１６】
この電圧Ｖｏが温度に依存しないための条件は、電圧Ｖｏを温度Ｔで微分したものが０になることである。したがって、下記式（１−10）が成り立てば良い。なお、ｋはボルツマン定数で、ｑは電子の電荷である。
dVo/dT＝(dVbe1/dT)＋（R/Re)・ln(n)・k/q＝０（１−10）
【００１７】
シリコントランジスタのベースとエミッタ間の電圧Ｖｂｅは、温度が１℃上昇すると１．７ｍＶ小さくなることが広く知られている。したがって、下記式（１−11）が成り立つように各定数を決定すれば、電圧Ｖｏは温度に依存しない電圧となる。
（R/Re)・ln(n)＝−(q/k)・(dVbe1/dT)＝１９．７（１−11）
【００１８】
また、シリコントランジスタのベースとエミッタ間の電圧Ｖｂｅは、室温付近で約０．７Ｖであることも広く知られている。この値と上記式（１−11）の値を上記式（１−９）に代入し計算すると、バンドギャップリファレンス回路によって得られる温度特性（以下、「温特」と略す。）の良い電圧Ｖｏは１．２１Ｖとなる。
【００１９】
換言すれば、電圧Ｖｂｅの負の温特をサーマルボルテージＶｔの正の温特によってキャンセルしたときに生じる電圧Ｖｏが１．２１Ｖとなるのである。
【００２０】
ここで、上記バンドギャップリファレンス回路の他の構成部分の動作についても簡単に説明する。トランジスタ１０４は、電圧Ｖｏを安定させるための負帰還回路の一部として働く。すなわち、電圧Ｖｏが高くなろうとすると、トランジスタ１０３のベース電圧も高くなり、トランジスタ１０４のベース電圧は下がろうとするので、電圧Ｖｏは安定した電圧となる。
【００２１】
トランジスタ１０７とトランジスタ１０８と抵抗１１４は、上述したバンドギャップリファレンス回路の電源立ち上がり時における起動用回路である。正常動作後に、トランジスタ１０７はオフとなる。
【００２２】
【発明が解決しようとする課題】
上述した電圧Ｖｏを任意の大きさに変えるためには、直流増幅器を通すことによる電圧変換が必要となる。
【００２３】
直流増幅器の一例としては、図３に示すように、オペアンプ１１７と抵抗１１５と抵抗１１６によって構成できる。抵抗１１５の抵抗値をＲｉとし、抵抗１１６の抵抗値をＲｏとすると、直流増幅率はＲｏ／Ｒｉとなる。したがって、任意の定電圧Ｖｏ’は、下記（１−12）のように表される。
Ｖｏ’＝（Ｒｏ／Ｒｉ）・Ｖｏ（１−12）
【００２４】
しかしながら、バイポーラＩＣ内に直流増幅器を構成しなければいけないため、回路素子数が増えてしまい、抵抗比Ｒｏ／Ｒｉのばらつきによって電圧Ｖｏ’の精度が悪化するという問題が生じることになる。
【００２５】
このように、従来から知られているバンドギャップリファレンス回路を使った定電圧源では、素子数が増えたり、抵抗比によって精度が悪化して正確に所望の電圧を得ることができないという問題があった。
【００２６】
本発明は、このような従来の実情に鑑みて提案されたものであり、素子数を大きく増やすことなく、精度の良好な所望の定電圧を得ることができるバンドギャップリファレンス回路を提供することを目的としている。
【００２７】
【課題を解決するための手段】
上述の目的を達成するために完成された本発明に係るバンドギャップリファレンス回路は、Ｎ個のトランジスタを並列接続した構造の第１のトランジスタと、上記第１のトランジスタのエミッタに第１の抵抗を介してコレクタが接続され、エミッタが第２の抵抗を介して接地され、Ｎ個のトランジスタを並列接続した構造の第２のトランジスタ、上記第１のトランジスタのエミッタに第３の抵抗を介してコレクタが接続され、ベースがコレクタに接続されるとともに上記第２のトランジスタのベースに接続され、エミッタが接地された第３のトランジスタと、上記第２のトランジスタのコレクタにベースが接続され、エミッタが接地された第４のトランジスタと、上記第４のトランジスタのコレクタにベースが接続され、エミッタが上記第１のトランジスタのベースに接続されるとともに第４の抵抗を介して接地された第５のトランジスタと、上記第４のトランジスタのコレクタにコレクタが接続され、エミッタが第５の抵抗を介して電源に接続され、上記第４のトランジスタと異なる導電型の第６のトランジスタと、上記第１のトランジスタのコレクタにコレクタが接続され、ベースがコレクタに接続されるとともに上記第６のトランジスタのベースに接続され、エミッタが第６の抵抗を介して電源に接続され、上記第１のトランジスタと異なる導電型のＮ個のトランジスタを並列接続した構造の第７のトランジスタとを備え、上記第１のトランジスタのベースとエミッタ間の電圧をＮＶｂｅ１、上記第２の抵抗の抵抗値をＲｅ、上記第１の抵抗及び第３の抵抗の各抵抗値をＮＲ、サーマルボルテージをＶｔとし、上記第５のトランジスタのエミッタ電圧Ｖｏ’として得られる
Ｖｏ’＝ＮＶｂｅ１＋Ｎ（Ｒ／Ｒｅ）・ｌｎ（ｎ）・Ｖｔ
にて表される定電圧を出力することを特徴とする。すなわち、Ｎ個のトランジスタを並列接続した構造の第１のトランジスタのベース・エミッタ間電圧は、上記Ｎ個のトランジスタのベース・エミッタ間電圧を重ね合わせたものであって、負の温特を持ち、また、上記トランジスタの数Ｎに比例する係数を掛けたサーマルボルテージＶｔは正の温特を持つので、これらを加算することによって温度特性の良い定電圧回路構成することができる。さらに、トランジスタをいくつ並列接続した構造とするかによって任意の電圧を出力することができる。
【００２８】
また、本発明に係るバンドギャップリファレンス回路は、（ｍ−１）個のトランジスタを直列接続した第１のトランジスタ群と、上記第１のトランジスタ群の最終段のトランジスタのエミッタに第１の抵抗を介してコレクタが接続され、エミッタが第２の抵抗を介して接地され、ｍ個のトランジスタを並列接続した構造の第２のトランジスタ、上記第１のトランジスタ群の最終段のトランジスタのエミッタに第３の抵抗を介してコレクタが接続され、ベースがコレクタに接続されるとともに上記第２のトランジスタのベースに接続され、エミッタが接地された第３のトランジスタと、上記第２のトランジスタのコレクタにベースが接続され、エミッタが接地された第４のトランジスタと、上記第４のトランジスタのコレクタにベースが接続され、エミッタが上記第１のトランジスタのベースに接続されるとともに第４の抵抗を介して接地された第５のトランジスタと、上記第４のトランジスタのコレクタにコレクタが接続され、エミッタが第５の抵抗を介して電源に接続され、上記第４のトランジスタと異なる導電型の第６のトランジスタと、上記第１のトランジスタ群の初段のトランジスタのコレクタにコレクタが接続され、ベースがコレクタに接続されるとともに上記第６のトランジスタのベースに接続され、エミッタが第６の抵抗を介して電源に接続され、上記第１のトランジスタ群と異なる導電型のｍ個のトランジスタを並列接続した構造の第７のトランジスタとを備え、上記第１のトランジスタ群の１個のトランジスタのベースとエミッタ間の電圧をＶｂｅ１、上記第２の抵抗の抵抗値をＲｅ、上記第１の抵抗及び第３の抵抗の各抵抗値をｍＲ、サーマルボルテージをＶｔとし、上記第５のトランジスタのエミッタ電圧Ｖｏ’として得られる
Ｖｏ’＝ｍＶｂｅ１＋ｍ（Ｒ／Ｒｅ）・ｌｎ（ｎ）・Ｖｔ
にて表される定電圧を出力することを特徴とする。このような構成のバンドギャップリファレンス回路では、上記第１のトランジスタ群を構成するトランジスタの個数と上記第１の抵抗及び第３の抵抗の各抵抗値を所定の値に設定することで、温度特性がよく精度の良好な所定の定電圧を出力することができる。
【００２９】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、本発明は、以下の例に限定されるものではなく、その要旨を逸脱しない範囲で変更可能であることは言うまでもない。
【００３０】
本発明は、例えば図１に示す構成のバンドギャップリファレンス回路に適用することができる。
【００３１】
上記バンドギャップリファレンス回路において、第３のトランジスタ１９のエミッタは接地され、ベースはコレクタと第３の抵抗２９と第２のトランジスタ２０のベースに接続される。第２のトランジスタ２０はｎ個のＮＰＮを並列接続したもので、そのエミッタは第２の抵抗２８を介して接地され、そのコレクタは第１の抵抗３０と第４のトランジスタ２１のベースに接続される。第４のトランジスタ２１のエミッタは接地され、そのコレクタは第５のトランジスタ２３のベースと第６のトランジスタ２５のコレクタとトランジスタ２６のコレクタに接続される。第５のトランジスタ２３のエミッタは第４の抵抗３１と第１のトランジスタ２２のベースに接続され、そのコレクタは電源３５の正極に接続される。
【００３２】
第１のトランジスタ２２は２個のＮＰＮを並列接続したもので、そのエミッタは第３の抵抗２９と第１の抵抗３０に接続され、そのコレクタは第７のトランジスタ２４のベースとコレクタと第６のトランジスタ２５のベースに接続される。第７のトランジスタ２４は２個のＰＮＰを並列接続したもので、エミッタは第６の抵抗３２を介して電源３５の正極へ接続される。第６のトランジスタ２５のエミッタはトランジスタ２６のエミッタと第５の抵抗３３を介して電源３５の正極へ接続される。トランジスタ２６のベースはトランジスタ２７のベースとコレクタに接続されるとともに抵抗３４を介して接地される。トランジスタ２７のエミッタは電源３５の正極に接続される。
【００３３】
つぎに、このバンドギャップリファレンス回路の動作原理について説明する。なお、トランジスタのベース電流は無視するものとする。
【００３４】
従来の技術で述べたバンドギャップリファレンス回路との違いは、第１のトランジスタ２２と第４の抵抗３１を追加した点である。
【００３５】
第５のトランジスタ２３と第４の抵抗３１は、電圧Ｖｏを安定させるための負帰還回路の一部として働くとともに、電圧Ｖｏ’を低インピーダンスで出力するためのエミッタフォロア回路としての働きも兼用している。
【００３６】
上述したように、第３のトランジスタ１９と第２のトランジスタ２０と第４のトランジスタ２１に流れる電流は等しくなり、その電流をＩとする。電流Ｉは、既に上述した式（１−８）で表される。
【００３７】
また、第１のトランジスタ２２のベースとエミッタ間の電圧は、２個のＮＰＮを並列接続したものに２Ｉの電流が流れるので、第３のトランジスタ１９のベースとエミッタ間の電圧と等しくなる。この電圧をＶｂｅ１とする。第２の抵抗２８の抵抗値をＲｅとし、第３の抵抗２９と第１の抵抗３０の抵抗値を２Ｒとし、第５のトランジスタ２３のエミッタ電圧をＶｏ’とすると、この電圧Ｖｏ’は、下記式（２−１）のように表される。
【００３８】
Ｖｏ’＝２Ｖｂｅ１＋２ＲＩ
＝２Ｖｂｅ１＋２（Ｒ／Ｒｅ）・ｌｎ（ｎ）・Ｖｔ（２−１）
【００３９】
この電圧Ｖｏ’と上述した式（１−９）を比較すると、電圧Ｖｏ’は電圧Ｖｏの２倍の値であることが判る。すなわち、上記バンドギャップリファレンス回路は、２個のトランジスタのベースとエミッタ間電圧を重ね合わせたものと、トランジスタ数（２個）に比例する係数を掛けたサーマルボルテージと加算することによって、電圧Ｖｏの２倍の値の電圧を出力している。さらに、上記バンドギャップリファレンス回路は、上記式（１−11）が成り立つように各定数が決定されていれば、電圧Ｖｏ’として温度に依存しない精度の良い定電圧を出力することができる。
【００４０】
つぎに、本発明に係るバンドギャップリファレンス回路の他の実施の形態について、図２を用いて説明する。なお、図１に示す素子と同じ素子については同じ符号を付し、詳細な説明は省略するものとする。
【００４１】
上記バンドギャップリファレンス回路は、図２に示すように、図１に示す第１のトランジスタ２２に代えて（ｍ−１）個のトランジスタ４０ａ，・・・，４０ｂを備えると共に、第３の抵抗２９及び第１の抵抗３０の抵抗値をｍＲとしている。これにより、式（２−２）が成立する。
【００４２】
Ｖｏ’＝ｍＶｂｅ１＋ｍ（Ｒ／Ｒｅ）・ｌｎ（ｎ）・Ｖｔ（２−２）
【００４３】
すなわち、ｍ個のトランジスタのベースとエミッタ間電圧を重ね合わせたもと、そのトランジスタの数に比例する係数を掛けたサーマルボルテージとを加算することによって、電圧Ｖｏのｍ倍の電圧を出力することができる。換言すると、トランジスタ数と抵抗値を所定のものにすることで、所望の定電圧を出力することができる。
【００４４】
【発明の効果】
以上の説明から明らかなように、本発明に係るバンドギャップリファレンス回路では、Ｎ個のトランジスタを並列接続した構造の第１のトランジスタのベース・エミッタ間電圧ＮＶｂｅ１と、上記トランジスタの数Ｎに比例する係数を掛けたサーマルボルテージＶｔとを加算して定電圧を出力することにより、素子数を増やしたり、増幅器を設けることなく、常に安定した精度の良い定電圧を出力することができる。
【００４５】
また、本発明に係るバンドギャップリファレンス回路では、第１のトランジスタ群を構成するトランジスタの個数と、上記第１のトランジスタ群の最終段のトランジスタのエミッタに接続された第１の抵抗、及び、第３の抵抗の各抵抗値を所定の値に設定することで、温度特性がよく、常に安定した精度の良い定電圧を出力することができる。
【図面の簡単な説明】
【図１】本発明に係るバンドギャップリファレンス回路の一構成を示す回路図である。
【図２】上記バンドギャップリファレンス回路の他の構成を示す回路図である。
【図３】従来のバンドギャップリファレンス回路の一構成例を示す回路図である。
【符号の説明】
１９第３のトランジスタ、２０第２のトランジスタ、２１第４のトランジスタ、２２第１のトランジスタ、２３第５のトランジスタ、２４第７のトランジスタ、２５第６のトランジスタ、２８第２の抵抗、２９第３の抵抗、３０第１の抵抗、３１第４の抵抗、３２第６の抵抗、３３第５の抵抗

Claims

Ｎ個のトランジスタを並列接続した構造の第１のトランジスタと、
上記第１のトランジスタのエミッタに第１の抵抗を介してコレクタが接続され、エミッタが第２の抵抗を介して接地され、Ｎ個のトランジスタを並列接続した構造の第２のトランジスタと、
上記第１のトランジスタのエミッタに第３の抵抗を介してコレクタが接続され、ベースがコレクタに接続されるとともに上記第２のトランジスタのベースに接続され、エミッタが接地された第３のトランジスタと、
上記第２のトランジスタのコレクタにベースが接続され、エミッタが接地された第４のトランジスタと、
上記第４のトランジスタのコレクタにベースが接続され、エミッタが上記第１のトランジスタのベースに接続されるとともに第４の抵抗を介して接地された第５のトランジスタと、
上記第４のトランジスタのコレクタにコレクタが接続され、エミッタが第５の抵抗を介して電源に接続され、上記第４のトランジスタと異なる導電型の第６のトランジスタと、
上記第１のトランジスタのコレクタにコレクタが接続され、ベースがコレクタに接続されるとともに上記第６のトランジスタのベースに接続され、エミッタが第６の抵抗を介して電源に接続され、上記第１のトランジスタと異なる導電型のＮ個のトランジスタを並列接続した構造の第７のトランジスタと
を備え、
上記第１のトランジスタのベースとエミッタ間の電圧をＮＶｂｅ１、上記第２の抵抗の抵抗値をＲｅ、上記第１の抵抗及び第３の抵抗の各抵抗値をＮＲ、サーマルボルテージをＶｔとし、上記第５のトランジスタのエミッタ電圧Ｖｏ’として得られる
Ｖｏ’＝ＮＶｂｅ１＋Ｎ（Ｒ／Ｒｅ）・ｌｎ（ｎ）・Ｖｔ
にて表される定電圧を出力することを特徴とするバンドギャップリファレンス回路。
（ｍ−１）個のトランジスタを直列接続した第１のトランジスタ群と、
上記第１のトランジスタ群の最終段のトランジスタのエミッタに第１の抵抗を介してコレクタが接続され、エミッタが第２の抵抗を介して接地され、ｍ個のトランジスタを並列接続した構造の第２のトランジスタと、
上記第１のトランジスタ群の最終段のトランジスタのエミッタに第３の抵抗を介してコレクタが接続され、ベースがコレクタに接続されるとともに上記第２のトランジスタのベースに接続され、エミッタが接地された第３のトランジスタと、
上記第２のトランジスタのコレクタにベースが接続され、エミッタが接地された第４のトランジスタと、
上記第４のトランジスタのコレクタにベースが接続され、エミッタが上記第１のトランジスタのベースに接続されるとともに第４の抵抗を介して接地された第５のトランジスタと、
上記第４のトランジスタのコレクタにコレクタが接続され、エミッタが第５の抵抗を介して電源に接続され、上記第４のトランジスタと異なる導電型の第６のトランジスタと、
上記第１のトランジスタ群の初段のトランジスタのコレクタにコレクタが接続され、ベースがコレクタに接続されるとともに上記第６のトランジスタのベースに接続され、エミッタが第６の抵抗を介して電源に接続され、上記第１のトランジスタ群と異なる導電型のｍ個のトランジスタを並列接続した構造の第７のトランジスタと
を備え、
上記第１のトランジスタ群の１個のトランジスタのベースとエミッタ間の電圧をＶｂｅ１、上記第２の抵抗の抵抗値をＲｅ、上記第１の抵抗及び第３の抵抗の各抵抗値をｍＲ、サーマルボルテージをＶｔとし、上記第５のトランジスタのエミッタ電圧Ｖｏ’として得られる
Ｖｏ’＝ｍＶｂｅ１＋ｍ（Ｒ／Ｒｅ）・ｌｎ（ｎ）・Ｖｔ
にて表される定電圧を出力することを特徴とするバンドギャップリファレンス回路。