JPS5831422A - トランジスタ回路 - Google Patents
トランジスタ回路Info
- Publication number
- JPS5831422A JPS5831422A JP56130522A JP13052281A JPS5831422A JP S5831422 A JPS5831422 A JP S5831422A JP 56130522 A JP56130522 A JP 56130522A JP 13052281 A JP13052281 A JP 13052281A JP S5831422 A JPS5831422 A JP S5831422A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- current
- collector
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発、明はトランジスタ回路に係力、４９に１１４−電
圧を発生させるための電圧発生回路忙関する・トランジ
スタの電流密度の比を一定忙するとペニス會エミッタ間
電圧Ｖ、に差ができる・従−来、これを利用して微小電
圧を発生させる第１図に示すような回路が米ａｔ＊許（
０８Ｐ）Ｌ３２ａ４＄９（フェアチャイルド社）、に開
示されてい石。この微小電圧源回路によれば、トランジ
スＩＱｍに加えられる入力電流１１とトランジスタＱ１
・１のコレクタに得られる出力電ｆｌ Ｉ ＊との関係
は内式で示される。
圧を発生させるための電圧発生回路忙関する・トランジ
スタの電流密度の比を一定忙するとペニス會エミッタ間
電圧Ｖ、に差ができる・従−来、これを利用して微小電
圧を発生させる第１図に示すような回路が米ａｔ＊許（
０８Ｐ）Ｌ３２ａ４＄９（フェアチャイルド社）、に開
示されてい石。この微小電圧源回路によれば、トランジ
スＩＱｍに加えられる入力電流１１とトランジスタＱ１
・１のコレクタに得られる出力電ｆｌ Ｉ ＊との関係
は内式で示される。
に〒
ここで、■、は熱電圧＝、、１．ｆｌ逆方向飽和電流。
Ｒは抵抗、Ａ１・１＊Ａ１・ｓＦｉそれぞれトランジス
タＱｌｌｌｌｌとＱｌ・嘗の工ｆｙタ面積である・上記
（１） ｉ４の関係が成立するためには、両トランジス
タＱ１・１゜Ｑｌ・寓のエンツタ面積はＡ１・！〈Ａ１
・鵞の関係になければならない・ また、抵抗Ｒの両端に生ずる電圧は次式で求められる。
タＱｌｌｌｌｌとＱｌ・嘗の工ｆｙタ面積である・上記
（１） ｉ４の関係が成立するためには、両トランジス
タＱ１・１゜Ｑｌ・寓のエンツタ面積はＡ１・！〈Ａ１
・鵞の関係になければならない・ また、抵抗Ｒの両端に生ずる電圧は次式で求められる。
上記（２）式において、電流をＩｔ ＝Ｉ、とすると、
電圧ｌｖ□は両トランジスタＱｔ・１．Ｑｌ・寓の工電
ツタ、ｍ積比Ａ！軸Ａ１・１のみで決められる。しかし
上記（２）式には、電圧Δｖ１．を決める要素に電流比
し１が入っており、７７ｍｍを一定にするに社電流をＩ
、冨Ｉ、の関係にしなければならない。
電圧ｌｖ□は両トランジスタＱｔ・１．Ｑｌ・寓の工電
ツタ、ｍ積比Ａ！軸Ａ１・１のみで決められる。しかし
上記（２）式には、電圧Δｖ１．を決める要素に電流比
し１が入っており、７７ｍｍを一定にするに社電流をＩ
、冨Ｉ、の関係にしなければならない。
そこで、工電ツタ面積比のみで微小電圧Δｖ、ｌ！を鰻
定するために従来１、特開昭４７−１２３７３号（フィ
リップス社）あるいは特開昭５５−１０２０２５（Ａｔ
１社）に開示されている様に、カレントン２−回路を使
う勢の回路上の工夫がなされている・本発明は上記の事
情に銖みてなされたもので、入力電流用の第１のトラン
ジスタ・および出力電流用のｉ２のトランジスタに千れ
それ対応してペース・コレクタ相互がたすきが妙接続さ
れる第３及び第４のトランジスタを接続し、微小電圧出
力が入出力電流比には無関係で第１〜第４トランジスタ
のそれぞれの工電ツタ面積比で決定される回路構成とす
ることによって、回路消費電力が小さく、安定した電圧
を発生し得るトランジスタ回路を提供することを目的と
する・他の目的は１このトランジスタ回路を用いて電流
源回路を提供することである。
定するために従来１、特開昭４７−１２３７３号（フィ
リップス社）あるいは特開昭５５−１０２０２５（Ａｔ
１社）に開示されている様に、カレントン２−回路を使
う勢の回路上の工夫がなされている・本発明は上記の事
情に銖みてなされたもので、入力電流用の第１のトラン
ジスタ・および出力電流用のｉ２のトランジスタに千れ
それ対応してペース・コレクタ相互がたすきが妙接続さ
れる第３及び第４のトランジスタを接続し、微小電圧出
力が入出力電流比には無関係で第１〜第４トランジスタ
のそれぞれの工電ツタ面積比で決定される回路構成とす
ることによって、回路消費電力が小さく、安定した電圧
を発生し得るトランジスタ回路を提供することを目的と
する・他の目的は１このトランジスタ回路を用いて電流
源回路を提供することである。
以下、図面を参照して本発−の一実１１ＩＡｆｌＶｔＩ
ｍ明する。第２図は本発明のトランジスタ回路ｌ路の原
理図を示している。仁の回路は、一端が正°電源十に接
続された電流値Ｉ、Ｃ）電流源Ｘ１と、コレクタがこの
電流源１１の他端に、ペース・コレクタが相互接続され
た第１のトランジスＩＱ１と、この第１のトランジスタ
Ｑ１の工電ツタにコレクタが接続され、エミッタが負電
源−に接続された第２０゛トランジスタｑ１と、；レク
タが出力電流端０１に接ｉされ、ペースが上記第１のト
ランジスタＱ１のペースに相互接続された第３のトラン
ジスタＱｓと、コレクタが上記＠３のトランジスタＱ１
のニオツタ、及び館２のトランジスタｉ鵞のペースに接
続され、ペース力Ｊ［ｔｌ、ｚのトランジスタＱｍのコ
レクタに接続され、エミッタが電圧出力＃１０ｔＦＴに
接続される第４のトランジスタＱ４と、この第４のトラ
ンジスタＱ４のエミッタ及び出力端ＯＵＴにその一端が
接続され、他端が負電源−に接続され、両端間に微小電
圧ΔＶ□を発生するための抵抗Ｒとを具備する。
ｍ明する。第２図は本発明のトランジスタ回路ｌ路の原
理図を示している。仁の回路は、一端が正°電源十に接
続された電流値Ｉ、Ｃ）電流源Ｘ１と、コレクタがこの
電流源１１の他端に、ペース・コレクタが相互接続され
た第１のトランジスＩＱ１と、この第１のトランジスタ
Ｑ１の工電ツタにコレクタが接続され、エミッタが負電
源−に接続された第２０゛トランジスタｑ１と、；レク
タが出力電流端０１に接ｉされ、ペースが上記第１のト
ランジスタＱ１のペースに相互接続された第３のトラン
ジスタＱｓと、コレクタが上記＠３のトランジスタＱ１
のニオツタ、及び館２のトランジスタｉ鵞のペースに接
続され、ペース力Ｊ［ｔｌ、ｚのトランジスタＱｍのコ
レクタに接続され、エミッタが電圧出力＃１０ｔＦＴに
接続される第４のトランジスタＱ４と、この第４のトラ
ンジスタＱ４のエミッタ及び出力端ＯＵＴにその一端が
接続され、他端が負電源−に接続され、両端間に微小電
圧ΔＶ□を発生するための抵抗Ｒとを具備する。
ここで、上記回路の４つのトランジスタＱ１〜Ｑ４のニ
オツタ面積をそれぞれＡ１−Ａ４とし、ペース・エンツ
タ間電圧をそれぞれＶ□１〜Ｖ□４とすると、 ΔｖＩＩ十ｖＩｌｌ十ｖ１１４”■１１２＋ｖ１ｍ＋５
”””” （３）なる関係式が成シ立っ・また、ト
ランジスタの；レクタ電流ＩＣとペースエンνり関電圧
Ｖ□との間には 、なる関係がある。上記（４）式をトランジスタ。１〜
Ｑ４について適用し、（３）式を変形すると次の様＃Ｃ
なる。
オツタ面積をそれぞれＡ１−Ａ４とし、ペース・エンツ
タ間電圧をそれぞれＶ□１〜Ｖ□４とすると、 ΔｖＩＩ十ｖＩｌｌ十ｖ１１４”■１１２＋ｖ１ｍ＋５
”””” （３）なる関係式が成シ立っ・また、ト
ランジスタの；レクタ電流ＩＣとペースエンνり関電圧
Ｖ□との間には 、なる関係がある。上記（４）式をトランジスタ。１〜
Ｑ４について適用し、（３）式を変形すると次の様＃Ｃ
なる。
但し、ＡＩ−＾ａ／Ａｇ４ｍ ） １ ＊ ｔたＸ！は
トランジス／Ｑｓのコレクタ電流である・ この（５）式から第２．第４ト２ンジスタＱｓｓＱ４の
ペースを第２図のように交互に配＊＊貌すると、微小電
圧ΔＶ□は電流比Ｉ １／Ｔ Ｈの影響が無くなること
がわかる。つｔｂ、微小電圧ΔＶ□は４つのトランジス
タＱ１〜Ｑ４のエンツタ聞積Ａ１〜Ａ４比だけで決めら
れることになる嚇このようＫ、本回路は電流１１ｓＩｆ
ｆｉによらず、微小電圧ｌｖ□が一定となるので、抵抗
Ｒの両端に生ずる微小電圧ΔＶ□を定電圧源として使用
することができる・ また、抵抗Ｒの電圧降下が微小電圧ΔＶ□であるから、
トランジスタＱｓのコレクタからの出力電流！雪は となシ、工？ｙタ面積比を定めれば出力電流も一定とな
る。
トランジス／Ｑｓのコレクタ電流である・ この（５）式から第２．第４ト２ンジスタＱｓｓＱ４の
ペースを第２図のように交互に配＊＊貌すると、微小電
圧ΔＶ□は電流比Ｉ １／Ｔ Ｈの影響が無くなること
がわかる。つｔｂ、微小電圧ΔＶ□は４つのトランジス
タＱ１〜Ｑ４のエンツタ聞積Ａ１〜Ａ４比だけで決めら
れることになる嚇このようＫ、本回路は電流１１ｓＩｆ
ｆｉによらず、微小電圧ｌｖ□が一定となるので、抵抗
Ｒの両端に生ずる微小電圧ΔＶ□を定電圧源として使用
することができる・ また、抵抗Ｒの電圧降下が微小電圧ΔＶ□であるから、
トランジスタＱｓのコレクタからの出力電流！雪は となシ、工？ｙタ面積比を定めれば出力電流も一定とな
る。
上述した基本原理を適用して第３図の様な微小電流源回
路を構成できる。この回路では、トランジスタＱ１〜Ｑ
４のそれぞれのエミッタ面積Ａ１〜Ａ、をに１ ” ３
ｅ Ａｇ ＝２ ｅ ＡＳ”Ａ４＝１とし、抵抗Ｒの
抵抗値を１０にΩ、電流源■１として１０にΩのコレク
タ抵抗部を用いている。
路を構成できる。この回路では、トランジスタＱ１〜Ｑ
４のそれぞれのエミッタ面積Ａ１〜Ａ、をに１ ” ３
ｅ Ａｇ ＝２ ｅ ＡＳ”Ａ４＝１とし、抵抗Ｒの
抵抗値を１０にΩ、電流源■１として１０にΩのコレク
タ抵抗部を用いている。
サラに、ペースが第１のトランジスタＱ！のコレクタに
、工きツタが第１．第３トランジスタＱ１ｐＱｓのベー
ス相互接続点に、コレクタが電源＋ｖｃｃにそれぞれ接
続された＃Ｉ５のトランジスタＱｓが設けられている。
、工きツタが第１．第３トランジスタＱ１ｐＱｓのベー
ス相互接続点に、コレクタが電源＋ｖｃｃにそれぞれ接
続された＃Ｉ５のトランジスタＱｓが設けられている。
この回路では、入力電流■１はＩｔ ＝（ｖｃｃ−３ｖ
、、 ） ／Ｆｔｃで表わされ、電源ｖｃｃと共に変化
する。
、、 ） ／Ｆｔｃで表わされ、電源ｖｃｃと共に変化
する。
一方、出力電流Ｉｍａ前記（６）式からとなシ、１μＡ
の微小電流源回路が得られることＫなる・ 第４図は本発明の電圧発生回路の奥験回路を示している
。この回路は第２図の基本即路ｋ。
の微小電流源回路が得られることＫなる・ 第４図は本発明の電圧発生回路の奥験回路を示している
。この回路は第２図の基本即路ｋ。
さらにコレクタがＩＯＶの正電源子に、ペースが第１の
トランジスタＱ１のコレク／に、工２ツタが第１．第３
トランジスタＱｔｓＱｓのペース相互接続点にそれぞ、
れ接続される。第５のトランジスタＱｓを設けると共に
、第３のトランジスタＱｓのコレクタを負荷抵抗ＲＬを
介して正電源子に接続して、第１のトランジスタＱ！の
エミッタ面積ＡＩを他のトランジスタＱ震〜Ｑ４のエミ
ッタ面積Ａ、〜ム４の４倍（ム１＝４Ａ、 ５＝４Ａｓ
＝４Ａ、 ）に設定している。従うて、微小電圧Δｖ
□＃−ｉノＶ、、 ＝ Ｖ？−１ｒ１４ ｅ ３５ ｒ
ｎＶ（３００″″Ｋ）である・この回路で入力電流１１
を１μＡ〜１ｍＡに変化させた時の微小電圧ΔＶ□の変
化を第５図に示す。なお、一定は抵抗Ｒの値を３．３に
Ω（出力電流Ｉｓ’ＩＯμＡ）の場合と３３にΩ（出力
電流Ｉ嘗−ｈｄ１μＡ）の場合について行ガい、図にお
いて前者を曲線Ｌ１で後者を曲線Ｌ！で表ノゎしている
。
トランジスタＱ１のコレク／に、工２ツタが第１．第３
トランジスタＱｔｓＱｓのペース相互接続点にそれぞ、
れ接続される。第５のトランジスタＱｓを設けると共に
、第３のトランジスタＱｓのコレクタを負荷抵抗ＲＬを
介して正電源子に接続して、第１のトランジスタＱ！の
エミッタ面積ＡＩを他のトランジスタＱ震〜Ｑ４のエミ
ッタ面積Ａ、〜ム４の４倍（ム１＝４Ａ、 ５＝４Ａｓ
＝４Ａ、 ）に設定している。従うて、微小電圧Δｖ
□＃−ｉノＶ、、 ＝ Ｖ？−１ｒ１４ ｅ ３５ ｒ
ｎＶ（３００″″Ｋ）である・この回路で入力電流１１
を１μＡ〜１ｍＡに変化させた時の微小電圧ΔＶ□の変
化を第５図に示す。なお、一定は抵抗Ｒの値を３．３に
Ω（出力電流Ｉｓ’ＩＯμＡ）の場合と３３にΩ（出力
電流Ｉ嘗−ｈｄ１μＡ）の場合について行ガい、図にお
いて前者を曲線Ｌ１で後者を曲線Ｌ！で表ノゎしている
。
第５図を参照すると、曲線Ｌ１では入力電流！菫が！！
〒２μＡ〜２００μＡの範囲で微小電圧ΔＶ□の変化は
ΔＶ、、 −３５Ｂｖ〜４０ｍＶである。っ壕シ、入力
電流！！が１００倍変化しても微小電圧ΔＶ□は５ ｍ
Ｖ ｌ、か変化していない。このことは、微小電圧Δｖ
ＭＥの値を略一定とみなすことができるので、＠４図の
回路を定電圧源として使用できることを意味している・
また、上記曲線ＬＨにおいて、入力電流！菫が１ｍＡの
近傍では入力電ｔＩＬＩ １ と出力電流！舅とが大き
く違っているので、直列抵抗による誤差が生じている。
〒２μＡ〜２００μＡの範囲で微小電圧ΔＶ□の変化は
ΔＶ、、 −３５Ｂｖ〜４０ｍＶである。っ壕シ、入力
電流！！が１００倍変化しても微小電圧ΔＶ□は５ ｍ
Ｖ ｌ、か変化していない。このことは、微小電圧Δｖ
ＭＥの値を略一定とみなすことができるので、＠４図の
回路を定電圧源として使用できることを意味している・
また、上記曲線ＬＨにおいて、入力電流！菫が１ｍＡの
近傍では入力電ｔＩＬＩ １ と出力電流！舅とが大き
く違っているので、直列抵抗による誤差が生じている。
同じことは曲１） Ｌ 意の場合についてもいえ、この
場合には出力電流！鴬が１μＡと小さくなっているので
、微小電圧ΔＶ□が一定値から離れる点は曲線Ｌ１の時
よ〕も小さくなっていることがわかる。
場合には出力電流！鴬が１μＡと小さくなっているので
、微小電圧ΔＶ□が一定値から離れる点は曲線Ｌ１の時
よ〕も小さくなっていることがわかる。
第６図はカレントミラー回路を付加した定電流源回路を
示している。すなわち、正電ツタが正電源子に、ペース
がコレクタに接続されたトランジスタＱｕと、このトラ
ンジスタＱｌｌのペース・コレクタ相互接続点悴エンツ
タが接続され、コレクタが前記第１トランジスタＱｌの
コレクタに接続されたトランジスタＱ１ｍと、工きツタ
が上記正電源子に、ペースが上記トランジスタＱｌｌの
ペースに、コレクタが前記トランジスタＱｕのペース及
び第３トランジスタＱｓのコレクタにそれぞれ接続され
たトランジスタＱｘｓからなるカレントさラー回路１１
が設けられている。このカレントミラー回路１１によっ
て入力電流１１と出力電流■３とを尋しくなるようにし
ている・すなわち、カレントミラー回路１１の入出力電
流工諺 ｅｌｌ との間には Ｉ、＝＝λ・■２・・・・・・・曲・・・・・・・・・
曲（７）なる関係がある。ここで、λはカレントミラー
の電流伝達比であシ、第６図の様に３つのトランジスタ
Ｑ １１− Ｑ ｔ ｓを用いたウィルソン・ソースソ
ースで使用したＰＮＰ ）ランジスタのエミッタ接地電
流増幅率βが十分に大きければ、この電流伝達比λを「
１」と見なすことができる。したがって−入出力電流を
共に等しく（Ｉｔ−Ｉｓ）することができる。
示している。すなわち、正電ツタが正電源子に、ペース
がコレクタに接続されたトランジスタＱｕと、このトラ
ンジスタＱｌｌのペース・コレクタ相互接続点悴エンツ
タが接続され、コレクタが前記第１トランジスタＱｌの
コレクタに接続されたトランジスタＱ１ｍと、工きツタ
が上記正電源子に、ペースが上記トランジスタＱｌｌの
ペースに、コレクタが前記トランジスタＱｕのペース及
び第３トランジスタＱｓのコレクタにそれぞれ接続され
たトランジスタＱｘｓからなるカレントさラー回路１１
が設けられている。このカレントミラー回路１１によっ
て入力電流１１と出力電流■３とを尋しくなるようにし
ている・すなわち、カレントミラー回路１１の入出力電
流工諺 ｅｌｌ との間には Ｉ、＝＝λ・■２・・・・・・・曲・・・・・・・・・
曲（７）なる関係がある。ここで、λはカレントミラー
の電流伝達比であシ、第６図の様に３つのトランジスタ
Ｑ １１− Ｑ ｔ ｓを用いたウィルソン・ソースソ
ースで使用したＰＮＰ ）ランジスタのエミッタ接地電
流増幅率βが十分に大きければ、この電流伝達比λを「
１」と見なすことができる。したがって−入出力電流を
共に等しく（Ｉｔ−Ｉｓ）することができる。
また、前記（６）式から第３トランジスタＱｓの出力電
流ｒ、け １、＝Ｉ茸 で表わされる。上記回路では、出力電流１１は入力電流
■！の影響を受けないが、カレントミラー回路１ノを用
いて電流１１と！鵞とを等しくするので出力電流Ｉ、の
安定性が良く々る。
流ｒ、け １、＝Ｉ茸 で表わされる。上記回路では、出力電流１１は入力電流
■！の影響を受けないが、カレントミラー回路１ノを用
いて電流１１と！鵞とを等しくするので出力電流Ｉ、の
安定性が良く々る。
第７図は前記第３図の回路を応用したバイアス電流源回
路を示している。この回路は、ドレインが正電源子に、
ｒ−）が負電源−に、ソースが前記第１のトランジスタ
Ｑ１のコレクタにそれぞれ接続されたトランジスタＦ１
が設けられておシ、このトランジスタＦｌけコレクタ層
（エピタキシャル層）を用いたＮチャンネルＦＥＴであ
る。さらに、トランジスタＱ意・〜Ｑ１４からなるカレ
ントミラー回路１２が設けられている。この回路におい
て、出力電流Ｉ、は４つのトランジスタＱ１〜Ｑ４のエ
ミツタ面積比と抵抗Ｒとで決定される。この出力電流工
、に比例した電流がトランジスタＱｍｍ〜Ｑ！４のコレ
クタから得られ、これを回路のバイアス電流源として使
用するものである。
路を示している。この回路は、ドレインが正電源子に、
ｒ−）が負電源−に、ソースが前記第１のトランジスタ
Ｑ１のコレクタにそれぞれ接続されたトランジスタＦ１
が設けられておシ、このトランジスタＦｌけコレクタ層
（エピタキシャル層）を用いたＮチャンネルＦＥＴであ
る。さらに、トランジスタＱ意・〜Ｑ１４からなるカレ
ントミラー回路１２が設けられている。この回路におい
て、出力電流Ｉ、は４つのトランジスタＱ１〜Ｑ４のエ
ミツタ面積比と抵抗Ｒとで決定される。この出力電流工
、に比例した電流がトランジスタＱｍｍ〜Ｑ！４のコレ
クタから得られ、これを回路のバイアス電流源として使
用するものである。
第８図は第７図とは異なるバイアス電流源回路を示して
いる。この回路は、前記した第６図の回路にＰＮＰ ）
ランジスタＱｓｓ〜Ｑ１．とＱｌ−〜Ｑｔｓとを有する
カレントミラー回路１３が設けられると共に、Ｎｆイン
ネルトランジスタＦ１とトランジスタＱ４１ ＊ Ｑｎ
ｎからなる回路起動のためのスタニト回路Ｊ４が設けら
れている。この回路では、トランジスタＱ１４〜Ｑｌ二
の各コレクタから出力電流Ｉ、に比例した電流を得て、
このコレクタ電流を回路のバイアス電流源として使用す
るものである。
いる。この回路は、前記した第６図の回路にＰＮＰ ）
ランジスタＱｓｓ〜Ｑ１．とＱｌ−〜Ｑｔｓとを有する
カレントミラー回路１３が設けられると共に、Ｎｆイン
ネルトランジスタＦ１とトランジスタＱ４１ ＊ Ｑｎ
ｎからなる回路起動のためのスタニト回路Ｊ４が設けら
れている。この回路では、トランジスタＱ１４〜Ｑｌ二
の各コレクタから出力電流Ｉ、に比例した電流を得て、
このコレクタ電流を回路のバイアス電流源として使用す
るものである。
第９図は基準電圧発生回路を示している。この回路では
、１１ｇ３のトランジスタＱｓのコレクタに一端が接続
され゛、他端が正゛電源十に接続された抵抗Ｒ２と、コ
゛レクタが正電源子に、ベースが第３のトランジスタＱ
ｓのコレクタに、工２ツタが出力端ＯＵＴに接、続さｔ
たトランジスタＱｌｌと、このトランジスタＱｓ１のエ
ミッタ及び出力端ＯＵＴにその一端が接続され、他端が
負電源−に接続される電流値■３の電流源Ｉ、とが前述
した第２図の基本回路に付加されている。
、１１ｇ３のトランジスタＱｓのコレクタに一端が接続
され゛、他端が正゛電源十に接続された抵抗Ｒ２と、コ
゛レクタが正電源子に、ベースが第３のトランジスタＱ
ｓのコレクタに、工２ツタが出力端ＯＵＴに接、続さｔ
たトランジスタＱｌｌと、このトランジスタＱｓ１のエ
ミッタ及び出力端ＯＵＴにその一端が接続され、他端が
負電源−に接続される電流値■３の電流源Ｉ、とが前述
した第２図の基本回路に付加されている。
上記第９図の回路においては、正電源＋の端子と出力端
ＯＵＴとの間に基準電圧Ｖｒｅｆが得られるようにかつ
ている０この基準電圧７４社は、抵抗Ｒ雪の電圧降下と
トランジスタＱ１のベース・エミッタ間電圧Ｖ。との和
である。すなわち、基準電圧ｖｒ、ｆは次式で示される
。
ＯＵＴとの間に基準電圧Ｖｒｅｆが得られるようにかつ
ている０この基準電圧７４社は、抵抗Ｒ雪の電圧降下と
トランジスタＱ１のベース・エミッタ間電圧Ｖ。との和
である。すなわち、基準電圧ｖｒ、ｆは次式で示される
。
■ｒｄ＝Ｉ！・Ｒ１十Ｖ□
で表わされる。つ１シ、基準電圧ｖｒ、ｆは、上記（９
）式に見られるように正の温度係数を持つ微小電圧ΔＶ
□と負の温度係数を持つベース・工ｔｙタ間電圧■ＩＩ
との和で表わされる。従って、これら２つの成分を適当
な比に設定すれば基準電圧ｖ１．ｆの温度係数を最小に
することができる・例えば、トランジスタＱ１〜Ｑ４の
エミツタ面積比Ａ１〜Ａ４をそれぞれＡｌ−２，ム重社
ムｓ−１゜Ａ４＝４とし、抵抗Ｒ−５３６Ω、Ｒ舅＝
５．３６ ｋΩ。
）式に見られるように正の温度係数を持つ微小電圧ΔＶ
□と負の温度係数を持つベース・工ｔｙタ間電圧■ＩＩ
との和で表わされる。従って、これら２つの成分を適当
な比に設定すれば基準電圧ｖ１．ｆの温度係数を最小に
することができる・例えば、トランジスタＱ１〜Ｑ４の
エミツタ面積比Ａ１〜Ａ４をそれぞれＡｌ−２，ム重社
ムｓ−１゜Ａ４＝４とし、抵抗Ｒ−５３６Ω、Ｒ舅＝
５．３６ ｋΩ。
各電流を１１＝１００μＡ、１． ＝ｌ ＯＯμＡ 、
Ｉ ｓ！！ １００μムとすると基準電圧Ｖ、。ｆは
約１．２５Ｖとなる・上記第９図の回路の特徴はその回
路の・ｆイアスミ流を小さくできることである。出力端
ＯＵＴからの負荷電流を零とすると回路の消費する電流
けＩ！＋ｙ＝ ＋Ｉｌであシ、前記数値例を代入すると
３００μＡとなる。このｆｊＭＦｉ消費電流としては相
当小さな値であるので、本基準電圧回路を用いれば集積
回路の消費電流を小さくすることができる。
Ｉ ｓ！！ １００μムとすると基準電圧Ｖ、。ｆは
約１．２５Ｖとなる・上記第９図の回路の特徴はその回
路の・ｆイアスミ流を小さくできることである。出力端
ＯＵＴからの負荷電流を零とすると回路の消費する電流
けＩ！＋ｙ＝ ＋Ｉｌであシ、前記数値例を代入すると
３００μＡとなる。このｆｊＭＦｉ消費電流としては相
当小さな値であるので、本基準電圧回路を用いれば集積
回路の消費電流を小さくすることができる。
第１０図は回路消費電力を小さくし圧基準電圧発生回路
を示しておシ、本回路は前記第９図の回路中電流源工１
と■１を共通にして抵抗Ｒ５Ｋ１き換えている。この
回路において、例えばエミッタ画情をＡｌ＝２１Ａ！＝
Ａ１＝１．Ａ４＝４、抵抗をＲｍ１．７９にΩ、 Ｒｍ
＝１７．９ｋｒＬ、Ｒｓ＝６６．５にΩ、入出力電流
をＩ Ｈ” １００ ／’Ａ ＊ Ｉ １ ；１０ Ａ
ｈとすると、出力端ＯＵＴに得られる基準電圧ｖ２．ｆ
Ｆｉ、約１．２５ Ｖとなる。つまシ、この回路での消
費電流は１１０μＡで良く、前記した電流■１と！３を
共通にした分だけ電流を小さくすることができる。さら
に、本回路では、前記第９図の回路と比べて電流Ｉ、を
ｌ０ＡＡと小さくしているのでょシ回路消費電力を低減
できる。
を示しておシ、本回路は前記第９図の回路中電流源工１
と■１を共通にして抵抗Ｒ５Ｋ１き換えている。この
回路において、例えばエミッタ画情をＡｌ＝２１Ａ！＝
Ａ１＝１．Ａ４＝４、抵抗をＲｍ１．７９にΩ、 Ｒｍ
＝１７．９ｋｒＬ、Ｒｓ＝６６．５にΩ、入出力電流
をＩ Ｈ” １００ ／’Ａ ＊ Ｉ １ ；１０ Ａ
ｈとすると、出力端ＯＵＴに得られる基準電圧ｖ２．ｆ
Ｆｉ、約１．２５ Ｖとなる。つまシ、この回路での消
費電流は１１０μＡで良く、前記した電流■１と！３を
共通にした分だけ電流を小さくすることができる。さら
に、本回路では、前記第９図の回路と比べて電流Ｉ、を
ｌ０ＡＡと小さくしているのでょシ回路消費電力を低減
できる。
第１１図は本発明の応用例に係る基準電圧発生回路を示
している。。本回路では、基本回路と正電原子との間に
トランジスタＱｌｌ ＊ Ｑｌｍからなるカレントミラ
ー回路が設けられ、トランジスタＱｌｌのコレクタが第
３のトランジスタＱＱのコレクタに、トランジスタＱ１
Ｂのコレクタが第１のトランジスタＱ！のコレクタに接
続されている。
している。。本回路では、基本回路と正電原子との間に
トランジスタＱｌｌ ＊ Ｑｌｍからなるカレントミラ
ー回路が設けられ、トランジスタＱｌｌのコレクタが第
３のトランジスタＱＱのコレクタに、トランジスタＱ１
Ｂのコレクタが第１のトランジスタＱ！のコレクタに接
続されている。
さらに、ｔＩｆＪ２のトランジスタＱ驚のエミッタ祉抵
抗Ｒ゛４を介して負電源−に、第４トランジスタＱ４の
工Ｓｌｌ夕は抵Ｆｒ、Ｒ及び上記抵抗Ｒ４を介して負電
源−にそれぞれ接続される。また、上記トランジスタＱ
Ｉｇのコレクタにそのペースが、正電原子にコレクタが
、出力端ＯＵＴにエミッタがそれぞれ接続されるトラン
ジスタＱ１４が設けられ、このトランジスタＱ１４のエ
ミッタ及び出力端ＯＵＴ Ｆ！、順次抵抗Ｒ，，Ｒ＠を
介して負電源−１に接続され、また第３のトランジスタ
Ｑｓの村−スは上記抵抗Ｒ，，Ｒ・相互接続点に接続さ
れる構成となっている。本回路も出力端ＯＵＴに安定し
た基準電圧を得ることができる。
抗Ｒ゛４を介して負電源−に、第４トランジスタＱ４の
工Ｓｌｌ夕は抵Ｆｒ、Ｒ及び上記抵抗Ｒ４を介して負電
源−にそれぞれ接続される。また、上記トランジスタＱ
Ｉｇのコレクタにそのペースが、正電原子にコレクタが
、出力端ＯＵＴにエミッタがそれぞれ接続されるトラン
ジスタＱ１４が設けられ、このトランジスタＱ１４のエ
ミッタ及び出力端ＯＵＴ Ｆ！、順次抵抗Ｒ，，Ｒ＠を
介して負電源−１に接続され、また第３のトランジスタ
Ｑｓの村−スは上記抵抗Ｒ，，Ｒ・相互接続点に接続さ
れる構成となっている。本回路も出力端ＯＵＴに安定し
た基準電圧を得ることができる。
第１２図及び第１３図は本発明の応用例忙係る基準電圧
回路を示しくいる。１１２図の回路では、第１のトラン
ジスタＱ１のコレクタは抵ｍｎｖを介して、第３トラン
ジスタＱｓのコレクタは抵抗Ｒ１を介してそれぞれ電流
源工及び出力端ＯＵＴに共通に接続され、またダーリン
トン接続されるトランジスタＱ１ｓ ＋ Ｑ＋ｅ 及Ｕ
バイアス抵抗Ｒ―からなる回路１６が出力端ＯＵＴと負
電源−との間に設けられ、上記トランジスタＱｔｓのペ
ースを１３）ランジスタＱ３のコレクタに接続する構成
としている。そして、出力端ＯＵＴに基準電圧ｖｒｅｆ
を得るものである。
回路を示しくいる。１１２図の回路では、第１のトラン
ジスタＱ１のコレクタは抵ｍｎｖを介して、第３トラン
ジスタＱｓのコレクタは抵抗Ｒ１を介してそれぞれ電流
源工及び出力端ＯＵＴに共通に接続され、またダーリン
トン接続されるトランジスタＱ１ｓ ＋ Ｑ＋ｅ 及Ｕ
バイアス抵抗Ｒ―からなる回路１６が出力端ＯＵＴと負
電源−との間に設けられ、上記トランジスタＱｔｓのペ
ースを１３）ランジスタＱ３のコレクタに接続する構成
としている。そして、出力端ＯＵＴに基準電圧ｖｒｅｆ
を得るものである。
第１３図の回路は上記１２図の回路を変形し九もので、
出力用のトランジスタＱＢと、カレントミラー回路を構
成するトランジスタＱ＊ａ ＊ Ｑｇｙと、抵抗Ｒ１゜
、Ｒ■が付加されておシ、２つの出力端ＯＵＴ １ 、
ＯＵＴ ２からそれぞれ大きさの異なる基準電圧を得
るようにしている。これら第１２図及び第１３図の基準
電圧発生回路も前述同様の効果を有するものである。
出力用のトランジスタＱＢと、カレントミラー回路を構
成するトランジスタＱ＊ａ ＊ Ｑｇｙと、抵抗Ｒ１゜
、Ｒ■が付加されておシ、２つの出力端ＯＵＴ １ 、
ＯＵＴ ２からそれぞれ大きさの異なる基準電圧を得
るようにしている。これら第１２図及び第１３図の基準
電圧発生回路も前述同様の効果を有するものである。
以上説明したように本発明によれば、入力電流１．用の
第１のトランジスタおよび出力電流Ｉ３用の第２のトラ
ンジスタにそれぞれ対応してペース・コレクタ相互がた
すきかけ接続される第３及び第４のトランジスタを接続
し、微小電圧出力を入出力電流比Ｉｓ／Ｉｔには無関係
で第１〜第４トランゾスタのそれぞれのエミッタ面積Ａ
１〜Ａ４の比で決定される回路構成とすることによって
、回路消費電力が小さく、安定した電圧を発生し得るト
ランジスタ回路を提供できる。
第１のトランジスタおよび出力電流Ｉ３用の第２のトラ
ンジスタにそれぞれ対応してペース・コレクタ相互がた
すきかけ接続される第３及び第４のトランジスタを接続
し、微小電圧出力を入出力電流比Ｉｓ／Ｉｔには無関係
で第１〜第４トランゾスタのそれぞれのエミッタ面積Ａ
１〜Ａ４の比で決定される回路構成とすることによって
、回路消費電力が小さく、安定した電圧を発生し得るト
ランジスタ回路を提供できる。
第１図は従来の微小電圧を発生させる電流源回路の構成
図、第２図は本発明のトランジスタ回路の基本回路構成
図、第３図は本発明の一奥施例に係る微小電流源回路の
構成図、ｔ／ｇ４図は本発明の爽秋回路の構成図、第５
図は第４図の回路の微小電圧特性を示す図、第６図は本
発明の他の実施例に係る電流源回路の構成図、第７図及
び・・第・８図はそれぞれ本発明の他の実施例に係るバ
イアス電流源回路の構成図、第９図乃至第１３図はそれ
ぞれ本発明の他の実施例に係る基準電圧発生回路の構成
図である。 Ｑ＋ Ａ−Ｑｓ ＋ Ｑｔｘ〜Ｑ＊ｔ＋ Ｑ４１ ｅ
Ｑａｓ ＋ Ｑｓｔ ・・・）ランジスタ、Ｆｌ 、
Ｆｌ・・・ＮチャンネルＦＥＴ％Ｒ，ＲＣｔＲＬ、 Ｒ
１〜Ｒ，・・・抵抗、１１ｓＩＳ−”電流源、０ＵＴ−
・・出力端、１１〜１３．１５・・・カレントミラー回
路、１４−・スタート回路、１６・・・回路、＋・−正
電源、−一負電源。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第３図 第４図 、 第９図 第」ＯｒＭ 第１１図 第１２図
図、第２図は本発明のトランジスタ回路の基本回路構成
図、第３図は本発明の一奥施例に係る微小電流源回路の
構成図、ｔ／ｇ４図は本発明の爽秋回路の構成図、第５
図は第４図の回路の微小電圧特性を示す図、第６図は本
発明の他の実施例に係る電流源回路の構成図、第７図及
び・・第・８図はそれぞれ本発明の他の実施例に係るバ
イアス電流源回路の構成図、第９図乃至第１３図はそれ
ぞれ本発明の他の実施例に係る基準電圧発生回路の構成
図である。 Ｑ＋ Ａ−Ｑｓ ＋ Ｑｔｘ〜Ｑ＊ｔ＋ Ｑ４１ ｅ
Ｑａｓ ＋ Ｑｓｔ ・・・）ランジスタ、Ｆｌ 、
Ｆｌ・・・ＮチャンネルＦＥＴ％Ｒ，ＲＣｔＲＬ、 Ｒ
１〜Ｒ，・・・抵抗、１１ｓＩＳ−”電流源、０ＵＴ−
・・出力端、１１〜１３．１５・・・カレントミラー回
路、１４−・スタート回路、１６・・・回路、＋・−正
電源、−一負電源。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第３図 第４図 、 第９図 第」ＯｒＭ 第１１図 第１２図
Claims (2)
- （１） コレクタが入力電流源を介して第１の電位Ｋ
ＩＩ続されペースがコレクタに相互接続される第１のト
ランジスタと、この第１のトランジスタのエミッタにそ
のコレクタが接続されエンツタが、第２の電位に接続さ
れる第２のトランジスタと、べ−スが上記第１のトラン
ジスタのペースに接続される第３のトランジスタと、コ
レクタが上記第３のトランジスタのエンツタ及び第２の
トランジスタのペースに、ペースが上記第１のトランジ
スタのニオツタと＃、２トランジスタのコレクタとの相
互接続点に、ニオツタが抵抗を介して前記第２の電位に
接続される第４のトランジスタとを具備することを特徴
とするトランジスタ回路。 - （２） 前記第１乃至第４のトランジスタのそれぞれ
のニオツタ面積をＡｌ ＃ ｋｍ ｔ Ａｓ Ｉム４と
したとき、エンＶり面積比Ａ１−ム４／ム怠・ム３０み
で決定される電圧を前記第４０ト２ンジスタの工建νり
と前記第２の電位間に発生させる仁とを特徴とする特許
請求の範囲第１項記載のトランジスタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56130522A JPH0614302B2 (ja) | 1981-08-20 | 1981-08-20 | トランジスタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56130522A JPH0614302B2 (ja) | 1981-08-20 | 1981-08-20 | トランジスタ回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25310490A Division JPH03273319A (ja) | 1990-09-21 | 1990-09-21 | 基準電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5831422A true JPS5831422A (ja) | 1983-02-24 |
| JPH0614302B2 JPH0614302B2 (ja) | 1994-02-23 |
Family
ID=15036305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56130522A Expired - Lifetime JPH0614302B2 (ja) | 1981-08-20 | 1981-08-20 | トランジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0614302B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60199958A (ja) * | 1984-03-17 | 1985-10-09 | 旭化成株式会社 | 弾性を有する嵩高性不織布 |
| JPS61231252A (ja) * | 1985-04-03 | 1986-10-15 | 東レ株式会社 | シ−ト状物の製造方法 |
| JPH07146725A (ja) * | 1992-11-06 | 1995-06-06 | Sgs Thomsom Microelectron Pte Ltd | 低電圧基準電流発生回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5165858A (ja) * | 1974-11-06 | 1976-06-07 | Nat Semiconductor Corp |
-
1981
- 1981-08-20 JP JP56130522A patent/JPH0614302B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5165858A (ja) * | 1974-11-06 | 1976-06-07 | Nat Semiconductor Corp |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60199958A (ja) * | 1984-03-17 | 1985-10-09 | 旭化成株式会社 | 弾性を有する嵩高性不織布 |
| JPH0147584B2 (ja) * | 1984-03-17 | 1989-10-16 | Asahi Chemical Ind | |
| JPS61231252A (ja) * | 1985-04-03 | 1986-10-15 | 東レ株式会社 | シ−ト状物の製造方法 |
| JPH07146725A (ja) * | 1992-11-06 | 1995-06-06 | Sgs Thomsom Microelectron Pte Ltd | 低電圧基準電流発生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0614302B2 (ja) | 1994-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5995621A (ja) | 基準電圧回路 | |
| JPH0152783B2 (ja) | ||
| JPS5831422A (ja) | トランジスタ回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0225561B2 (ja) | ||
| JPH067379Y2 (ja) | 基準電圧源回路 | |
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| JPH0232644B2 (ja) | ||
| JPS5842886B2 (ja) | 定電圧装置 | |
| JP2733843B2 (ja) | 定電流源回路 | |
| JPH01292411A (ja) | バンドギヤップ基準電圧回路 | |
| JP2966428B2 (ja) | 微小電流源 | |
| JPS6143295Y2 (ja) | ||
| JP2638771B2 (ja) | 基準電圧発生装置 | |
| JPH0518288B2 (ja) | ||
| JPS63177214A (ja) | 基準電圧発生回路 | |
| JPH0477329B2 (ja) | ||
| JPS60238917A (ja) | 定電流回路 | |
| JPH0546096Y2 (ja) | ||
| JPS6351496B2 (ja) | ||
| JPS63236178A (ja) | 掛算回路 | |
| JPS6172320A (ja) | 基準電圧発生回路 | |
| JPS62230110A (ja) | トランジスタ回路 | |
| JPS6093532A (ja) | 基準電圧回路 | |
| JPS63173107A (ja) | 定電流回路 |