JPS6093532A - 基準電圧回路 - Google Patents
基準電圧回路Info
- Publication number
- JPS6093532A JPS6093532A JP58201614A JP20161483A JPS6093532A JP S6093532 A JPS6093532 A JP S6093532A JP 58201614 A JP58201614 A JP 58201614A JP 20161483 A JP20161483 A JP 20161483A JP S6093532 A JPS6093532 A JP S6093532A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- resistance
- reference voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、基準電圧回路、特に温度による出力電圧の変
化を零、或いは任意の値に設定でき、同時に任意の出力
電圧値を設定することのできる基準電圧回路に関する。
化を零、或いは任意の値に設定でき、同時に任意の出力
電圧値を設定することのできる基準電圧回路に関する。
従来例の構成とその問題点
基準電圧回路は、現在、バンドギャップ方式として良く
知られた構成が主流である。半導体集積回路で任意の出
力電圧値を得るためには、通常、第１図のように、コレ
クタおよびエミッタ電路に、第１ 、第２．第３の抵抗
Ｒ１，Ｒ２，Ｒ３を挿入し、異なる電流密度で動作する
電流ミラ一対温１．第２のトランジスタＱ１．Ｑ２ の
ベース・エミッタ間電電圧の差を第３の抵抗Ｒ３で取り
出し、この正の温度係数を持つ電圧番第２の抵抗Ｒ２の
両端に発生させ、負の温度係数を持つ第３のトランジス
タＱ３のベース・エミッタ間電圧との和により、零。
知られた構成が主流である。半導体集積回路で任意の出
力電圧値を得るためには、通常、第１図のように、コレ
クタおよびエミッタ電路に、第１ 、第２．第３の抵抗
Ｒ１，Ｒ２，Ｒ３を挿入し、異なる電流密度で動作する
電流ミラ一対温１．第２のトランジスタＱ１．Ｑ２ の
ベース・エミッタ間電電圧の差を第３の抵抗Ｒ３で取り
出し、この正の温度係数を持つ電圧番第２の抵抗Ｒ２の
両端に発生させ、負の温度係数を持つ第３のトランジス
タＱ３のベース・エミッタ間電圧との和により、零。
或いは任意の温度係数を持つ基準電圧を発生し、これを
抵抗Ｒ４，Ｒ５で分割することによシ任意の出力電圧を
得る方法に依っている。ここで、０４〜Ｑ７は電流ミラ
ー結合（ミラー比１：１）および能動負荷である。
抵抗Ｒ４，Ｒ５で分割することによシ任意の出力電圧を
得る方法に依っている。ここで、０４〜Ｑ７は電流ミラ
ー結合（ミラー比１：１）および能動負荷である。
ところが、この様に第１図示のバンドギャップ方式基準
電圧回路の場合、基準電圧値とその温度係数を独立調整
できない為、余分な高い電圧が必要となる。例えばＶｒ
、４＝ｏ、ｅｉＶが必要な場合でも、基準電圧として、
最小限、トランジスタのベース・エミッタ間電圧（ＶＢ
Ｅ）の２倍の電圧の１．１〜１．３ｖが必要であり、し
たがって電源電圧としても、最小限、２〜３ｖは必要と
なる。また、■ｒ８ｆ−３Ｖが必要なら、基準電圧とし
て、３．７〜３．９ Ｖ 。
電圧回路の場合、基準電圧値とその温度係数を独立調整
できない為、余分な高い電圧が必要となる。例えばＶｒ
、４＝ｏ、ｅｉＶが必要な場合でも、基準電圧として、
最小限、トランジスタのベース・エミッタ間電圧（ＶＢ
Ｅ）の２倍の電圧の１．１〜１．３ｖが必要であり、し
たがって電源電圧としても、最小限、２〜３ｖは必要と
なる。また、■ｒ８ｆ−３Ｖが必要なら、基準電圧とし
て、３．７〜３．９ Ｖ 。
電源電圧として４．５〜５．６■が必要となる。近年の
低電源電圧化に於て、このような余分の高い電圧が必要
であることは、不適格要因となる。
低電源電圧化に於て、このような余分の高い電圧が必要
であることは、不適格要因となる。
また、低消費電流化についても、従来方式では難しく、
例えば、第１図の回路では通常の半導体集積回路製造工
程に依った場合、占有面積の大きくなる高抵抗化に限度
があり、５００〜６００μ八以下に低減させることは、
現実的には困難である。
例えば、第１図の回路では通常の半導体集積回路製造工
程に依った場合、占有面積の大きくなる高抵抗化に限度
があり、５００〜６００μ八以下に低減させることは、
現実的には困難である。
発明の目的
本発明は、低電源電圧化、及び低消費電流化が容易で、
且つ、任意の温度係数と任意の出力電圧値を容易に設定
することが可能な基準′区圧回路を提供するものである
。
且つ、任意の温度係数と任意の出力電圧値を容易に設定
することが可能な基準′区圧回路を提供するものである
。
発明の構成
本発明は、要約するに、第１および第２の電流源のそれ
ぞれに、異なる電流密度で動作し、かつ、互いに電流ミ
ラー結合された第１．第２の一対のトランジスタの各コ
レクタを接続し、前記一対の一方のトランジスタのエミ
ッタ電路に第１の抵抗をそなえ、第３および第４の電流
源のそれぞれに、第３および第４のトラ／ジス゛りの各
コレクタを接続し、前記第３のトランジスタのコレクタ
を前記第４のトランジスタのベースに、前記第３のトラ
ンジスタのベースを前記第４のトランジスタのエミッタ
に、互いに結合し、かつ、前記第４のトランジスタのエ
ミッタ電路に第２の抵抗をそなえ、前記第１および第２
の電流源に電流ミラー結合された第６の電流源ならびに
前記第３および第４の電流源に電流ミラー結合された第
６の電体源に共通接続された第３の抵抗をそなえた基準
電圧回路でちり、これによシ、第１の抵抗、第２の抵抗
を適切に設定し、かつ、第３の抵抗を調整することで、
任意の基準電圧値を第３の抵抗から得ることができ、低
電圧電源ならびに低消費電流どの動作を実現することが
できる。
ぞれに、異なる電流密度で動作し、かつ、互いに電流ミ
ラー結合された第１．第２の一対のトランジスタの各コ
レクタを接続し、前記一対の一方のトランジスタのエミ
ッタ電路に第１の抵抗をそなえ、第３および第４の電流
源のそれぞれに、第３および第４のトラ／ジス゛りの各
コレクタを接続し、前記第３のトランジスタのコレクタ
を前記第４のトランジスタのベースに、前記第３のトラ
ンジスタのベースを前記第４のトランジスタのエミッタ
に、互いに結合し、かつ、前記第４のトランジスタのエ
ミッタ電路に第２の抵抗をそなえ、前記第１および第２
の電流源に電流ミラー結合された第６の電流源ならびに
前記第３および第４の電流源に電流ミラー結合された第
６の電体源に共通接続された第３の抵抗をそなえた基準
電圧回路でちり、これによシ、第１の抵抗、第２の抵抗
を適切に設定し、かつ、第３の抵抗を調整することで、
任意の基準電圧値を第３の抵抗から得ることができ、低
電圧電源ならびに低消費電流どの動作を実現することが
できる。
実施例の説明
第２図は、本発明の実施例回路であり、以下、本発明を
この実施例回路により説明する０第１のトランジスタＱ
２１と第２のトランジスタＱ２２は異なる電流密度で動
作する電流ミラ一対で、両トランジスタのベース・エミ
ッタ間電圧差は第１の抵抗Ｒ２１で検出される。両トラ
ンジスタの電流比Ｉ ＊／ Ｉ ２ は、トランジスタ
Ｑ２４．Ｑ２２の各々のコレクタ端子に接続された、ト
ランジスタＱ２６゜Ｑ２６ Ｉ Ｑ２□よ構成る第１の
電流ミラー回路によシ決定され、前記ベース・エミッタ
間電圧差Δ■ＢＥは次の（１）式で表わされる。ここ １１、Ｔ２）ランジスタＱ２１ ”２２の動作電流密度
５Ｅ１１ＳＥ２ のエミッタ面積 に：ボルツマン定数 Ｔ：絶対温度 ｑ：電子電荷 で、第１のミラー電流、すなわち、トランジスタＱ２２
の動作電流も決定され、電流ミラー回路構成するトラン
ジスタＱ２６ Ｉ Ｑ２□により抵抗Ｒ２３へこの第１
のミラー電流が流れ、これによシ、電圧降下ｖ１ を生
じる。この電圧ｖ１は、（２）式で表わされる。
この実施例回路により説明する０第１のトランジスタＱ
２１と第２のトランジスタＱ２２は異なる電流密度で動
作する電流ミラ一対で、両トランジスタのベース・エミ
ッタ間電圧差は第１の抵抗Ｒ２１で検出される。両トラ
ンジスタの電流比Ｉ ＊／ Ｉ ２ は、トランジスタ
Ｑ２４．Ｑ２２の各々のコレクタ端子に接続された、ト
ランジスタＱ２６゜Ｑ２６ Ｉ Ｑ２□よ構成る第１の
電流ミラー回路によシ決定され、前記ベース・エミッタ
間電圧差Δ■ＢＥは次の（１）式で表わされる。ここ １１、Ｔ２）ランジスタＱ２１ ”２２の動作電流密度
５Ｅ１１ＳＥ２ のエミッタ面積 に：ボルツマン定数 Ｔ：絶対温度 ｑ：電子電荷 で、第１のミラー電流、すなわち、トランジスタＱ２２
の動作電流も決定され、電流ミラー回路構成するトラン
ジスタＱ２６ Ｉ Ｑ２□により抵抗Ｒ２３へこの第１
のミラー電流が流れ、これによシ、電圧降下ｖ１ を生
じる。この電圧ｖ１は、（２）式で表わされる。
一方、第３のトランジスタＱ２３のベース・エミッタ間
電圧を第４のトランジスタＱ２４および第２の抵抗Ｒ２
２で電流に変換し、トランジスタ０２８゜Ｑ２９．Ｑ３
゜よシ成る第２の電流ミラー回路によシ第３のトランジ
スタＱ２３の動作電流を固定すると伴に、抵抗Ｒ２３に
トランジスタＱ３ｏによる第２のミラー電流を流し、こ
れにより、電圧降下ｖ２ヲ生じる。この電圧■２は（３
）式で表わされる。
電圧を第４のトランジスタＱ２４および第２の抵抗Ｒ２
２で電流に変換し、トランジスタ０２８゜Ｑ２９．Ｑ３
゜よシ成る第２の電流ミラー回路によシ第３のトランジ
スタＱ２３の動作電流を固定すると伴に、抵抗Ｒ２３に
トランジスタＱ３ｏによる第２のミラー電流を流し、こ
れにより、電圧降下ｖ２ヲ生じる。この電圧■２は（３
）式で表わされる。
ここで、抵抗Ｒ２３の両端に生じる基準電圧■ｒｅｆは
前記ｖ１とｖ２の和とな！ｌ） （４）式の通りとなる
。
前記ｖ１とｖ２の和とな！ｌ） （４）式の通りとなる
。
■、８ｆ−■１＋■２
（４）式の第１項は正の温度係数を持ち、第２項は負の
温度係数を持つだめ、抵抗比を調整することにより容易
に零温度係数、或いは任意の温度係数の基準電圧を得る
ことができる。基準電圧の温度係数は（４）式をＴで微
分することによって得られ（５）式に示す。
温度係数を持つだめ、抵抗比を調整することにより容易
に零温度係数、或いは任意の温度係数の基準電圧を得る
ことができる。基準電圧の温度係数は（４）式をＴで微
分することによって得られ（５）式に示す。
零温度係数を設定する場合、（６）式からも明らかな様
に、抵抗Ｒ２１、Ｒ２２の比だけで設定でき、抵抗Ｒ２
３を調整することにより、任意の基準電圧値を得ること
ができる。
に、抵抗Ｒ２１、Ｒ２２の比だけで設定でき、抵抗Ｒ２
３を調整することにより、任意の基準電圧値を得ること
ができる。
この回路によれば、電源電圧■。０と基準電圧値ｖｒｅ
ｆ との間には、トランジスタＱ２□、Ｑ３０の飽和電
圧分の差があればよく、また、電源電圧は最低、２ｖＢ
Ｅ＋１ｖｃＥ（ＳＡＴ）の電圧、すなわち、約１．６■
から動作するので、例えば、基準電圧ｏ、ｓＶで電源電
圧１．ｓＶ、基準電圧３ｖに対し電源電圧３．２Ｖ６れ
ば、安定に動作するので、従来のバンドギャップ基準電
圧回路に較べ低電源電圧化が容易である。
ｆ との間には、トランジスタＱ２□、Ｑ３０の飽和電
圧分の差があればよく、また、電源電圧は最低、２ｖＢ
Ｅ＋１ｖｃＥ（ＳＡＴ）の電圧、すなわち、約１．６■
から動作するので、例えば、基準電圧ｏ、ｓＶで電源電
圧１．ｓＶ、基準電圧３ｖに対し電源電圧３．２Ｖ６れ
ば、安定に動作するので、従来のバンドギャップ基準電
圧回路に較べ低電源電圧化が容易である。
また、低消費電流化についても容易で、各々の電流ミラ
ー回路の動作電流を１５〜２０μ八程度に設定できるの
で、最大でも、約１２０ＩｉＡまで消費電流を抑えるこ
とが可能である。
ー回路の動作電流を１５〜２０μ八程度に設定できるの
で、最大でも、約１２０ＩｉＡまで消費電流を抑えるこ
とが可能である。
同時に、（４）式、（５）式からも明らかな通り、Δｖ
ＢＥを決定しているのがトランジスタＱ２１．Ｑ２２
のエミノク面積比と、電流ミラー回路の電流比だけであ
り基準電圧設定は抵抗比だけなので、従来の回路よりも
高精度であり、半導体集積回路装置に最適である。
ＢＥを決定しているのがトランジスタＱ２１．Ｑ２２
のエミノク面積比と、電流ミラー回路の電流比だけであ
り基準電圧設定は抵抗比だけなので、従来の回路よりも
高精度であり、半導体集積回路装置に最適である。
発明の効果
本発明によれば、次の様な効果がある。
第一の効果は、低電源電圧化が容易である。
第二の効果は、低消費電流化が容易である。
第三の効果は、高精度にできる。
このような効果があると同時に、３個の抵抗比だけで、
任意の温度係数、及び任意の基準電圧値を容易に設定で
きるので半導体集積回路に最適である。
任意の温度係数、及び任意の基準電圧値を容易に設定で
きるので半導体集積回路に最適である。
第１図は従来例バンドギャップ方式の基準電圧回路図、
第２図は本発明実施例の基準電圧回路図である。 Ｑ２１〜Ｑ３゜・・・・・トランジスタ、Ｒ２１〜Ｒ２
３・・・・・・抵抗。
第２図は本発明実施例の基準電圧回路図である。 Ｑ２１〜Ｑ３゜・・・・・トランジスタ、Ｒ２１〜Ｒ２
３・・・・・・抵抗。
Claims (1)
- 第１および第２の電流源のそれぞれに、異なる電流密度
で動作し、かつ、互いに電流ミラー結合された第１．第
２の一対のトランジスタの各コレクタを接続し、前記一
対の一方のトランジスタのエミッタ電路に第１の抵抗を
そなえ、第３および第４の電流源のそれぞれに、第３お
よび第４のトランジスタの各コレクタを接続し、前記第
３のトランジスタのコレクタを前記第４のトランジスタ
のベースに、前記第３のトランジスタのベースを前記第
４のトランジスタのエミッタに、互いに結合し、かつ、
前記第４のトランジスタのエミッタ電路に第２の抵抗を
そなえ、前記第１および第２の電流源に電流ミラー結合
された第５の電流源ならびに前記第３および第４の電流
源に電流ミラー結合された第６の電流源のそれぞれに共
通接続された第３の抵抗をそなえた基準電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58201614A JPS6093532A (ja) | 1983-10-27 | 1983-10-27 | 基準電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58201614A JPS6093532A (ja) | 1983-10-27 | 1983-10-27 | 基準電圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6093532A true JPS6093532A (ja) | 1985-05-25 |
Family
ID=16443975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58201614A Pending JPS6093532A (ja) | 1983-10-27 | 1983-10-27 | 基準電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6093532A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0315916A (ja) * | 1989-02-14 | 1991-01-24 | Texas Instr Inc <Ti> | ＢｉＣＭＯＳ基準回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08508361A (ja) * | 1993-03-17 | 1996-09-03 | ザイキャド・コーポレイション | ランダムアクセスメモリ（ｒａｍ）ベースのコンフィギュラブルアレイ |
| US20110101339A1 (en) * | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5759829B2 (ja) * | 2010-08-16 | 2015-08-05 | 株式会社半導体エネルギー研究所 | 記憶素子 |
-
1983
- 1983-10-27 JP JP58201614A patent/JPS6093532A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08508361A (ja) * | 1993-03-17 | 1996-09-03 | ザイキャド・コーポレイション | ランダムアクセスメモリ（ｒａｍ）ベースのコンフィギュラブルアレイ |
| US20110101339A1 (en) * | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5759829B2 (ja) * | 2010-08-16 | 2015-08-05 | 株式会社半導体エネルギー研究所 | 記憶素子 |
| JP5976884B2 (ja) * | 2010-08-16 | 2016-08-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0315916A (ja) * | 1989-02-14 | 1991-01-24 | Texas Instr Inc <Ti> | ＢｉＣＭＯＳ基準回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6093532A (ja) | 基準電圧回路 | |
| JPS6398159A (ja) | 温度補償された電流源およびこれを用いた電圧調整器 | |
| CN111984052A (zh) | 电压源 | |
| JPS6093533A (ja) | 基準電圧回路 | |
| JP2695515B2 (ja) | 基準電圧発生回路 | |
| JPS60129818A (ja) | 基準電圧回路 | |
| JPH07104876A (ja) | 定電流回路内蔵ｉｃ | |
| JPS6096006A (ja) | 基準電圧回路 | |
| JP3310033B2 (ja) | 定電圧回路 | |
| JP2629234B2 (ja) | 低電圧基準電源回路 | |
| JP3094764B2 (ja) | 基準電流発生回路 | |
| JPH0542485Y2 (ja) | ||
| JP2604043Y2 (ja) | 基準電圧源回路 | |
| JPH0477329B2 (ja) | ||
| JPS5952321A (ja) | 電流源回路 | |
| JPS61184002A (ja) | 電流源回路 | |
| JPS60175132A (ja) | 基準電圧回路 | |
| JPH02188811A (ja) | 定電流回路 | |
| JP2005071255A (ja) | 電流源回路 | |
| JPS62182819A (ja) | 電源回路 | |
| JPH0727423B2 (ja) | 電流供給回路 | |
| JPS63236403A (ja) | 電流源回路 | |
| JPH04128909A (ja) | 集積回路 | |
| JPH07121256A (ja) | 電流ミラー回路 | |
| JPH0479165B2 (ja) |