JP3310033B2 - 定電圧回路 - Google Patents

定電圧回路

Info

Publication number
JP3310033B2
JP3310033B2 JP32553192A JP32553192A JP3310033B2 JP 3310033 B2 JP3310033 B2 JP 3310033B2 JP 32553192 A JP32553192 A JP 32553192A JP 32553192 A JP32553192 A JP 32553192A JP 3310033 B2 JP3310033 B2 JP 3310033B2
Authority
JP
Japan
Prior art keywords
voltage
output
circuit
current
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32553192A
Other languages
English (en)
Other versions
JPH06175743A (ja
Inventor
田 吉 廣 吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP32553192A priority Critical patent/JP3310033B2/ja
Publication of JPH06175743A publication Critical patent/JPH06175743A/ja
Application granted granted Critical
Publication of JP3310033B2 publication Critical patent/JP3310033B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Electrical Variables (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、出力電圧をオンオフ制
御できる定電圧回路に関する。
【0002】
【実施例】従来の出力電圧をオンオフ制御する機能を有
する定電圧回路について図8を参照して説明する。同図
において、定電圧回路100は、バンドギャップ電流出
力回路110、電流電圧変換回路120、電流出力型差
動増幅回路130及びバッファ回路140により構成さ
れる。各回路の両端には図示しない電源から夫々電圧V
1及びV2が供給されている。なお、バンドギャップ電
流出力回路110のスタータ回路の記載は省略されてい
る。
【0003】バンドギャップ電流出力回路110は、抵
抗R111、R112、トランジスタQ111及びQ1
12によって構成される電流ミラー回路と、トランジス
タQ113、Q114及び抵抗114とによって構成さ
れるバンドギャップ回路及びスイッチトランジスタQ1
15によって構成される。この回路のトランジスタQ1
15のベースにオン信号ONが印加されてトランジスタ
Q115のコレクタ電位がほぼV2となり、上記スター
タ回路によってトランジスタQ113及びQ114のコ
レクタ電流が“0”から動作状態に立ち上げられて、バ
ンドギャップ電流出力回路110が動作状態になる。バ
ンドギャップ回路のトランジスタQ113のエミッタ面
積はトランジスタQ114のエミッタ面積の4倍に形成
されており、トランジスタQ113のエミッタ電流密度
はトランジスタQ114のエミッタ電流密度の1/4で
ある。また、バンドギャップ回路の抵抗R113の値に
よってトランジスタQ113のコレクタ電流が設定され
る。一方、電流ミラー回路によってトランジスタQ11
1及びQ112のコレクタ電流比が設定される。その結
果、抵抗R113の値等によって、このバンドギャップ
電流出力回路110の出力電流が設定される。
【0004】この出力電流は、互いに直列に接続された
エミッタ抵抗R121、トランジスタQ121、コレク
タ抵抗R122及びダイオードD121からなる電流電
圧変換回路120によって電圧出力Vref に変換され
る。
【0005】この電圧出力Vref は、トランジスタQ1
31及びQ132からなる電流ミラー回路、トランジス
タQ133、Q134及びエミッタ抵抗R131からな
る差動回路によって構成される電流出力型差動増幅回路
130の正入力端子であるトランジスタQ133のベー
スに印加される。
【0006】この差動増幅回路130の電流出力は、ト
ランジスタQ141、エミッタ抵抗R141及びトラン
ジスタQ142からなるエミッタフォロワ回路によって
構成されるバッファ回路140を経て電圧出力VOUT
なる。更に、この電圧出力VOUT は差動増幅回路130
の負入力端子であるトランジスタQ134のベースに帰
還される。この帰還によって、電圧出力VOUT を電圧出
力Vref に一致させ、その状態に保持するように調整さ
れる。すなわち、VOUT >Vref となると、トランジス
タQ133のコレクタ電流は減少し、トランジスタQ1
34のコレクタ電流は増加する。このため、トランジス
タQ141のベース電流が減少し、同エミッタ電流の減
少によってトランジスタQ142のベース電流が減少し
てトランジスタQ142の電流出力が減少する為、出力
電圧VOUT が低下する。一方、VOUT <Vref となる
と、逆の動作を行って出力電圧VOUT を増加する。
【0007】このように、定電流源110の出力を抵抗
及びダイオードで定電圧Vref に変換し、電圧フォロワ
(120,140)を介して出力電圧VOUT を定電圧V
refに維持している。この出力電圧VOUT 、従って、定
電圧Vref は、バンドギャップ回路を構成する素子の定
数、特に抵抗R113を適宜に選択することによって選
定される。この回路構成によれば、ツェナーダイオード
では設定困難な低い電圧レベルをも出力することの出来
る、集積回路に好適な定電圧回路が得られるという利点
がある。
【0008】
【発明が解決しようとする課題】しかしながら、かかる
従来の定電圧回路では、バンドギャップ電流出力回路1
10を駆動するスタータ回路が必要であるため、トラン
ジスタ等の余分の回路素子を必要とする。バンドギャッ
プ回路の出力を電流として取り出した後で、更に電圧に
変換するので誤差の原因となる。また、バッファ回路の
オフセット電圧も誤差となるため、出力電圧VOUT の高
精度化が難しい等の不具合がある。
【0009】よって、本発明は回路を構成する素子数が
少なくて高精度のバンドギャップ定電圧回路を提供する
目的とする。
【0010】
【課題を解決するための手段】上記目的を達成するため
本発明の定電圧回路は、供給される電流のレベルに応じ
て未調整の入力電圧のレベルを調整して出力電圧を得る
出力部と、動作指令信号に応答して定電流を前記出力部
に供給する電流制御部と、上記出力電圧に比例する帰還
電圧を得る出力電圧検出部と、バンドギャップ回路によ
って得られる内部基準電圧及び前記帰還電圧相互間のレ
ベル差に応じて前記出力部に供給される電流のレベルを
制御するバンドギャップ部と、を備えることを特徴とす
る。
【0011】
【作用】上記構成によれば、バンドギャップ定電圧源は
出力電圧を直接制御する。この結果、出力電圧の高精度
化が可能となる。また、電流電圧変換等が介在しないの
で、素子数削減することが可能である。
【0012】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。図1は、本発明の基本的な構成を示すブロ
ック図であり、電流制御部1、バンドギャップ部2、出
力部3及び出力電圧検出部4によって構成される。これ
らの回路を動作させるために図示しない定電圧源から電
圧V1及びV2が供給される。電流制御部1は、オン/
オフ指令信号ON/OFFのオン指令に応じて定電流出
力IOUT1を発生する。この電流出力IOUT1は、バンドギ
ャップ部2及び出力部3に供給される。バンドギャップ
部2は、電流出力IOUT1の吸込み電流IOUT2を調整して
出力部3に流入する電流IINのレベルを制御する。この
調整は、後述する帰還電圧とバンドギャップ回路によっ
て設定される基準電圧VREF との差を減少する方向にな
される。出力部3は、電流IINのレベルに応じて定電圧
V1のレベル降下を設定して定電圧出力VOUT を出力端
に供給する。電流IINのレベルが“0”のときには、出
力VOUT は発生しない。この出力端子と電圧V2の端子
との間に、出力電圧VOU T を所定分圧比で分圧して出力
電圧VOUT に比例する電圧VF を発生する出力電圧検出
部4が設けられている。この電圧VF は、上記帰還電圧
としてバンドギャップ部2にフィードバックされる。出
力電圧検出部4における帰還電圧VF の帰還量を100
%に設定した場合には、VF =VOUT となり、回路構成
は図2に示すように表される。
【0013】かかる構成によれば、オン指令が電流制御
部1に供給されると、定電流出力IOUT1が発生し、出力
部3から電圧VOUT が“0”レベルから設定電圧レベル
まで立上がる。出力電圧VOUT はバンドギャップ部2を
介した帰還ループによって設定値に維持される。オフ指
令が電流制御部1に供給されると、定電流出力IOUT1
消滅し、出力部3からの出力電圧VOUT の供給は停止す
る。
【0014】このような回路構成によれば、従来回路と
比較して、出力電圧がバンドギャップ部に帰還されるの
でより高精度の定電圧出力を得ることができる。出力電
圧検出部4における分圧比の設定により、従来のように
回路を大きく変更することなく、出力電圧を設定するこ
とができるので汎用性が高い。簡単な回路ブロックの集
合体で構成され、バァッファ回路等が不要であるので回
路を構成する素子数が少なくて済む等の利点がある。
【0015】図3は、具体的な回路構成例を示してお
り、図2に示される帰還電圧VF の帰還量を100%に
設定した場合の例である。同図において、電流制御部1
は、ベースとコレクタが接続されたトランジスタQ1
1、トランジスタQ11のエミッタと電源V1間に接続
された抵抗R11、トランジスタQ11のコレクタとオ
ンオフ信号端子間に接続された抵抗R13、ベースがト
ランジスタQ11のベースに接続されたトランジスタQ
12、トランジスタQ12のエミッタ及び電源V1間に
接続された抵抗R12、によって構成される。トランジ
スタQ12のコレクタは電流出力端IOUT1となる。
【0016】出力部3は、ベースがトランジスタQ12
のコレクタに接続され、エミッタが出力端子VOUT に接
続されるトランジスタQ31と、トランジスタQ31の
コレクタ及び電源V1間に接続される抵抗R31とによ
って構成される。
【0017】バンドギャップ部2は、エミッタが電源V
2に接続され、ベース及びコレクタが接続されるトラン
ジスタQ21と、ベースがトランジスタQ21のコレク
タに接続され、トランジスタQ21のエミッタのN倍の
面積に形成されたエミッタが抵抗R23を介して電源V
2に接続されるトランジスタQ22と、ベースがトラン
ジスタQ22のコレクタに接続され、コレクタがトラン
ジスタQ12のコレクタに接続され、エミッタが電源V
2に接続されるトランジスタQ23と、トランジスタQ
21のコレクタと出力端子VOUT 間に接続される抵抗R
21と、トランジスタQ22のコレクタと出力端子V
OUT 間に接続される抵抗R22と、によって構成され
る。
【0018】バンドギャップ回路によって設定される基
準電圧VREF は、次のように定められる。トランジスタ
Q21及びQ22のコレクタ電流をIC1及びIC2とし、
飽和電流をIS とすると、トランジスタQ21及びQ2
2のベース・エミッタ間電圧VBE21及びVBE22は、 VBE21=VT ln(IC1/IS ) …(1) VBE22=VT ln(IC2/(IS ×N)) …(2) ここで、VT =kT/q, kはボルツマン定数、Tは
絶対温度、qは電荷量である。
【0019】従って、エミッタ抵抗R23に印加される
電圧ΔVBEは、上記(1) 及び(2) 式より、 ΔVBE=VBE21−VBE22 =VT ln (( IC1/IS )×(IS ×N)/(IC2))…(3) 更に、抵抗R21及びR22の値を、R21=R22に
設定すると、トランジスタQ21及びQ22のコレクタ
電流IC1及びIC2は、IC1=IC2=IC となるから、
上記(3) 式は、 ΔVBE=VT lnN となる。
【0020】また、抵抗R23の値をR3とすると、Δ
BE=R3×IC であるから、 IC =(VT /R3)lnN 抵抗R21に印加される電圧をV1 とすると、 V1 =R21×IC =(R21/R3)VT lnN 従って、この回路で設定される基準電圧VREF は、V1
+VBE21となる。
【0021】出力端VOUT に負荷が接続されない状態で
は、出力電圧VOUT はVREF であるが、負荷が接続され
て出力電圧VOUT が基準電圧VREF よりも低下すると、
トランジスタQ23のベース電流が減少する。トランジ
スタQ23がコレクタに吸入する電流出力IOUT2が減少
して、出力部3のトランジスタQ31のベースに流入す
る電流が増加する。このため、トランジスタQ31の電
流出力が増加する為、出力電圧VOUT が増加して設定電
圧VREF に維持される。また、出力電圧VOUTが基準電
圧VREF よりも増加すると、トランジスタQ23のベー
ス電流が増加する。トランジスタQ23がコレクタに吸
入する電流出力IOUT2が増加して、出力部3のトランジ
スタQ31のベースに流入する電流が減少する。このた
め、トランジスタQ31の電流出力が減少する為、出力
電圧VOUT が減少して設定電圧VREF に維持される。バ
ンドギャップ回路の構成は、例えば、特公昭53−18
694号に示されているが、公知の種々のものを用いる
ことが可能である。
【0022】図4は、第2の構成例を示している。この
例では、図3におけるバンドギャップ部2の抵抗R23
を、抵抗R21とトランジスタQ21の間に挿入し、抵
抗R21及びR23間の接続点とトランジスタQ21の
ベースとを接続する構成としている。こうしても、図3
と同様のバンドギャップ回路として動作する。また、図
3に示される出力部3をトランジスタQ31,Q32に
よって構成している。
【0023】図5は、第3の構成例を示している。この
例では、電流制御部1にトランジスタQ13及びQ14
等からなる電流源回路を更に追加している。バンドギャ
ップ部2に抵抗24が追加されている。抵抗24を介し
て出力電圧VOUT をバンドギャップ回路に帰還すること
により、バンドギャップ回路の抵抗値R21、R22の
値を小さくすることができる。これはIC回路の抵抗パ
ターンの面積を減らすことができる利点がある。出力部
3は、エミッタフォロワ回路で構成されている。
【0024】図6は、第4の構成例を示している。この
例は図1に対応しており、出力電圧検出部4が設けられ
ている。出力電圧検出部4は抵抗分圧回路によって構成
され、分圧電圧VF はトランジスタQ24及びQ35を
介して夫々バンドギャップ回路の抵抗R24及びR25
に帰還されている。
【0025】図7は、第5の実施例を示している。この
例では、図6におけるトランジスタQ11及びQ12等
からなる電流ミラー回路をトランジスタQ15を介して
駆動している。出力電圧検出部4の抵抗分圧回路に温度
補償ダイオードD41が挿入されている。図5に示され
るバンドギャップ回路を採用することにより、分圧電圧
F が1つのトランジスタQ26を介してバンドギャッ
プ回路に帰還される。ダイオードD41は、トランジス
タQ26の温度係数を相殺するように作用する。
【0026】このように、電流制御部1、バンドギャッ
プ部2、出力部及び出力電圧検出部4として、種々の構
成のものを組み合わせることが出来る。
【0027】
【発明の効果】以上説明したように本願発明によれば、
従来回路と比較して、出力電圧がバンドギャップ部に帰
還されるのでより高精度の定電圧出力を得ることができ
る。出力電圧検出部4における分圧比の設定により、従
来のように回路を大きく変更することなく、出力電圧を
設定することができるので汎用性が高い。簡単な回路ブ
ロックの集合体で構成され、バァッファ回路等が不要で
あるので回路を構成する素子数が少なくて済む。更に、
本定電圧回路をオフにすると、無駄な電流が流れず電力
消費がない等の利点がある。
【図面の簡単な説明】
【図1】本願発明の基本的な構成を示すブロック図であ
る。
【図2】図1に示される出力電圧検出部4の出力電圧の
帰還率を100%にした場合の例を示すブロック図であ
る。
【図3】第1の実施例を示す回路図である。
【図4】第2の実施例を示す回路図である。
【図5】第3の実施例を示す回路図である。
【図6】第4の実施例を示す回路図である。
【図7】第5の実施例を示す回路図である。
【図8】従来例を示す回路図である。
【符号の説明】
1 電流制御部 2 バンドギャップ部 3 出力部 4 出力電圧検出部
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G05F 3/30 G05F 3/26

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】供給される電流のレベルに応じて未調整の
    入力電圧のレベルを調整して出力電圧を得る出力部と、オン/オフ指令信号のオン指令に応じて 定電流を前記出
    力部に供給する電流制御部と、 前記出力電圧に比例する帰還電圧を得る出力電圧検出部
    と、 バンドギャップ回路によって得られる内部基準電圧及び
    前記帰還電圧相互間のレベル差に応じて前記出力部に供
    給される電流のレベルを制御するバンドギャップ部と、 を備えたことを特徴とする定電圧回路。
JP32553192A 1992-12-04 1992-12-04 定電圧回路 Expired - Fee Related JP3310033B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32553192A JP3310033B2 (ja) 1992-12-04 1992-12-04 定電圧回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32553192A JP3310033B2 (ja) 1992-12-04 1992-12-04 定電圧回路

Publications (2)

Publication Number Publication Date
JPH06175743A JPH06175743A (ja) 1994-06-24
JP3310033B2 true JP3310033B2 (ja) 2002-07-29

Family

ID=18177920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32553192A Expired - Fee Related JP3310033B2 (ja) 1992-12-04 1992-12-04 定電圧回路

Country Status (1)

Country Link
JP (1) JP3310033B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3519361B2 (ja) 2000-11-07 2004-04-12 Necエレクトロニクス株式会社 バンドギャップレファレンス回路

Also Published As

Publication number Publication date
JPH06175743A (ja) 1994-06-24

Similar Documents

Publication Publication Date Title
US7259543B2 (en) Sub-1V bandgap reference circuit
US7514987B2 (en) Bandgap reference circuits
US5917311A (en) Trimmable voltage regulator feedback network
US8269478B2 (en) Two-terminal voltage regulator with current-balancing current mirror
JPH0727424B2 (ja) 定電流源回路
WO1997020262A1 (en) Dual source for constant and ptat current
EP0620515A1 (en) Band gap reference voltage source
US4906863A (en) Wide range power supply BiCMOS band-gap reference voltage circuit
JPH0656571B2 (ja) 温度補償付電圧基準回路
GB2131208A (en) Constant current generator circuit
US4587478A (en) Temperature-compensated current source having current and voltage stabilizing circuits
US4683416A (en) Voltage regulator
US4325019A (en) Current stabilizer
JP3310033B2 (ja) 定電圧回路
EP0182201A1 (en) Speed control apparatus for a DC motor
KR950010131B1 (ko) 열 전류 공급원 및 집적 전압 조절기
JPH0526208B2 (ja)
US5780921A (en) Bipolar transistor constant voltage source circuit
JP3347896B2 (ja) 定電圧源回路
JP3178716B2 (ja) 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路
US4374356A (en) Constant voltage circuit
US5712557A (en) Constant current supply circuit with stabilization based on voltage and current ratios relative to a reference voltage and a related control current
US4820967A (en) BiCMOS voltage reference generator
JP2729001B2 (ja) 基準電圧発生回路
JP3529601B2 (ja) 定電圧発生回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090524

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090524

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100524

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110524

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110524

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120524

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees