JP3310033B2 - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JP3310033B2 JP3310033B2 JP32553192A JP32553192A JP3310033B2 JP 3310033 B2 JP3310033 B2 JP 3310033B2 JP 32553192 A JP32553192 A JP 32553192A JP 32553192 A JP32553192 A JP 32553192A JP 3310033 B2 JP3310033 B2 JP 3310033B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- circuit
- current
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electrical Variables (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、出力電圧をオンオフ制
御できる定電圧回路に関する。
御できる定電圧回路に関する。
【０００２】
【実施例】従来の出力電圧をオンオフ制御する機能を有
する定電圧回路について図８を参照して説明する。同図
において、定電圧回路１００は、バンドギャップ電流出
力回路１１０、電流電圧変換回路１２０、電流出力型差
動増幅回路１３０及びバッファ回路１４０により構成さ
れる。各回路の両端には図示しない電源から夫々電圧Ｖ
１及びＶ２が供給されている。なお、バンドギャップ電
流出力回路１１０のスタータ回路の記載は省略されてい
る。
する定電圧回路について図８を参照して説明する。同図
において、定電圧回路１００は、バンドギャップ電流出
力回路１１０、電流電圧変換回路１２０、電流出力型差
動増幅回路１３０及びバッファ回路１４０により構成さ
れる。各回路の両端には図示しない電源から夫々電圧Ｖ
１及びＶ２が供給されている。なお、バンドギャップ電
流出力回路１１０のスタータ回路の記載は省略されてい
る。
【０００３】バンドギャップ電流出力回路１１０は、抵
抗Ｒ１１１、Ｒ１１２、トランジスタＱ１１１及びＱ１
１２によって構成される電流ミラー回路と、トランジス
タＱ１１３、Ｑ１１４及び抵抗１１４とによって構成さ
れるバンドギャップ回路及びスイッチトランジスタＱ１
１５によって構成される。この回路のトランジスタＱ１
１５のベースにオン信号ＯＮが印加されてトランジスタ
Ｑ１１５のコレクタ電位がほぼＶ２となり、上記スター
タ回路によってトランジスタＱ１１３及びＱ１１４のコ
レクタ電流が“０”から動作状態に立ち上げられて、バ
ンドギャップ電流出力回路１１０が動作状態になる。バ
ンドギャップ回路のトランジスタＱ１１３のエミッタ面
積はトランジスタＱ１１４のエミッタ面積の４倍に形成
されており、トランジスタＱ１１３のエミッタ電流密度
はトランジスタＱ１１４のエミッタ電流密度の１／４で
ある。また、バンドギャップ回路の抵抗Ｒ１１３の値に
よってトランジスタＱ１１３のコレクタ電流が設定され
る。一方、電流ミラー回路によってトランジスタＱ１１
１及びＱ１１２のコレクタ電流比が設定される。その結
果、抵抗Ｒ１１３の値等によって、このバンドギャップ
電流出力回路１１０の出力電流が設定される。
抗Ｒ１１１、Ｒ１１２、トランジスタＱ１１１及びＱ１
１２によって構成される電流ミラー回路と、トランジス
タＱ１１３、Ｑ１１４及び抵抗１１４とによって構成さ
れるバンドギャップ回路及びスイッチトランジスタＱ１
１５によって構成される。この回路のトランジスタＱ１
１５のベースにオン信号ＯＮが印加されてトランジスタ
Ｑ１１５のコレクタ電位がほぼＶ２となり、上記スター
タ回路によってトランジスタＱ１１３及びＱ１１４のコ
レクタ電流が“０”から動作状態に立ち上げられて、バ
ンドギャップ電流出力回路１１０が動作状態になる。バ
ンドギャップ回路のトランジスタＱ１１３のエミッタ面
積はトランジスタＱ１１４のエミッタ面積の４倍に形成
されており、トランジスタＱ１１３のエミッタ電流密度
はトランジスタＱ１１４のエミッタ電流密度の１／４で
ある。また、バンドギャップ回路の抵抗Ｒ１１３の値に
よってトランジスタＱ１１３のコレクタ電流が設定され
る。一方、電流ミラー回路によってトランジスタＱ１１
１及びＱ１１２のコレクタ電流比が設定される。その結
果、抵抗Ｒ１１３の値等によって、このバンドギャップ
電流出力回路１１０の出力電流が設定される。
【０００４】この出力電流は、互いに直列に接続された
エミッタ抵抗Ｒ１２１、トランジスタＱ１２１、コレク
タ抵抗Ｒ１２２及びダイオードＤ１２１からなる電流電
圧変換回路１２０によって電圧出力Ｖref に変換され
る。
エミッタ抵抗Ｒ１２１、トランジスタＱ１２１、コレク
タ抵抗Ｒ１２２及びダイオードＤ１２１からなる電流電
圧変換回路１２０によって電圧出力Ｖref に変換され
る。
【０００５】この電圧出力Ｖref は、トランジスタＱ１
３１及びＱ１３２からなる電流ミラー回路、トランジス
タＱ１３３、Ｑ１３４及びエミッタ抵抗Ｒ１３１からな
る差動回路によって構成される電流出力型差動増幅回路
１３０の正入力端子であるトランジスタＱ１３３のベー
スに印加される。
３１及びＱ１３２からなる電流ミラー回路、トランジス
タＱ１３３、Ｑ１３４及びエミッタ抵抗Ｒ１３１からな
る差動回路によって構成される電流出力型差動増幅回路
１３０の正入力端子であるトランジスタＱ１３３のベー
スに印加される。
【０００６】この差動増幅回路１３０の電流出力は、ト
ランジスタＱ１４１、エミッタ抵抗Ｒ１４１及びトラン
ジスタＱ１４２からなるエミッタフォロワ回路によって
構成されるバッファ回路１４０を経て電圧出力ＶOUT と
なる。更に、この電圧出力ＶOUT は差動増幅回路１３０
の負入力端子であるトランジスタＱ１３４のベースに帰
還される。この帰還によって、電圧出力ＶOUT を電圧出
力Ｖref に一致させ、その状態に保持するように調整さ
れる。すなわち、ＶOUT ＞Ｖref となると、トランジス
タＱ１３３のコレクタ電流は減少し、トランジスタＱ１
３４のコレクタ電流は増加する。このため、トランジス
タＱ１４１のベース電流が減少し、同エミッタ電流の減
少によってトランジスタＱ１４２のベース電流が減少し
てトランジスタＱ１４２の電流出力が減少する為、出力
電圧ＶOUT が低下する。一方、ＶOUT ＜Ｖref となる
と、逆の動作を行って出力電圧ＶOUT を増加する。
ランジスタＱ１４１、エミッタ抵抗Ｒ１４１及びトラン
ジスタＱ１４２からなるエミッタフォロワ回路によって
構成されるバッファ回路１４０を経て電圧出力ＶOUT と
なる。更に、この電圧出力ＶOUT は差動増幅回路１３０
の負入力端子であるトランジスタＱ１３４のベースに帰
還される。この帰還によって、電圧出力ＶOUT を電圧出
力Ｖref に一致させ、その状態に保持するように調整さ
れる。すなわち、ＶOUT ＞Ｖref となると、トランジス
タＱ１３３のコレクタ電流は減少し、トランジスタＱ１
３４のコレクタ電流は増加する。このため、トランジス
タＱ１４１のベース電流が減少し、同エミッタ電流の減
少によってトランジスタＱ１４２のベース電流が減少し
てトランジスタＱ１４２の電流出力が減少する為、出力
電圧ＶOUT が低下する。一方、ＶOUT ＜Ｖref となる
と、逆の動作を行って出力電圧ＶOUT を増加する。
【０００７】このように、定電流源１１０の出力を抵抗
及びダイオードで定電圧Ｖref に変換し、電圧フォロワ
（１２０，１４０）を介して出力電圧ＶOUT を定電圧Ｖ
refに維持している。この出力電圧ＶOUT 、従って、定
電圧Ｖref は、バンドギャップ回路を構成する素子の定
数、特に抵抗Ｒ１１３を適宜に選択することによって選
定される。この回路構成によれば、ツェナーダイオード
では設定困難な低い電圧レベルをも出力することの出来
る、集積回路に好適な定電圧回路が得られるという利点
がある。
及びダイオードで定電圧Ｖref に変換し、電圧フォロワ
（１２０，１４０）を介して出力電圧ＶOUT を定電圧Ｖ
refに維持している。この出力電圧ＶOUT 、従って、定
電圧Ｖref は、バンドギャップ回路を構成する素子の定
数、特に抵抗Ｒ１１３を適宜に選択することによって選
定される。この回路構成によれば、ツェナーダイオード
では設定困難な低い電圧レベルをも出力することの出来
る、集積回路に好適な定電圧回路が得られるという利点
がある。
【０００８】
【発明が解決しようとする課題】しかしながら、かかる
従来の定電圧回路では、バンドギャップ電流出力回路１
１０を駆動するスタータ回路が必要であるため、トラン
ジスタ等の余分の回路素子を必要とする。バンドギャッ
プ回路の出力を電流として取り出した後で、更に電圧に
変換するので誤差の原因となる。また、バッファ回路の
オフセット電圧も誤差となるため、出力電圧ＶOUT の高
精度化が難しい等の不具合がある。
従来の定電圧回路では、バンドギャップ電流出力回路１
１０を駆動するスタータ回路が必要であるため、トラン
ジスタ等の余分の回路素子を必要とする。バンドギャッ
プ回路の出力を電流として取り出した後で、更に電圧に
変換するので誤差の原因となる。また、バッファ回路の
オフセット電圧も誤差となるため、出力電圧ＶOUT の高
精度化が難しい等の不具合がある。
【０００９】よって、本発明は回路を構成する素子数が
少なくて高精度のバンドギャップ定電圧回路を提供する
目的とする。
少なくて高精度のバンドギャップ定電圧回路を提供する
目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
本発明の定電圧回路は、供給される電流のレベルに応じ
て未調整の入力電圧のレベルを調整して出力電圧を得る
出力部と、動作指令信号に応答して定電流を前記出力部
に供給する電流制御部と、上記出力電圧に比例する帰還
電圧を得る出力電圧検出部と、バンドギャップ回路によ
って得られる内部基準電圧及び前記帰還電圧相互間のレ
ベル差に応じて前記出力部に供給される電流のレベルを
制御するバンドギャップ部と、を備えることを特徴とす
る。
本発明の定電圧回路は、供給される電流のレベルに応じ
て未調整の入力電圧のレベルを調整して出力電圧を得る
出力部と、動作指令信号に応答して定電流を前記出力部
に供給する電流制御部と、上記出力電圧に比例する帰還
電圧を得る出力電圧検出部と、バンドギャップ回路によ
って得られる内部基準電圧及び前記帰還電圧相互間のレ
ベル差に応じて前記出力部に供給される電流のレベルを
制御するバンドギャップ部と、を備えることを特徴とす
る。
【００１１】
【作用】上記構成によれば、バンドギャップ定電圧源は
出力電圧を直接制御する。この結果、出力電圧の高精度
化が可能となる。また、電流電圧変換等が介在しないの
で、素子数削減することが可能である。
出力電圧を直接制御する。この結果、出力電圧の高精度
化が可能となる。また、電流電圧変換等が介在しないの
で、素子数削減することが可能である。
【００１２】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。図１は、本発明の基本的な構成を示すブロ
ック図であり、電流制御部１、バンドギャップ部２、出
力部３及び出力電圧検出部４によって構成される。これ
らの回路を動作させるために図示しない定電圧源から電
圧Ｖ１及びＶ２が供給される。電流制御部１は、オン／
オフ指令信号ＯＮ／ＯＦＦのオン指令に応じて定電流出
力ＩOUT1を発生する。この電流出力ＩOUT1は、バンドギ
ャップ部２及び出力部３に供給される。バンドギャップ
部２は、電流出力ＩOUT1の吸込み電流ＩOUT2を調整して
出力部３に流入する電流ＩINのレベルを制御する。この
調整は、後述する帰還電圧とバンドギャップ回路によっ
て設定される基準電圧ＶREF との差を減少する方向にな
される。出力部３は、電流ＩINのレベルに応じて定電圧
Ｖ１のレベル降下を設定して定電圧出力ＶOUT を出力端
に供給する。電流ＩINのレベルが“０”のときには、出
力ＶOUT は発生しない。この出力端子と電圧Ｖ２の端子
との間に、出力電圧ＶOU T を所定分圧比で分圧して出力
電圧ＶOUT に比例する電圧ＶF を発生する出力電圧検出
部４が設けられている。この電圧ＶF は、上記帰還電圧
としてバンドギャップ部２にフィードバックされる。出
力電圧検出部４における帰還電圧ＶF の帰還量を１００
％に設定した場合には、ＶF ＝ＶOUT となり、回路構成
は図２に示すように表される。
て説明する。図１は、本発明の基本的な構成を示すブロ
ック図であり、電流制御部１、バンドギャップ部２、出
力部３及び出力電圧検出部４によって構成される。これ
らの回路を動作させるために図示しない定電圧源から電
圧Ｖ１及びＶ２が供給される。電流制御部１は、オン／
オフ指令信号ＯＮ／ＯＦＦのオン指令に応じて定電流出
力ＩOUT1を発生する。この電流出力ＩOUT1は、バンドギ
ャップ部２及び出力部３に供給される。バンドギャップ
部２は、電流出力ＩOUT1の吸込み電流ＩOUT2を調整して
出力部３に流入する電流ＩINのレベルを制御する。この
調整は、後述する帰還電圧とバンドギャップ回路によっ
て設定される基準電圧ＶREF との差を減少する方向にな
される。出力部３は、電流ＩINのレベルに応じて定電圧
Ｖ１のレベル降下を設定して定電圧出力ＶOUT を出力端
に供給する。電流ＩINのレベルが“０”のときには、出
力ＶOUT は発生しない。この出力端子と電圧Ｖ２の端子
との間に、出力電圧ＶOU T を所定分圧比で分圧して出力
電圧ＶOUT に比例する電圧ＶF を発生する出力電圧検出
部４が設けられている。この電圧ＶF は、上記帰還電圧
としてバンドギャップ部２にフィードバックされる。出
力電圧検出部４における帰還電圧ＶF の帰還量を１００
％に設定した場合には、ＶF ＝ＶOUT となり、回路構成
は図２に示すように表される。
【００１３】かかる構成によれば、オン指令が電流制御
部１に供給されると、定電流出力ＩOUT1が発生し、出力
部３から電圧ＶOUT が“０”レベルから設定電圧レベル
まで立上がる。出力電圧ＶOUT はバンドギャップ部２を
介した帰還ループによって設定値に維持される。オフ指
令が電流制御部１に供給されると、定電流出力ＩOUT1は
消滅し、出力部３からの出力電圧ＶOUT の供給は停止す
る。
部１に供給されると、定電流出力ＩOUT1が発生し、出力
部３から電圧ＶOUT が“０”レベルから設定電圧レベル
まで立上がる。出力電圧ＶOUT はバンドギャップ部２を
介した帰還ループによって設定値に維持される。オフ指
令が電流制御部１に供給されると、定電流出力ＩOUT1は
消滅し、出力部３からの出力電圧ＶOUT の供給は停止す
る。
【００１４】このような回路構成によれば、従来回路と
比較して、出力電圧がバンドギャップ部に帰還されるの
でより高精度の定電圧出力を得ることができる。出力電
圧検出部４における分圧比の設定により、従来のように
回路を大きく変更することなく、出力電圧を設定するこ
とができるので汎用性が高い。簡単な回路ブロックの集
合体で構成され、バァッファ回路等が不要であるので回
路を構成する素子数が少なくて済む等の利点がある。
比較して、出力電圧がバンドギャップ部に帰還されるの
でより高精度の定電圧出力を得ることができる。出力電
圧検出部４における分圧比の設定により、従来のように
回路を大きく変更することなく、出力電圧を設定するこ
とができるので汎用性が高い。簡単な回路ブロックの集
合体で構成され、バァッファ回路等が不要であるので回
路を構成する素子数が少なくて済む等の利点がある。
【００１５】図３は、具体的な回路構成例を示してお
り、図２に示される帰還電圧ＶF の帰還量を１００％に
設定した場合の例である。同図において、電流制御部１
は、ベースとコレクタが接続されたトランジスタＱ１
１、トランジスタＱ１１のエミッタと電源Ｖ１間に接続
された抵抗Ｒ１１、トランジスタＱ１１のコレクタとオ
ンオフ信号端子間に接続された抵抗Ｒ１３、ベースがト
ランジスタＱ１１のベースに接続されたトランジスタＱ
１２、トランジスタＱ１２のエミッタ及び電源Ｖ１間に
接続された抵抗Ｒ１２、によって構成される。トランジ
スタＱ１２のコレクタは電流出力端ＩOUT1となる。
り、図２に示される帰還電圧ＶF の帰還量を１００％に
設定した場合の例である。同図において、電流制御部１
は、ベースとコレクタが接続されたトランジスタＱ１
１、トランジスタＱ１１のエミッタと電源Ｖ１間に接続
された抵抗Ｒ１１、トランジスタＱ１１のコレクタとオ
ンオフ信号端子間に接続された抵抗Ｒ１３、ベースがト
ランジスタＱ１１のベースに接続されたトランジスタＱ
１２、トランジスタＱ１２のエミッタ及び電源Ｖ１間に
接続された抵抗Ｒ１２、によって構成される。トランジ
スタＱ１２のコレクタは電流出力端ＩOUT1となる。
【００１６】出力部３は、ベースがトランジスタＱ１２
のコレクタに接続され、エミッタが出力端子ＶOUT に接
続されるトランジスタＱ３１と、トランジスタＱ３１の
コレクタ及び電源Ｖ１間に接続される抵抗Ｒ３１とによ
って構成される。
のコレクタに接続され、エミッタが出力端子ＶOUT に接
続されるトランジスタＱ３１と、トランジスタＱ３１の
コレクタ及び電源Ｖ１間に接続される抵抗Ｒ３１とによ
って構成される。
【００１７】バンドギャップ部２は、エミッタが電源Ｖ
２に接続され、ベース及びコレクタが接続されるトラン
ジスタＱ２１と、ベースがトランジスタＱ２１のコレク
タに接続され、トランジスタＱ２１のエミッタのＮ倍の
面積に形成されたエミッタが抵抗Ｒ２３を介して電源Ｖ
２に接続されるトランジスタＱ２２と、ベースがトラン
ジスタＱ２２のコレクタに接続され、コレクタがトラン
ジスタＱ１２のコレクタに接続され、エミッタが電源Ｖ
２に接続されるトランジスタＱ２３と、トランジスタＱ
２１のコレクタと出力端子ＶOUT 間に接続される抵抗Ｒ
２１と、トランジスタＱ２２のコレクタと出力端子Ｖ
OUT 間に接続される抵抗Ｒ２２と、によって構成され
る。
２に接続され、ベース及びコレクタが接続されるトラン
ジスタＱ２１と、ベースがトランジスタＱ２１のコレク
タに接続され、トランジスタＱ２１のエミッタのＮ倍の
面積に形成されたエミッタが抵抗Ｒ２３を介して電源Ｖ
２に接続されるトランジスタＱ２２と、ベースがトラン
ジスタＱ２２のコレクタに接続され、コレクタがトラン
ジスタＱ１２のコレクタに接続され、エミッタが電源Ｖ
２に接続されるトランジスタＱ２３と、トランジスタＱ
２１のコレクタと出力端子ＶOUT 間に接続される抵抗Ｒ
２１と、トランジスタＱ２２のコレクタと出力端子Ｖ
OUT 間に接続される抵抗Ｒ２２と、によって構成され
る。
【００１８】バンドギャップ回路によって設定される基
準電圧ＶREF は、次のように定められる。トランジスタ
Ｑ２１及びＱ２２のコレクタ電流をＩC1及びＩC2とし、
飽和電流をＩS とすると、トランジスタＱ２１及びＱ２
２のベース・エミッタ間電圧ＶBE21及びＶBE22は、 ＶBE21＝ＶT ｌｎ（ＩC1／ＩS ） …(1) ＶBE22＝ＶT ｌｎ（ＩC2／（ＩS ×Ｎ）） …(2) ここで、ＶT ＝ｋＴ／ｑ， ｋはボルツマン定数、Ｔは
絶対温度、ｑは電荷量である。
準電圧ＶREF は、次のように定められる。トランジスタ
Ｑ２１及びＱ２２のコレクタ電流をＩC1及びＩC2とし、
飽和電流をＩS とすると、トランジスタＱ２１及びＱ２
２のベース・エミッタ間電圧ＶBE21及びＶBE22は、 ＶBE21＝ＶT ｌｎ（ＩC1／ＩS ） …(1) ＶBE22＝ＶT ｌｎ（ＩC2／（ＩS ×Ｎ）） …(2) ここで、ＶT ＝ｋＴ／ｑ， ｋはボルツマン定数、Ｔは
絶対温度、ｑは電荷量である。
【００１９】従って、エミッタ抵抗Ｒ２３に印加される
電圧ΔＶBEは、上記(1) 及び(2) 式より、 ΔＶBE＝ＶBE21−ＶBE22 ＝ＶT ｌｎ (( ＩC1／ＩS ）×（ＩS ×Ｎ）／（ＩC2))…(3) 更に、抵抗Ｒ２１及びＲ２２の値を、Ｒ２１＝Ｒ２２に
設定すると、トランジスタＱ２１及びＱ２２のコレクタ
電流ＩC1及びＩC2は、ＩC1＝ＩC2＝ＩC となるから、
上記(3) 式は、 ΔＶBE＝ＶT ｌｎＮ となる。
電圧ΔＶBEは、上記(1) 及び(2) 式より、 ΔＶBE＝ＶBE21−ＶBE22 ＝ＶT ｌｎ (( ＩC1／ＩS ）×（ＩS ×Ｎ）／（ＩC2))…(3) 更に、抵抗Ｒ２１及びＲ２２の値を、Ｒ２１＝Ｒ２２に
設定すると、トランジスタＱ２１及びＱ２２のコレクタ
電流ＩC1及びＩC2は、ＩC1＝ＩC2＝ＩC となるから、
上記(3) 式は、 ΔＶBE＝ＶT ｌｎＮ となる。
【００２０】また、抵抗Ｒ２３の値をＲ３とすると、Δ
ＶBE＝Ｒ３×ＩC であるから、 ＩC ＝（ＶT ／Ｒ３）ｌｎＮ 抵抗Ｒ２１に印加される電圧をＶ1 とすると、 Ｖ1 ＝Ｒ２１×ＩC ＝（Ｒ２１／Ｒ３）ＶT ｌｎＮ 従って、この回路で設定される基準電圧ＶREF は、Ｖ1
＋ＶBE21となる。
ＶBE＝Ｒ３×ＩC であるから、 ＩC ＝（ＶT ／Ｒ３）ｌｎＮ 抵抗Ｒ２１に印加される電圧をＶ1 とすると、 Ｖ1 ＝Ｒ２１×ＩC ＝（Ｒ２１／Ｒ３）ＶT ｌｎＮ 従って、この回路で設定される基準電圧ＶREF は、Ｖ1
＋ＶBE21となる。
【００２１】出力端ＶOUT に負荷が接続されない状態で
は、出力電圧ＶOUT はＶREF であるが、負荷が接続され
て出力電圧ＶOUT が基準電圧ＶREF よりも低下すると、
トランジスタＱ２３のベース電流が減少する。トランジ
スタＱ２３がコレクタに吸入する電流出力ＩOUT2が減少
して、出力部３のトランジスタＱ３１のベースに流入す
る電流が増加する。このため、トランジスタＱ３１の電
流出力が増加する為、出力電圧ＶOUT が増加して設定電
圧ＶREF に維持される。また、出力電圧ＶOUTが基準電
圧ＶREF よりも増加すると、トランジスタＱ２３のベー
ス電流が増加する。トランジスタＱ２３がコレクタに吸
入する電流出力ＩOUT2が増加して、出力部３のトランジ
スタＱ３１のベースに流入する電流が減少する。このた
め、トランジスタＱ３１の電流出力が減少する為、出力
電圧ＶOUT が減少して設定電圧ＶREF に維持される。バ
ンドギャップ回路の構成は、例えば、特公昭５３−１８
６９４号に示されているが、公知の種々のものを用いる
ことが可能である。
は、出力電圧ＶOUT はＶREF であるが、負荷が接続され
て出力電圧ＶOUT が基準電圧ＶREF よりも低下すると、
トランジスタＱ２３のベース電流が減少する。トランジ
スタＱ２３がコレクタに吸入する電流出力ＩOUT2が減少
して、出力部３のトランジスタＱ３１のベースに流入す
る電流が増加する。このため、トランジスタＱ３１の電
流出力が増加する為、出力電圧ＶOUT が増加して設定電
圧ＶREF に維持される。また、出力電圧ＶOUTが基準電
圧ＶREF よりも増加すると、トランジスタＱ２３のベー
ス電流が増加する。トランジスタＱ２３がコレクタに吸
入する電流出力ＩOUT2が増加して、出力部３のトランジ
スタＱ３１のベースに流入する電流が減少する。このた
め、トランジスタＱ３１の電流出力が減少する為、出力
電圧ＶOUT が減少して設定電圧ＶREF に維持される。バ
ンドギャップ回路の構成は、例えば、特公昭５３−１８
６９４号に示されているが、公知の種々のものを用いる
ことが可能である。
【００２２】図４は、第２の構成例を示している。この
例では、図３におけるバンドギャップ部２の抵抗Ｒ２３
を、抵抗Ｒ２１とトランジスタＱ２１の間に挿入し、抵
抗Ｒ２１及びＲ２３間の接続点とトランジスタＱ２１の
ベースとを接続する構成としている。こうしても、図３
と同様のバンドギャップ回路として動作する。また、図
３に示される出力部３をトランジスタＱ３１，Ｑ３２に
よって構成している。
例では、図３におけるバンドギャップ部２の抵抗Ｒ２３
を、抵抗Ｒ２１とトランジスタＱ２１の間に挿入し、抵
抗Ｒ２１及びＲ２３間の接続点とトランジスタＱ２１の
ベースとを接続する構成としている。こうしても、図３
と同様のバンドギャップ回路として動作する。また、図
３に示される出力部３をトランジスタＱ３１，Ｑ３２に
よって構成している。
【００２３】図５は、第３の構成例を示している。この
例では、電流制御部１にトランジスタＱ１３及びＱ１４
等からなる電流源回路を更に追加している。バンドギャ
ップ部２に抵抗２４が追加されている。抵抗２４を介し
て出力電圧ＶOUT をバンドギャップ回路に帰還すること
により、バンドギャップ回路の抵抗値Ｒ２１、Ｒ２２の
値を小さくすることができる。これはＩＣ回路の抵抗パ
ターンの面積を減らすことができる利点がある。出力部
３は、エミッタフォロワ回路で構成されている。
例では、電流制御部１にトランジスタＱ１３及びＱ１４
等からなる電流源回路を更に追加している。バンドギャ
ップ部２に抵抗２４が追加されている。抵抗２４を介し
て出力電圧ＶOUT をバンドギャップ回路に帰還すること
により、バンドギャップ回路の抵抗値Ｒ２１、Ｒ２２の
値を小さくすることができる。これはＩＣ回路の抵抗パ
ターンの面積を減らすことができる利点がある。出力部
３は、エミッタフォロワ回路で構成されている。
【００２４】図６は、第４の構成例を示している。この
例は図１に対応しており、出力電圧検出部４が設けられ
ている。出力電圧検出部４は抵抗分圧回路によって構成
され、分圧電圧ＶF はトランジスタＱ２４及びＱ３５を
介して夫々バンドギャップ回路の抵抗Ｒ２４及びＲ２５
に帰還されている。
例は図１に対応しており、出力電圧検出部４が設けられ
ている。出力電圧検出部４は抵抗分圧回路によって構成
され、分圧電圧ＶF はトランジスタＱ２４及びＱ３５を
介して夫々バンドギャップ回路の抵抗Ｒ２４及びＲ２５
に帰還されている。
【００２５】図７は、第５の実施例を示している。この
例では、図６におけるトランジスタＱ１１及びＱ１２等
からなる電流ミラー回路をトランジスタＱ１５を介して
駆動している。出力電圧検出部４の抵抗分圧回路に温度
補償ダイオードＤ４１が挿入されている。図５に示され
るバンドギャップ回路を採用することにより、分圧電圧
ＶF が１つのトランジスタＱ２６を介してバンドギャッ
プ回路に帰還される。ダイオードＤ４１は、トランジス
タＱ２６の温度係数を相殺するように作用する。
例では、図６におけるトランジスタＱ１１及びＱ１２等
からなる電流ミラー回路をトランジスタＱ１５を介して
駆動している。出力電圧検出部４の抵抗分圧回路に温度
補償ダイオードＤ４１が挿入されている。図５に示され
るバンドギャップ回路を採用することにより、分圧電圧
ＶF が１つのトランジスタＱ２６を介してバンドギャッ
プ回路に帰還される。ダイオードＤ４１は、トランジス
タＱ２６の温度係数を相殺するように作用する。
【００２６】このように、電流制御部１、バンドギャッ
プ部２、出力部及び出力電圧検出部４として、種々の構
成のものを組み合わせることが出来る。
プ部２、出力部及び出力電圧検出部４として、種々の構
成のものを組み合わせることが出来る。
【００２７】
【発明の効果】以上説明したように本願発明によれば、
従来回路と比較して、出力電圧がバンドギャップ部に帰
還されるのでより高精度の定電圧出力を得ることができ
る。出力電圧検出部４における分圧比の設定により、従
来のように回路を大きく変更することなく、出力電圧を
設定することができるので汎用性が高い。簡単な回路ブ
ロックの集合体で構成され、バァッファ回路等が不要で
あるので回路を構成する素子数が少なくて済む。更に、
本定電圧回路をオフにすると、無駄な電流が流れず電力
消費がない等の利点がある。
従来回路と比較して、出力電圧がバンドギャップ部に帰
還されるのでより高精度の定電圧出力を得ることができ
る。出力電圧検出部４における分圧比の設定により、従
来のように回路を大きく変更することなく、出力電圧を
設定することができるので汎用性が高い。簡単な回路ブ
ロックの集合体で構成され、バァッファ回路等が不要で
あるので回路を構成する素子数が少なくて済む。更に、
本定電圧回路をオフにすると、無駄な電流が流れず電力
消費がない等の利点がある。
【図１】本願発明の基本的な構成を示すブロック図であ
る。
る。
【図２】図１に示される出力電圧検出部４の出力電圧の
帰還率を１００％にした場合の例を示すブロック図であ
る。
帰還率を１００％にした場合の例を示すブロック図であ
る。
【図３】第１の実施例を示す回路図である。
【図４】第２の実施例を示す回路図である。
【図５】第３の実施例を示す回路図である。
【図６】第４の実施例を示す回路図である。
【図７】第５の実施例を示す回路図である。
【図８】従来例を示す回路図である。
１ 電流制御部 ２ バンドギャップ部 ３ 出力部 ４ 出力電圧検出部
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 3/30 G05F 3/26
Claims (1)
- 【請求項１】供給される電流のレベルに応じて未調整の
入力電圧のレベルを調整して出力電圧を得る出力部と、オン／オフ指令信号のオン指令に応じて 定電流を前記出
力部に供給する電流制御部と、 前記出力電圧に比例する帰還電圧を得る出力電圧検出部
と、 バンドギャップ回路によって得られる内部基準電圧及び
前記帰還電圧相互間のレベル差に応じて前記出力部に供
給される電流のレベルを制御するバンドギャップ部と、 を備えたことを特徴とする定電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32553192A JP3310033B2 (ja) | 1992-12-04 | 1992-12-04 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32553192A JP3310033B2 (ja) | 1992-12-04 | 1992-12-04 | 定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06175743A JPH06175743A (ja) | 1994-06-24 |
| JP3310033B2 true JP3310033B2 (ja) | 2002-07-29 |
Family
ID=18177920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32553192A Expired - Fee Related JP3310033B2 (ja) | 1992-12-04 | 1992-12-04 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3310033B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3519361B2 (ja) | 2000-11-07 | 2004-04-12 | Ｎｅｃエレクトロニクス株式会社 | バンドギャップレファレンス回路 |
-
1992
- 1992-12-04 JP JP32553192A patent/JP3310033B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06175743A (ja) | 1994-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7259543B2 (en) | Sub-1V bandgap reference circuit | |
| US7514987B2 (en) | Bandgap reference circuits | |
| US5917311A (en) | Trimmable voltage regulator feedback network | |
| US8269478B2 (en) | Two-terminal voltage regulator with current-balancing current mirror | |
| JPH0727424B2 (ja) | 定電流源回路 | |
| WO1997020262A1 (en) | Dual source for constant and ptat current | |
| EP0620515A1 (en) | Band gap reference voltage source | |
| US4906863A (en) | Wide range power supply BiCMOS band-gap reference voltage circuit | |
| JPH0656571B2 (ja) | 温度補償付電圧基準回路 | |
| GB2131208A (en) | Constant current generator circuit | |
| US4587478A (en) | Temperature-compensated current source having current and voltage stabilizing circuits | |
| US4683416A (en) | Voltage regulator | |
| US4325019A (en) | Current stabilizer | |
| JP3310033B2 (ja) | 定電圧回路 | |
| EP0182201A1 (en) | Speed control apparatus for a DC motor | |
| KR950010131B1 (ko) | 열 전류 공급원 및 집적 전압 조절기 | |
| JPH0526208B2 (ja) | ||
| US5780921A (en) | Bipolar transistor constant voltage source circuit | |
| JP3347896B2 (ja) | 定電圧源回路 | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| US4374356A (en) | Constant voltage circuit | |
| US5712557A (en) | Constant current supply circuit with stabilization based on voltage and current ratios relative to a reference voltage and a related control current | |
| US4820967A (en) | BiCMOS voltage reference generator | |
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| JP3529601B2 (ja) | 定電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120524 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |