JPH0962389A - 定電圧源回路 - Google Patents
定電圧源回路Info
- Publication number
- JPH0962389A JPH0962389A JP7220962A JP22096295A JPH0962389A JP H0962389 A JPH0962389 A JP H0962389A JP 7220962 A JP7220962 A JP 7220962A JP 22096295 A JP22096295 A JP 22096295A JP H0962389 A JPH0962389 A JP H0962389A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- power supply
- resistor
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【課題】 簡単な回路構成で、出力電圧レベルを任意に
設定でき、電源電圧や温度に依存しない一定電圧を出力
しかつ電源投入時すなわち低電源電圧時に出力電圧を電
源電圧に等しくする。 【解決手段】 コレクタ，エミッタを抵抗Ｒ１，Ｒ２を
介して夫々電源電圧，接地に接続され、ベースを基準電
圧に接続された第１トランジスタＢ１と、コレクタを電
源電圧に接続され、ベースを第１トランジスタＢ１のコ
レクタに接続され、エミッタを第３，第４の抵抗Ｒ３，
Ｒ４の直列接続を介して接地されたトランジスタＢ２
と、コレクタ，エミッタを抵抗Ｒ５，Ｒ６を介して夫々
電源電圧，接地に接続され、ベースを第３及び第４の抵
抗Ｒ３，Ｒ４の接続点に接続された第３トランジスタと
を備え、出力をこの第３トランジスタのコレクタから取
り出せるような構成となっている。
設定でき、電源電圧や温度に依存しない一定電圧を出力
しかつ電源投入時すなわち低電源電圧時に出力電圧を電
源電圧に等しくする。 【解決手段】 コレクタ，エミッタを抵抗Ｒ１，Ｒ２を
介して夫々電源電圧，接地に接続され、ベースを基準電
圧に接続された第１トランジスタＢ１と、コレクタを電
源電圧に接続され、ベースを第１トランジスタＢ１のコ
レクタに接続され、エミッタを第３，第４の抵抗Ｒ３，
Ｒ４の直列接続を介して接地されたトランジスタＢ２
と、コレクタ，エミッタを抵抗Ｒ５，Ｒ６を介して夫々
電源電圧，接地に接続され、ベースを第３及び第４の抵
抗Ｒ３，Ｒ４の接続点に接続された第３トランジスタと
を備え、出力をこの第３トランジスタのコレクタから取
り出せるような構成となっている。
Description
【０００１】
【発明の属する技術分野】本発明は定電圧源回路に関
し、特にバイポーラトランジスタを用いた半導体集積回
路に好適な定電圧源回路に関するものである。
し、特にバイポーラトランジスタを用いた半導体集積回
路に好適な定電圧源回路に関するものである。
【０００２】
【従来の技術】この種の定電圧源回路の例として、図５
に示す公知の典型的な回路がある。この回路はワイドラ
ー型バンドギャップ回路と称されるものであり、バイポ
ーラトランジスタのベースエミッタ間に生じる電圧を利
用して、温度及び電源電圧に依存しない定電圧を発生す
る回路である。
に示す公知の典型的な回路がある。この回路はワイドラ
ー型バンドギャップ回路と称されるものであり、バイポ
ーラトランジスタのベースエミッタ間に生じる電圧を利
用して、温度及び電源電圧に依存しない定電圧を発生す
る回路である。
【０００３】図５を参照すると、定電圧出力ＶBGはトラ
ンジスタＢ８のエミッタから導出されており、このトラ
ンジスタＢ８のコレクタには電源電圧ＶCCが、ベースに
は抵抗Ｒ１１を介して電源電圧ＶCCが夫々供給されてい
る。
ンジスタＢ８のエミッタから導出されており、このトラ
ンジスタＢ８のコレクタには電源電圧ＶCCが、ベースに
は抵抗Ｒ１１を介して電源電圧ＶCCが夫々供給されてい
る。
【０００４】また、トランジスタＢ８のベースにはトラ
ンジスタＢ７のコレクタが接続されており、トランジス
タＢ７のエミッタには基準電圧であるアース電位が供給
されている。出力端子（ＶBG）とアース電位との間に
は、抵抗Ｒ９，トランジスタＢ６，抵抗Ｒ１０がこの順
に直列接続されており、トランジスタＢ６のコレクタ出
力がトランジスタＢ７のベース入力となっている。
ンジスタＢ７のコレクタが接続されており、トランジス
タＢ７のエミッタには基準電圧であるアース電位が供給
されている。出力端子（ＶBG）とアース電位との間に
は、抵抗Ｒ９，トランジスタＢ６，抵抗Ｒ１０がこの順
に直列接続されており、トランジスタＢ６のコレクタ出
力がトランジスタＢ７のベース入力となっている。
【０００５】更に、出力端子（ＶBG）とアース電位との
間には、抵抗Ｒ８と、ダイオード接続構成のトランジス
タＢ５とがこの順に直列接続されており、トランジスタ
Ｂ５のベースとトランジスタＢ６のベースとが共通接続
されている。
間には、抵抗Ｒ８と、ダイオード接続構成のトランジス
タＢ５とがこの順に直列接続されており、トランジスタ
Ｂ５のベースとトランジスタＢ６のベースとが共通接続
されている。
【０００６】かかる構成において、トランジスタＢ５の
ベース−エミッタ間電圧ＶBE1 とトランジスタＢ５より
エミッタ面積の大きなトランジスタＢ６のベース−エミ
ッタ間電圧ＶBE2 と抵抗Ｒ１０とによって定まる電流
が、抵抗Ｒ９を流れることによって生じる電圧ＶR9と、
トランジスタＢ７のベース−エミッタ間電圧ＶBE3 との
電圧の加算により、約１．２Ｖの接地電位から一定の出
力電圧を発生する。
ベース−エミッタ間電圧ＶBE1 とトランジスタＢ５より
エミッタ面積の大きなトランジスタＢ６のベース−エミ
ッタ間電圧ＶBE2 と抵抗Ｒ１０とによって定まる電流
が、抵抗Ｒ９を流れることによって生じる電圧ＶR9と、
トランジスタＢ７のベース−エミッタ間電圧ＶBE3 との
電圧の加算により、約１．２Ｖの接地電位から一定の出
力電圧を発生する。
【０００７】この時、各トランジスタのベース−エミッ
タ間電圧は電源電圧による変動を受けず、またＶBE3 が
負の温度特性すなわち温度が上がるとＶBE3 が増加する
特性であるのに対して、ＶR9は正の温度特性すなわち温
度が上がるとＶR9が減少する特性であるため、Ｒ９及び
Ｒ１０を調整することにより、電源電圧及び温度に依存
しない電圧を出力することができるようになっている。
タ間電圧は電源電圧による変動を受けず、またＶBE3 が
負の温度特性すなわち温度が上がるとＶBE3 が増加する
特性であるのに対して、ＶR9は正の温度特性すなわち温
度が上がるとＶR9が減少する特性であるため、Ｒ９及び
Ｒ１０を調整することにより、電源電圧及び温度に依存
しない電圧を出力することができるようになっている。
【０００８】図６に、図５の回路における出力電圧ＶBG
の電流電圧ＶCCに対する変化特性を示す。図５の回路構
成では、電源投入時すなわち低電源電圧時にＶBGが不安
定となるため、通常使用する場合には、抵抗を介してＶ
BGをＶCCまたはＧＮＤ（アース電位）に接続している。
の電流電圧ＶCCに対する変化特性を示す。図５の回路構
成では、電源投入時すなわち低電源電圧時にＶBGが不安
定となるため、通常使用する場合には、抵抗を介してＶ
BGをＶCCまたはＧＮＤ（アース電位）に接続している。
【０００９】図６において、ＶBG（C1）は抵抗を介して
ＶBGをＧＮＤに接続した場合のＶBGの特性であり、ＶBG
（C2）は抵抗を介してＶBGをＶCCに接続した場合のＶBG
の特性である。いずれの場合も、ＶCCが約２Ｖ以上で約
１．２Ｖの一定電圧を出力するような特性となる。
ＶBGをＧＮＤに接続した場合のＶBGの特性であり、ＶBG
（C2）は抵抗を介してＶBGをＶCCに接続した場合のＶBG
の特性である。いずれの場合も、ＶCCが約２Ｖ以上で約
１．２Ｖの一定電圧を出力するような特性となる。
【００１０】また図７に、特開平３−１９４６１０号公
報に開示の回路構成を示す。この回路は電源電圧とアー
ス電位との間に直列に接続された抵抗Ｒ１２及びＲ１３
からなる分圧回路を用いて、トランジスタＢ９のベース
電圧及びエミッタ電圧、ひいてはトランジスタＢ１０の
ベース電圧及びエミッタ電圧を制御し、トランジスタＢ
１０のエミッタ電圧を抵抗Ｒ１５及びＲ１６を用いて電
源電圧変動と逆方向に増幅することにより、電源電圧に
依存しない電圧を出力するようにしたものである。
報に開示の回路構成を示す。この回路は電源電圧とアー
ス電位との間に直列に接続された抵抗Ｒ１２及びＲ１３
からなる分圧回路を用いて、トランジスタＢ９のベース
電圧及びエミッタ電圧、ひいてはトランジスタＢ１０の
ベース電圧及びエミッタ電圧を制御し、トランジスタＢ
１０のエミッタ電圧を抵抗Ｒ１５及びＲ１６を用いて電
源電圧変動と逆方向に増幅することにより、電源電圧に
依存しない電圧を出力するようにしたものである。
【００１１】具体的に説明すると、出力電圧ＶO は以下
の式で与えられる。
の式で与えられる。
【００１２】ＶO ＝Ａ１・ＶCC＋Ａ２・ＶBE …（１） ここで、 Ａ１＝１−Ｒ１３・Ｒ１６／｛Ｒ１５・（Ｒ１２＋Ｒ１３）｝ …（２） Ａ２＝２・Ｒ１６／Ｒ１５ …（３） であり、ＶBEはベース−エミッタ間電圧である。
【００１３】従って、ＶCCの影響をなくすには、Ａ１＝
０すなわち、 Ｒ１３／（Ｒ１２＋Ｒ１３）＝Ｒ１５／Ｒ１６ …（４） を満たすように設定することで実現できる。
０すなわち、 Ｒ１３／（Ｒ１２＋Ｒ１３）＝Ｒ１５／Ｒ１６ …（４） を満たすように設定することで実現できる。
【００１４】
【発明が解決しようとする課題】上述した従来の定電圧
源回路では、夫々次のような問題点が挙げられる。
源回路では、夫々次のような問題点が挙げられる。
【００１５】図５の定電圧源回路では、出力電圧が接地
電位から約１．２Ｖと固定であるため、それ以外の電圧
を発生することができないという問題点がある。また、
図６に示したように、回路の電源投入時つまり低電源電
圧時に出力電圧が電源電圧に等しくならないという特性
があり、この図５の定電圧源回路の出力電圧を、例えば
半導体集積回路の内部降圧用の基準電源電圧に使用する
場合は、この半導体集積回路の内部降圧電源電圧が供給
されている内部回路では、電源投入時つまり低電源電圧
時に動作余裕が少なくなるという欠点がある。
電位から約１．２Ｖと固定であるため、それ以外の電圧
を発生することができないという問題点がある。また、
図６に示したように、回路の電源投入時つまり低電源電
圧時に出力電圧が電源電圧に等しくならないという特性
があり、この図５の定電圧源回路の出力電圧を、例えば
半導体集積回路の内部降圧用の基準電源電圧に使用する
場合は、この半導体集積回路の内部降圧電源電圧が供給
されている内部回路では、電源投入時つまり低電源電圧
時に動作余裕が少なくなるという欠点がある。
【００１６】図７の定電圧源回路では、式（１）におい
てバイポーラトランジスタのベース−エミッタ間電圧Ｖ
BEの項があり、式（３）より、このＶBEの項をなくすこ
とはできないので、出力電圧がＶBEの温度依存を受ける
という欠点がある。
てバイポーラトランジスタのベース−エミッタ間電圧Ｖ
BEの項があり、式（３）より、このＶBEの項をなくすこ
とはできないので、出力電圧がＶBEの温度依存を受ける
という欠点がある。
【００１７】本発明の目的は、簡単な回路構成で出力電
圧が電源投入時つまり低電源電圧時に電源電圧に等しく
なり、定電圧出力時には出力電圧レベルを任意に設定で
き、かつその出力電圧が温度及び電源電圧による影響を
受けないように設定できる定電圧源回路を提供すること
である。
圧が電源投入時つまり低電源電圧時に電源電圧に等しく
なり、定電圧出力時には出力電圧レベルを任意に設定で
き、かつその出力電圧が温度及び電源電圧による影響を
受けないように設定できる定電圧源回路を提供すること
である。
【００１８】
【課題を解決するための手段】本発明によれば、第１の
抵抗と、基準電圧がベースに供給された第１のトランジ
スタと、第２の抵抗とがこの順に電源電圧と基準電位点
との間に直列接続された第１の電流路と、前記第１のト
ランジスタのコレクタ出力がベースに供給された第２の
トランジスタと、第３の抵抗と、第４の抵抗とがこの順
に前記電源電圧と基準電位点との間に直列接続された第
２の電流路と、第５の抵抗と、前記第３及び第４の抵抗
の接続点の出力がベースに供給された第３のトランジス
タと、第６の抵抗とがこの順に前記電源電圧と基準電位
点との間に直列接続された第３の電流路と、前記第３の
トランジスタのコレクタから定電圧を導出する出力端子
と、を含むことを特徴とする定電圧源回路が得られる。
抵抗と、基準電圧がベースに供給された第１のトランジ
スタと、第２の抵抗とがこの順に電源電圧と基準電位点
との間に直列接続された第１の電流路と、前記第１のト
ランジスタのコレクタ出力がベースに供給された第２の
トランジスタと、第３の抵抗と、第４の抵抗とがこの順
に前記電源電圧と基準電位点との間に直列接続された第
２の電流路と、第５の抵抗と、前記第３及び第４の抵抗
の接続点の出力がベースに供給された第３のトランジス
タと、第６の抵抗とがこの順に前記電源電圧と基準電位
点との間に直列接続された第３の電流路と、前記第３の
トランジスタのコレクタから定電圧を導出する出力端子
と、を含むことを特徴とする定電圧源回路が得られる。
【００１９】そして、前記基準電圧発生のための手段と
して、前記第１のトランジスタのベースとベースが共通
接続されてカレントミラ−回路を構成する第４のトラン
ジスタを有することを特徴とする。
して、前記第１のトランジスタのベースとベースが共通
接続されてカレントミラ−回路を構成する第４のトラン
ジスタを有することを特徴とする。
【００２０】
【発明の実施の形態】本発明の作用は次の如くである。
すなわち、出力段の電流路として、抵抗，反転増幅用ト
ランジスタ，抵抗をこの順に電源と基準電位との間に直
列に設け、この反転増幅用トランジスタのコレクタ出力
を回路出力端子とすることで、電源投入時（電源電圧の
低電圧時）に、このトランジスタがオフとなっているこ
とにより、出力を抵抗によって電源側へプルアップする
ことができ、出力を電源電圧と等しくできる。
すなわち、出力段の電流路として、抵抗，反転増幅用ト
ランジスタ，抵抗をこの順に電源と基準電位との間に直
列に設け、この反転増幅用トランジスタのコレクタ出力
を回路出力端子とすることで、電源投入時（電源電圧の
低電圧時）に、このトランジスタがオフとなっているこ
とにより、出力を抵抗によって電源側へプルアップする
ことができ、出力を電源電圧と等しくできる。
【００２１】入力段電流路として、抵抗，反転増幅用ト
ランジスタ，抵抗をこの順に電源と基準電位との間に直
列に設け、この反転増幅用トランジスタのベースに基準
電圧を印加する。また、中間段電流路として、エミッタ
フォロワ用トランジスタと抵抗分圧回路とをこの順に電
源と基準電位との間に直列に設け、入力段電流路のトラ
ンジスタのコレクタ出力をエミッタフォロワ用トランジ
スタのベースへ印加し、抵抗分圧回路の分圧出力を出力
段電流路のトランジスタのベースへ印加する。
ランジスタ，抵抗をこの順に電源と基準電位との間に直
列に設け、この反転増幅用トランジスタのベースに基準
電圧を印加する。また、中間段電流路として、エミッタ
フォロワ用トランジスタと抵抗分圧回路とをこの順に電
源と基準電位との間に直列に設け、入力段電流路のトラ
ンジスタのコレクタ出力をエミッタフォロワ用トランジ
スタのベースへ印加し、抵抗分圧回路の分圧出力を出力
段電流路のトランジスタのベースへ印加する。
【００２２】こうすることにより、各段の電流路の抵抗
比によって出力電圧特性や温度特性が決定されることに
なり、個々の抵抗値のバラツキにも強く、かつ抵抗比を
変えることで、電源依存特性や温度特性、更には出力電
圧を制御できるという利点が生ずる。
比によって出力電圧特性や温度特性が決定されることに
なり、個々の抵抗値のバラツキにも強く、かつ抵抗比を
変えることで、電源依存特性や温度特性、更には出力電
圧を制御できるという利点が生ずる。
【００２３】以下に図面を用いて本発明の実施例につい
て説明する。
て説明する。
【００２４】図１は本発明の実施例の回路図である。
尚、本実施例において、最低電圧をアース電位ＧＮＤと
し、最高電圧を電源電圧ＶCCとして説明する。
尚、本実施例において、最低電圧をアース電位ＧＮＤと
し、最高電圧を電源電圧ＶCCとして説明する。
【００２５】図１を参照すると、本実施例は基本的に入
力段電流路ＩＲ１と、中間段電流路ＩＲ２と、出力段電
流路ＩＲ３とからなっており、入力段電流路ＩＲ１の反
転増幅用トランジスタＢ１のベースには基準電圧ＶREF
が印加されており、出力段電流路ＩＲ３の反転増幅用ト
ランジスタＢ３のコレクタから定電圧出力ＶOUT が導出
されている。
力段電流路ＩＲ１と、中間段電流路ＩＲ２と、出力段電
流路ＩＲ３とからなっており、入力段電流路ＩＲ１の反
転増幅用トランジスタＢ１のベースには基準電圧ＶREF
が印加されており、出力段電流路ＩＲ３の反転増幅用ト
ランジスタＢ３のコレクタから定電圧出力ＶOUT が導出
されている。
【００２６】基準電圧ＶREF は電源電圧ＶCCや温度によ
って変動しない電圧であるものとする。この基準電圧Ｖ
REF は図５に示したワイドラー型バンドギャップ回路の
出力電圧を用いることもできる。
って変動しない電圧であるものとする。この基準電圧Ｖ
REF は図５に示したワイドラー型バンドギャップ回路の
出力電圧を用いることもできる。
【００２７】入力段電流路ＩＲ１は、抵抗Ｒ１，トラン
ジスタＢ１，抵抗Ｒ２とがこの順に電源電圧ＶCCとアー
ス電位との間に直列接続された回路である。出力段電流
路ＩＲ２は、エミッタフォロワトランジスタＢ２と抵抗
Ｒ３，Ｒ４とがこれまた電源電圧ＶCCとアース電位との
間にこの順に直列接続された回路である。
ジスタＢ１，抵抗Ｒ２とがこの順に電源電圧ＶCCとアー
ス電位との間に直列接続された回路である。出力段電流
路ＩＲ２は、エミッタフォロワトランジスタＢ２と抵抗
Ｒ３，Ｒ４とがこれまた電源電圧ＶCCとアース電位との
間にこの順に直列接続された回路である。
【００２８】出力段電流路ＩＲ３は、抵抗Ｒ５と、反転
増幅用トランジスタＢ３と、抵抗Ｒ６とがこれまた電源
電圧ＶCCとアース電位との間にこの順に直列接続された
回路である。
増幅用トランジスタＢ３と、抵抗Ｒ６とがこれまた電源
電圧ＶCCとアース電位との間にこの順に直列接続された
回路である。
【００２９】そして、トランジスタＢ１のコレクタ出力
Ｖ２がトランジスタＢ２のベース入力となっており、抵
抗Ｒ３とＲ４との接続点電圧Ｖ４（すなわち、抵抗Ｒ
３，Ｒ４によるトランジスタＢ２のエミッタ電圧Ｖ３の
分圧電圧）がトランジスタＢ３のベース入力となってい
る。
Ｖ２がトランジスタＢ２のベース入力となっており、抵
抗Ｒ３とＲ４との接続点電圧Ｖ４（すなわち、抵抗Ｒ
３，Ｒ４によるトランジスタＢ２のエミッタ電圧Ｖ３の
分圧電圧）がトランジスタＢ３のベース入力となってい
る。
【００３０】先ず、電源投入時すなわち低電源電圧時に
ＶOUT がＶCCに等しくなることについて説明する。ＶOU
T は抵抗Ｒ５を介してＶCCに接続され、トランジスタＢ
３と抵抗Ｒ６とによってＧＮＤに接続されている。従っ
て、トランジスタＢ３がオフした状態つまり抵抗Ｒ５に
電流が流れない状態の時、この抵抗Ｒ５により出力はプ
ルアップされてＶOUT はＶCCに等しくなる。ＶCCがある
値以上になるとトランジスタＢ３がオンしＶOUT がＶCC
に等しくなくなる。
ＶOUT がＶCCに等しくなることについて説明する。ＶOU
T は抵抗Ｒ５を介してＶCCに接続され、トランジスタＢ
３と抵抗Ｒ６とによってＧＮＤに接続されている。従っ
て、トランジスタＢ３がオフした状態つまり抵抗Ｒ５に
電流が流れない状態の時、この抵抗Ｒ５により出力はプ
ルアップされてＶOUT はＶCCに等しくなる。ＶCCがある
値以上になるとトランジスタＢ３がオンしＶOUT がＶCC
に等しくなくなる。
【００３１】各トランジスタのベース電流を無視し、ベ
ース−エミッタ間電圧ＶBEが等しいと仮定すると、トラ
ンジスタＢ３がオンし始める時の電源電圧ＶCCONはトラ
ンジスタＢ１がオフした状態の時最も低く、 ＶCCON＝ＶBE（２＋Ｒ３／Ｒ４） …（５） となる。
ース−エミッタ間電圧ＶBEが等しいと仮定すると、トラ
ンジスタＢ３がオンし始める時の電源電圧ＶCCONはトラ
ンジスタＢ１がオフした状態の時最も低く、 ＶCCON＝ＶBE（２＋Ｒ３／Ｒ４） …（５） となる。
【００３２】ここでＶBEを０．８Ｖとすると、Ｒ３／Ｒ
４＞０であるから、 ＶCCON＞１．６Ｖ …（６） となる。式（５）から分かるが、Ｒ３／Ｒ４の値を大き
くするとＶCCONの値は大きくなる。
４＞０であるから、 ＶCCON＞１．６Ｖ …（６） となる。式（５）から分かるが、Ｒ３／Ｒ４の値を大き
くするとＶCCONの値は大きくなる。
【００３３】例として、ＶREF に図５の出力電圧を用い
る場合、図５の回路は電源電圧が約２．０Ｖ以上で約
１．２Ｖの定電圧を出力するので、Ｒ３／Ｒ４の値を
０．５以上に設定することで、電源投入時つまり定電圧
時にＶREF の値によらずＶOUT がＶCCに等しくなる。
る場合、図５の回路は電源電圧が約２．０Ｖ以上で約
１．２Ｖの定電圧を出力するので、Ｒ３／Ｒ４の値を
０．５以上に設定することで、電源投入時つまり定電圧
時にＶREF の値によらずＶOUT がＶCCに等しくなる。
【００３４】次に、ＶOUT が電源電圧及び温度による依
存を受けないことについて説明する。図１に示された各
ノードの電圧Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５及びＶOUT
について計算を行うと、 Ｖ１＝ＶREF −ＶBE …（７） Ｖ２＝ＶCC−Ｖ１（Ｒ１／Ｒ２）＝ＶCC−Ｖ１・Ｃ１ …（８） Ｖ３＝Ｖ２−ＶBE …（９） Ｖ４＝Ｖ３｛Ｒ４／（Ｒ３＋Ｒ４）｝＝Ｖ３・Ｃ２ …（１０） Ｖ５＝Ｖ４−ＶBE …（１１） ＶOUT ＝ＶCC−Ｖ５（Ｒ５／Ｒ６）＝ＶCC−Ｖ５・Ｃ３ …（１２） となる。
存を受けないことについて説明する。図１に示された各
ノードの電圧Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５及びＶOUT
について計算を行うと、 Ｖ１＝ＶREF −ＶBE …（７） Ｖ２＝ＶCC−Ｖ１（Ｒ１／Ｒ２）＝ＶCC−Ｖ１・Ｃ１ …（８） Ｖ３＝Ｖ２−ＶBE …（９） Ｖ４＝Ｖ３｛Ｒ４／（Ｒ３＋Ｒ４）｝＝Ｖ３・Ｃ２ …（１０） Ｖ５＝Ｖ４−ＶBE …（１１） ＶOUT ＝ＶCC−Ｖ５（Ｒ５／Ｒ６）＝ＶCC−Ｖ５・Ｃ３ …（１２） となる。
【００３５】ここで、 Ｃ１＝Ｒ１／Ｒ２ …（１３） Ｃ２＝Ｒ４／（Ｒ３＋Ｒ４） …（１４） Ｃ３＝Ｒ５／Ｒ６ …（１５） である。
【００３６】式（１１）に式（７）〜（１１）を代入し
てまとめると、 ＶOUT ＝ＶCC（１−Ｃ２・Ｃ３）＋Ｃ１・Ｃ２・Ｃ３・ＶREF ＋ＶBE（Ｃ３＋Ｃ２・Ｃ３−Ｃ１・Ｃ２・Ｃ３）…（１６） となる。
てまとめると、 ＶOUT ＝ＶCC（１−Ｃ２・Ｃ３）＋Ｃ１・Ｃ２・Ｃ３・ＶREF ＋ＶBE（Ｃ３＋Ｃ２・Ｃ３−Ｃ１・Ｃ２・Ｃ３）…（１６） となる。
【００３７】ここで、ＶOUT ，ＶCC，ＶREF ，ＶBEのＶ
CC変動による変化分を夫々ｖoutc，ｖccc ，ｖrefc，ｖ
bec とすると、ｖrefc及びｖbec は０で、ｖccc は１と
なるので、式（１６）よりｖoutc＝０を解くと、 Ｃ３＝１／Ｃ２ …（１７） となり、これが電源電圧変動の影響を受けないための条
件式となる。
CC変動による変化分を夫々ｖoutc，ｖccc ，ｖrefc，ｖ
bec とすると、ｖrefc及びｖbec は０で、ｖccc は１と
なるので、式（１６）よりｖoutc＝０を解くと、 Ｃ３＝１／Ｃ２ …（１７） となり、これが電源電圧変動の影響を受けないための条
件式となる。
【００３８】更に、ＶOUT ，ＶCC，ＶREF ，ＶBEの温度
変動による変化分を夫々ｖoutt，ｖcct ，ｖreft，ｖbe
t とすると、ｖcct 及びｖreftは０となるので、式（１
６）よりｖoutt＝０を解くと、 １／Ｃ２＝Ｃ１−１ …（１８） となり、これが温度変動の影響を受けないための条件式
となる。
変動による変化分を夫々ｖoutt，ｖcct ，ｖreft，ｖbe
t とすると、ｖcct 及びｖreftは０となるので、式（１
６）よりｖoutt＝０を解くと、 １／Ｃ２＝Ｃ１−１ …（１８） となり、これが温度変動の影響を受けないための条件式
となる。
【００３９】更に式（１７）及び式（１８）を式（１
６）に代入すると、 ＶOUT ／ＶREF ＝Ｃ１・Ｃ２・Ｃ３ …（１９） となり、これが出力電圧レベルを任意に設定できるため
の条件式となる。
６）に代入すると、 ＶOUT ／ＶREF ＝Ｃ１・Ｃ２・Ｃ３ …（１９） となり、これが出力電圧レベルを任意に設定できるため
の条件式となる。
【００４０】今、図１に示した回路において、各抵抗Ｒ
１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６の値を図２に示す如
く選定する。この値を式（１３），（１４），（１５）
に代入すると、Ｃ１＝３，Ｃ２＝０．５，Ｃ３＝２とな
り、式（１７）及び式（１８）が成り立つ。従って、Ｖ
REF を１．２Ｖとすると、式（１９）より ＶOUT ＝３．６Ｖ となり、出力電圧レベルが３．６Ｖの電源電圧及び温度
に依存しない一定電圧が得られることが分かる。
１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６の値を図２に示す如
く選定する。この値を式（１３），（１４），（１５）
に代入すると、Ｃ１＝３，Ｃ２＝０．５，Ｃ３＝２とな
り、式（１７）及び式（１８）が成り立つ。従って、Ｖ
REF を１．２Ｖとすると、式（１９）より ＶOUT ＝３．６Ｖ となり、出力電圧レベルが３．６Ｖの電源電圧及び温度
に依存しない一定電圧が得られることが分かる。
【００４１】更に、ＶBEを０．８Ｖとすると式（５）よ
り ＶCCON＝２．４Ｖ となり、ＶCCON＞ＶREF であるため、ＶREF の電源投入
時の電圧変化によらず電源投入時つまり低電圧時にＶOU
T が電源電圧に等しくなることが分かる。
り ＶCCON＝２．４Ｖ となり、ＶCCON＞ＶREF であるため、ＶREF の電源投入
時の電圧変化によらず電源投入時つまり低電圧時にＶOU
T が電源電圧に等しくなることが分かる。
【００４２】図３は図１の実施例における、出力電圧Ｖ
OUT のＶCCに対する特性を示したグラフである。このグ
ラフから分かるように、ＶOUT は電源投入時すなわち低
電源電圧時に電源電圧ＶCCに等しくなり、ＶCCがＶOT以
上で、一定電圧ＶOTを出力するような特性となる。
OUT のＶCCに対する特性を示したグラフである。このグ
ラフから分かるように、ＶOUT は電源投入時すなわち低
電源電圧時に電源電圧ＶCCに等しくなり、ＶCCがＶOT以
上で、一定電圧ＶOTを出力するような特性となる。
【００４３】図４は本発明の他の実施例の回路図であ
り、図１と同等部分は同一符号にて示されている。図１
の回路に対してカレントミラー用電流路ＩＲ４が付加さ
れており、図１の回路における外部基準電圧ＶREF の代
わりとなっている。
り、図１と同等部分は同一符号にて示されている。図１
の回路に対してカレントミラー用電流路ＩＲ４が付加さ
れており、図１の回路における外部基準電圧ＶREF の代
わりとなっている。
【００４４】この電流路ＩＲ４は抵抗Ｒ７とトランジス
タＢ４との直列回路構成であり、トランジスタＢ４のベ
ースとコレクタとを接続したダイオード接続構成となっ
ており、このトランジスタＢ４のベースとトランジスタ
Ｂ１のベースとが共通接続されることにより、カレント
ミラー回路として動作する。
タＢ４との直列回路構成であり、トランジスタＢ４のベ
ースとコレクタとを接続したダイオード接続構成となっ
ており、このトランジスタＢ４のベースとトランジスタ
Ｂ１のベースとが共通接続されることにより、カレント
ミラー回路として動作する。
【００４５】この時トランジスタＢ１のエミッタ面積は
トランジスタＢ４のそれより大きく設定されている。ト
ランジスタＢ１及びＢ４に流れる電流を同じに設定し、
トランジスタＢ４のエミッタ面積がトランジスタＢ１の
Ａ倍であるとすると、ノード電圧Ｖ１は、 Ｖ１＝Ｖt ・lnＡ …（２０） となる。ここで、 Ｖt ＝ｋ・Ｔ／ｑ …（２１） であり、ｋはボルツマン定数，ｑは電子の電荷量，Ｔは
絶対温度である。
トランジスタＢ４のそれより大きく設定されている。ト
ランジスタＢ１及びＢ４に流れる電流を同じに設定し、
トランジスタＢ４のエミッタ面積がトランジスタＢ１の
Ａ倍であるとすると、ノード電圧Ｖ１は、 Ｖ１＝Ｖt ・lnＡ …（２０） となる。ここで、 Ｖt ＝ｋ・Ｔ／ｑ …（２１） であり、ｋはボルツマン定数，ｑは電子の電荷量，Ｔは
絶対温度である。
【００４６】この式（２０）を式（７）に置き換えてＶ
OUT の式を求めると、 ＶOUT ＝ＶCC（１−Ｃ２・Ｃ３）＋ＶBE（Ｃ３＋Ｃ２・Ｃ３） ＋Ｃ１・Ｃ２・Ｃ３・Ｖｔ・lnＡ …（２２） となる。
OUT の式を求めると、 ＶOUT ＝ＶCC（１−Ｃ２・Ｃ３）＋ＶBE（Ｃ３＋Ｃ２・Ｃ３） ＋Ｃ１・Ｃ２・Ｃ３・Ｖｔ・lnＡ …（２２） となる。
【００４７】この式から分かるようにＶOUT のＶCC依存
をなくすには右辺の第１項より、 Ｃ３＝１／Ｃ２ …（２３） であり、これは式（１７）と同じである。
をなくすには右辺の第１項より、 Ｃ３＝１／Ｃ２ …（２３） であり、これは式（１７）と同じである。
【００４８】更に温度依存について考察すると、ＶBEの
温度による変化量ｖbet は負の温度特性で近似的には１
次関数で表せるとして、 ｖbet ＝−Ｄ・Ｔ …（２４） と仮定する。ここでＤはＴによらない定数である。式
（２２）よりＶOUT の温度による変化量ｖouttの式を求
め、式（２１）及び式（２４）を代入すると、 ｖoutt＝−Ｄ・Ｔ（Ｃ３＋Ｃ２・Ｃ３） ＋Ｃ１・Ｃ２・Ｃ３・（ｋ／ｑ）・lnＡ …（２５） となる。
温度による変化量ｖbet は負の温度特性で近似的には１
次関数で表せるとして、 ｖbet ＝−Ｄ・Ｔ …（２４） と仮定する。ここでＤはＴによらない定数である。式
（２２）よりＶOUT の温度による変化量ｖouttの式を求
め、式（２１）及び式（２４）を代入すると、 ｖoutt＝−Ｄ・Ｔ（Ｃ３＋Ｃ２・Ｃ３） ＋Ｃ１・Ｃ２・Ｃ３・（ｋ／ｑ）・lnＡ …（２５） となる。
【００４９】ｖoutt＝０を解くと、 Ｄ・Ｃ３（１＋Ｃ２）＝Ｃ１・Ｃ２・Ｃ３・（ｋ／ｑ）・lnＡ …（２６） となる。
【００５０】更に式（２３）を代入すると、 Ｃ１／（Ｃ３＋１）＝Ｄ／（（ｋ／ｑ）lnＡ） …（２７） となり、これが温度変動の影響を受けないための条件式
となる。
となる。
【００５１】尚、この図４の回路ではトランジスタＢ１
はＶ６が０．８Ｖになるとオンするようになっている
が、このＶ６は抵抗Ｒ７を介してＶCCに接続されている
ため、ＶCC＜０．８ＶではＶCCに等しくなり、ＶCC＞
０．８Ｖでは、トランジスタＢ４により約０．８Ｖに固
定される。従って、トランジスタＢ１はＶCC＝Ｖ６＝
０．８Ｖでオンするため、式（６）と比較して分かるよ
うにＶOUT は電源投入時すなわち低電源電圧時にＶCCに
等しくなる。
はＶ６が０．８Ｖになるとオンするようになっている
が、このＶ６は抵抗Ｒ７を介してＶCCに接続されている
ため、ＶCC＜０．８ＶではＶCCに等しくなり、ＶCC＞
０．８Ｖでは、トランジスタＢ４により約０．８Ｖに固
定される。従って、トランジスタＢ１はＶCC＝Ｖ６＝
０．８Ｖでオンするため、式（６）と比較して分かるよ
うにＶOUT は電源投入時すなわち低電源電圧時にＶCCに
等しくなる。
【００５２】図４の回路の特性も図３に示すグラフと同
一となることは明らかである。
一となることは明らかである。
【００５３】
【発明の効果】以上説明したように、本発明の定電圧源
回路によれば、外部基準電圧を入力とする第１電流路
と、分圧機能を有する第２電流路と、反転増幅機能を有
する第３電流路とから構成され、互いに電源電圧及び温
度による依存を打ち消し合うような接続を有するため、
非常に簡単な構成でありながら出力電圧レベルを任意に
設定でき、出力電圧が電源電圧変動及び温度変動による
影響を受けず、更に電源投入時すなわち低電源電圧時
に、出力電圧が電源電圧に等しくなるような特性を得る
ことができるという効果がある。
回路によれば、外部基準電圧を入力とする第１電流路
と、分圧機能を有する第２電流路と、反転増幅機能を有
する第３電流路とから構成され、互いに電源電圧及び温
度による依存を打ち消し合うような接続を有するため、
非常に簡単な構成でありながら出力電圧レベルを任意に
設定でき、出力電圧が電源電圧変動及び温度変動による
影響を受けず、更に電源投入時すなわち低電源電圧時
に、出力電圧が電源電圧に等しくなるような特性を得る
ことができるという効果がある。
【００５４】また、本発明によれば、トランジスタと抵
抗によって構成される第４電流路を追加することによっ
て、外部からの基準電圧入力を省略することができ、さ
らなる回路構成の簡略化が可能となる。
抗によって構成される第４電流路を追加することによっ
て、外部からの基準電圧入力を省略することができ、さ
らなる回路構成の簡略化が可能となる。
【図１】本発明の第１の実施例を示す回路図である。
【図２】図１の回路の各抵抗値の選定例を示す図であ
る。
る。
【図３】本発明の実施例における出力電圧の特性を示す
グラフである。
グラフである。
【図４】本発明の第２の実施例を示す回路図である。
【図５】従来の一例を示す定電圧源回路の回路図であ
る。
る。
【図６】図４の実施例における出力電圧の特性を示すグ
ラフである。
ラフである。
【図７】従来の他の一例を示す定電圧源回路の回路図で
ある。
ある。
ＩＲ１〜ＩＲ４ 電流路 Ｒ１〜Ｒ７ 抵抗 Ｂ１〜Ｂ４ トランジスタ ＶCC 電源電位 ＧＮＤ 接地電位 ＶREF 基準電圧 ＶOUT 出力電圧
Claims (6)
- 【請求項１】 第１の抵抗と、基準電圧がベースに供給
された第１のトランジスタと、第２の抵抗とがこの順に
電源電圧と基準電位点との間に直列接続された第１の電
流路と、 前記第１のトランジスタのコレクタ出力がベースに供給
された第２のトランジスタと、第３の抵抗と、第４の抵
抗とがこの順に前記電源電圧と基準電位点との間に直列
接続された第２の電流路と、 第５の抵抗と、前記第３及び第４の抵抗の接続点の出力
がベースに供給された第３のトランジスタと、第６の抵
抗とがこの順に前記電源電圧と基準電位点との間に直列
接続された第３の電流路と、 前記第３のトランジスタのコレクタから定電圧を導出す
る出力端子と、 を含むことを特徴とする定電圧源回路。 - 【請求項２】 前記基準電圧の発生のための手段とし
て、前記第１のトランジスタとベースが共通接続されて
カレントミラー回路を構成する第４のトランジスタを有
することを特徴とする請求項１記載の定電圧回路。 - 【請求項３】 前記第４のトランジスタのエミッタ面積
は前記第２のトランジスタのそれとは相違するように設
定されていることを特徴とする請求項２記載の定電圧源
回路。 - 【請求項４】 前記第４の抵抗の抵抗値と前記第３及び
第４の抵抗の和の抵抗値との比Ｃ２と、前記第５の抵抗
の抵抗値と前記第６の抵抗の抵抗値との比Ｃ３との関係
が、Ｃ３＝１／Ｃ２に選定されていることを特徴とする
請求項１〜３いずれか記載の定電圧源回路。 - 【請求項５】 前記第１の抵抗の抵抗値と前記第２の抵
抗の抵抗値との比Ｃ１と前記比Ｃ２との関係が、１／Ｃ
２＝Ｃ１−１に選定されていることを特徴とする請求項
５記載の定電圧源回路。 - 【請求項６】 前記基準電圧に対する前記出力端子の定
電圧の比が、Ｃ１・Ｃ２・Ｃ３に設定されていることを
特徴とする請求項５記載の定電圧源回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7220962A JP2734420B2 (ja) | 1995-08-30 | 1995-08-30 | 定電圧源回路 |
| US08/703,405 US5780921A (en) | 1995-08-30 | 1996-08-26 | Bipolar transistor constant voltage source circuit |
| KR1019960036642A KR100230511B1 (ko) | 1995-08-30 | 1996-08-30 | 바이폴라 트랜지스터 정전압원 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7220962A JP2734420B2 (ja) | 1995-08-30 | 1995-08-30 | 定電圧源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0962389A true JPH0962389A (ja) | 1997-03-07 |
| JP2734420B2 JP2734420B2 (ja) | 1998-03-30 |
Family
ID=16759291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7220962A Expired - Fee Related JP2734420B2 (ja) | 1995-08-30 | 1995-08-30 | 定電圧源回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5780921A (ja) |
| JP (1) | JP2734420B2 (ja) |
| KR (1) | KR100230511B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107515639A (zh) * | 2017-08-25 | 2017-12-26 | 电子科技大学 | 一种低温漂的电源电压产生电路 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6140212A (en) * | 1998-06-01 | 2000-10-31 | Motorola, Inc. | Semiconductor device and method therefor |
| JP2000155620A (ja) * | 1998-11-20 | 2000-06-06 | Mitsubishi Electric Corp | 基準電圧発生回路 |
| JP4240691B2 (ja) * | 1999-11-01 | 2009-03-18 | 株式会社デンソー | 定電流回路 |
| US7592859B2 (en) * | 2006-12-28 | 2009-09-22 | Texas Instruments Incorporated | Apparatus to compare an input voltage with a threshold voltage |
| JP2010086056A (ja) * | 2008-09-29 | 2010-04-15 | Sanyo Electric Co Ltd | 定電流回路 |
| RU2767037C1 (ru) * | 2021-09-15 | 2022-03-16 | Федеральное государственное бюджетное образовательное учреждение высшего образования «Ставропольский государственный аграрный университет» | Двухполярный источник напряжения |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2146808B (en) * | 1983-09-15 | 1986-11-12 | Ferranti Plc | Constant voltage circuits |
| JPH0727425B2 (ja) * | 1988-12-28 | 1995-03-29 | 株式会社東芝 | 電圧発生回路 |
| JPH03194610A (ja) * | 1989-12-22 | 1991-08-26 | Sumitomo Electric Ind Ltd | 定電圧源回路 |
| JP3477852B2 (ja) * | 1994-11-04 | 2003-12-10 | 株式会社デンソー | Ｉｇｂｔ駆動回路および点火装置 |
-
1995
- 1995-08-30 JP JP7220962A patent/JP2734420B2/ja not_active Expired - Fee Related
-
1996
- 1996-08-26 US US08/703,405 patent/US5780921A/en not_active Expired - Fee Related
- 1996-08-30 KR KR1019960036642A patent/KR100230511B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107515639A (zh) * | 2017-08-25 | 2017-12-26 | 电子科技大学 | 一种低温漂的电源电压产生电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100230511B1 (ko) | 1999-11-15 |
| KR970012689A (ko) | 1997-03-29 |
| US5780921A (en) | 1998-07-14 |
| JP2734420B2 (ja) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7514987B2 (en) | Bandgap reference circuits | |
| JP4809340B2 (ja) | 絶対温度に比例する電圧回路 | |
| US20070296392A1 (en) | Bandgap reference circuits | |
| JP4817825B2 (ja) | 基準電圧発生回路 | |
| JP5607963B2 (ja) | 基準電圧回路および半導体集積回路 | |
| US6836160B2 (en) | Modified Brokaw cell-based circuit for generating output current that varies linearly with temperature | |
| US20080157746A1 (en) | Bandgap Reference Circuits | |
| US7053694B2 (en) | Band-gap circuit with high power supply rejection ratio | |
| US8269478B2 (en) | Two-terminal voltage regulator with current-balancing current mirror | |
| EP0620515A1 (en) | Band gap reference voltage source | |
| US20050136862A1 (en) | Circuit and method for setting the operation point of a BGR circuit | |
| US20120262146A1 (en) | Reference-voltage generation circuit | |
| JP4397562B2 (ja) | バンドギャップリファレンス回路 | |
| JP2734420B2 (ja) | 定電圧源回路 | |
| US20080164937A1 (en) | Band gap reference circuit which performs trimming using additional resistor | |
| JPH09244758A (ja) | 電圧および電流基準回路 | |
| JP5434695B2 (ja) | バンドギャップ回路、低電圧検出回路及びレギュレータ回路 | |
| US7071673B2 (en) | Process insensitive voltage reference | |
| KR100713773B1 (ko) | 저전압 밴드갭 기준 발생기 회로 | |
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| CN217640051U (zh) | 带隙基准电路 | |
| JP3481896B2 (ja) | 定電圧回路 | |
| JP3310033B2 (ja) | 定電圧回路 | |
| JPH01288911A (ja) | ＢｉＣＭＯＳ基準電圧発生器 | |
| JP2024036956A (ja) | 基準電圧生成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |