CN217640051U - 带隙基准电路 - Google Patents
带隙基准电路 Download PDFInfo
- Publication number
- CN217640051U CN217640051U CN202221614744.9U CN202221614744U CN217640051U CN 217640051 U CN217640051 U CN 217640051U CN 202221614744 U CN202221614744 U CN 202221614744U CN 217640051 U CN217640051 U CN 217640051U
- Authority
- CN
- China
- Prior art keywords
- transistor
- circuit
- temperature coefficient
- resistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003321 amplification Effects 0.000 claims abstract description 22
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 22
- 238000010586 diagram Methods 0.000 description 6
- 230000010076 replication Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
一种带隙基准电路,包括:被配置为产生负温度系数电流的负温度系数模块、被配置为产生正温度系数电流的正温度系数模块、以及被配置为基于负温度系数电流和正温度系数电流产生基准电压的基准电压发生模块。正温度系数模块包括第一三极管、第二三极管、第一电阻和补偿电路。第一三极管的集电极以及第二三极管的基极和集电极均与第一公共电压端相连接。第一电阻的第一端与第二三极管的发射极相连接,第一电阻的两端之间的电压差被设置为等于第一三极管的基极‑发射极电压差和第二三极管的基极‑发射极电压差之间的差值。该补偿电路设置在第一三极管的基极和第一公共电压端之间,可以优化由三极管电流放大系数造成的基准电压误差。
Description
技术领域
本实用新型涉及一种带隙基准电路。
背景技术
带隙基准电路,又称带隙基准源(Bandgap Reference),用于提供高精度的电压参考,也称为基准电压。随着片上系统(SoC)的发展,对于带隙基准电路提供的基准电压精度的要求也越来越高。
实用新型内容
针对以上问题,本实用新型至少一实施例提供了一种包括补偿电路的带隙基准电路,该补偿电路可以补偿带隙基准电路中的三极管的电流放大系数所引入的误差电压,从而提高输出的基准电压的精度。
本实用新型至少一实施例提供了一种带隙基准电路。该带隙基准电路包括:被配置为产生负温度系数电流的负温度系数模块、被配置为产生正温度系数电流的正温度系数模块、以及被配置为基于负温度系数电流和正温度系数电流产生基准电压的基准电压发生模块。该正温度系数模块包括第一三极管、第二三极管、第一电阻和补偿电路。第一三极管的集电极以及第二三极管基极和集电极均与第一公共电压端相连接,第一电阻的第一端与第二三极管的发射极相连接,且第一电阻的两端之间的电压差被设置为等于第一三极管的基极-发射极电压差和第二三极管的基极-发射极电压差之间的差值。该补偿电路设置在第一三极管的基极和第一公共电压端之间。补偿电路可以在所产生的基准电压中引入补偿电压,通过提供适当的补偿电压,可以有效地抵消由三极管电流放大系数造成的基准电压误差,使输出的基准电压具有较高的精度。
例如,在本实用新型至少一实施例提供的带隙基准电路中,第一三极管具有第一放大系数,补偿电路被配置为补偿第一放大系数导致的基准电压的误差。
例如,在本实用新型至少一实施例提供的带隙基准电路中,负温度系数电流和正温度系数电流具有定值比例的关系。
例如,在本实用新型至少一实施例提供的带隙基准电路中,正温度系数模块还包括第一钳位电路单元,其中,第一钳位电路单元的第一输入端连接到第一节点并与第一三极管的发射极相连接,第一钳位电路单元的第二输入端连接到第二节点并与第一电阻的第二端相连接,并且,第一钳位电路单元被配置为使第一节点处相对于第一公共电压端的电压与第二节点处相对于第一公共电压端的电压相同。
例如,在本实用新型至少一实施例提供的带隙基准电路中,第一钳位电路单元包括第一比较电路、第一晶体管和第二晶体管,第一晶体管的第一源漏极与第二公共电压端相连接,第一晶体管的第二源漏极连接到第一节点并与第一三极管的发射极相连接,第二晶体管的第一源漏极与第二公共电压端相连接,第二晶体管的第二源漏极连接到第二节点并与第一电阻的第二输入端相连接,第一比较电路的第一输入和第二输入端分别作为第一钳位电路单元的第一输入端和第二输入端,并且第一晶体管的栅极和第二晶体管的栅极均与第一比较电路的输出端相连接。
例如,在本实用新型至少一实施例提供的带隙基准电路中,第一比较电路为第一运算放大器。
例如,在本实用新型至少一实施例提供的带隙基准电路中,第二三极管的增益是第一三极管的增益的n倍,其中n大于1的整数。
例如,在本实用新型至少一实施例提供的带隙基准电路中,负温度系数模块包括第二钳位电路单元和第二电阻,第二钳位电路单元的第一输入端连接到第三节点并与第二电阻的第一端相连接,第二钳位电路单元的第二输入端连接到第一节点并与第一三极管的发射极相连接,并且第二钳位电路单元使得第一节点处的相对于第一公共电压端的电压与第三节点处相对于第一公共电压端的的电压相同,以及第二电阻的第二端与第一公共电压端相连接,其中,正温度系数电流为流过第一电阻的电流,负温度系数电流为流过第二电阻的电流。
例如,在本实用新型至少一实施例提供的带隙基准电路中,第二钳位电路单元包括第二比较电路和第三晶体管,第三晶体管的第一源漏极与第二公共电压端相连接,第三晶体管的第二源漏极与第二电阻的第一端相连接,第二比较电路的第一输入和第二输入端分别作为第二钳位电路单元的第一输入端和第二输入端,第三晶体管的栅极与第二比较电路的输出端相连接。
例如,在本实用新型至少一实施例提供的带隙基准电路中,第二比较电路为第二运算放大器。
例如,在本实用新型至少一实施例提供的带隙基准电路中,基准电压发生模块包括:与负温度系数模块对应的、被配置为按第一比例复制负温度系数电流以得到第一复制电流的第一电流镜电路单元;与正温度系数模块对应的、被配置为按第二比例复制正温度系数电流以得到第二复制电流的第二电流镜电路单元;和基于第一复制电流和第二复制电流产生基准电压的基准电压产生电路。
例如,在本实用新型至少一实施例提供的带隙基准电路中,第一电流镜电路单元被配置为是可进行编程调整的以调整第一比例,第二电流镜电路单元被配置为是可进行编程调整以调整第二比例。
例如,在本实用新型至少一实施例提供的带隙基准电路中,基准电压产生电路包括第三电阻;第一电流镜电路单元包括第四晶体管,其中,第四晶体管的栅极与第二钳位电路单元相连接,第四晶体管的第一源漏极与第二公共电压端相连接,第四晶体管的第二源漏极与第三电阻的第一端相连接;第二电流镜电路单元包括第五晶体管,其中,第五晶体管的栅极与第一钳位电路单元相连接,第五晶体管的第一源漏极与第二公共电压端相连接,第五晶体管的第二源漏极与第三电阻的第一端相连接;并且第三电阻的第二端与第一公共电压端相连接。
例如,在本实用新型至少一实施例提供的带隙基准电路中,补偿电路包括线性电阻等效电路。
例如,在本实用新型至少一实施例提供的带隙基准电路中,补偿电路为补偿电阻;或者,补偿电路包括第四电阻和第六晶体管,其中,第四电阻的两端分别与第六晶体管的第一源漏极和第二源漏极相连接。
例如,在本实用新型至少一实施例提供的带隙基准电路中,第一公共电压端为接地电压端,第二公共电压端为电源电压端。
附图说明
为了更清楚地说明本实用新型实施例的技术方案,下面将对实施例的附图作简单地介绍,显而易见地,下面描述中的附图仅仅涉及本实用新型的一些实施例,而非对本实用新型的限制。
图1A示出了带隙基准电路产生的基准电压与温度的关系图。
图1B示出了产生正温度系数电压的示例电路的电路图。
图2示出了根据本实用新型的至少一实施例的带隙基准电路的电路图。
图3示出了根据本实用新型的至少一实施例的补偿电路的示意图。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,下面将结合本实用新型实施例的附图,对本实用新型实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本实用新型的一部分实施例,而不是全部的实施例。基于所描述的本实用新型的实施例,本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
除非另外定义,本实用新型使用的技术术语或者科学术语应当为本实用新型所属领域内具有一般技能的人士所理解的通常意义。本实用新型中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连接”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
由前面所述,带隙基准电路用于提供高精度的基准电压。在理想状态下,基准电压应不随工艺角、电源电压和温度的变化而变化。一般地,带隙基准电路的电路内部可以产生正温度系数电流以及负温度系数电流,相应地可以产生正温度系数电压和负温度系数电压,将这两种电压相组合,可以用于得到与温度无关的基准电压。通常,通过调整前述两种电流间的系数,可以相应地调整所产生的正温度系数电压和负温度系数电压,以使得所得到的基准电压几乎不随温度的变化而变化。
图1A示出了一示例带隙基准电路产生的基准电压与温度的关系图。如图1A所示,电流Iptat为正温度系数电流,其电流强度随着温度的升高而增大,对应地施加系数为k1;电流Ictat为负温度系数电流,其电流强度随着温度的升高而减小,对应地施加系数为k2。因此,通过设置系数k1和k2,组合正温度系数电流和正温度系数电流可以用于得到该电路所产生的基准电压Vref。在图1A所示的情形中,所得到的基准电压Vref仍然是一个与温度有关的函数。
下面将参照图1B进一步说明正温度系数电压的产生原理。一般地,双极晶体管(三极管)的基极-发射极电压(VBE)具有负温度系数。然而,当两个三极管在不同的电流密度(例如,成倍数关系)下工作时,它们各自的基极-发射极电压之间的差值(VBE1-VBE2)将与温度成正比,即具有正温度系数。
图1B示出了产生正温度系数电压的示例电路100的电路图。如图1B所示,电路100包括双极晶体管Q1和Q2。在一些示例中,双极晶体管Q2可以是由多个双极晶体管并联实现的。当双极晶体管Q1的电流密度为I,双极晶体管Q2的电流密度为I/n(n为常数)时,它们的基极-发射极电压的差值ΔVBE可以用如下公式(1)表示:
其中,VBE和VBE分别为双极晶体管Q1和Q2的基极-发射极电压;热电压VT=kT/q(k为波尔兹曼常数,q为电子电荷量,T为热力学温度)。Is为饱和电流,是常数。因此,双极晶体管Q1和Q2的基极-发射极电压的差值ΔVBE可以是与温度成正比的关系,即具有正温度系数。
通过将上述具有正温度系数的电压(例如,双极晶体管Q1和Q2的基极-发射极电压的差值ΔVBE)与具有负温度系数的电压(例如,双极晶体管Q1的基极-发射极电压)分别加以适当的权重(系数)并叠加,正温度系数和负温度系数可以相互抵消,从而获得与温度无关的基准电压。
然而,目前应用广泛的CMOS工艺只能提供寄生三极管,因此带隙基准电路中用到的三极管的电流放大系数β较低,通常β只有3~5,较低电流放大系数β的会直接影响带隙基准电路输出的基准电压Vref的精度。因此在β不可忽略的前提下,电流放大系数为β的三极管的基极-发射极电压VBE可以表示为:
其中,Ie为发射极电流,Is为饱和电流。相对于理想情况下的三极管的基极-发射极电压VBE_ideal,即β=+∞,较低的β值为三极管的基极-发射极电压VBE引入了与β相关的误差电压,即VBE可以被表示为:
针对上述问题,本实用新型提供了一种新的带隙基准电路,该带隙基准电路通过增加补偿电路来引入一个可以控制的并且同样与β相关的校准电压,从而可以抵消上述由三极管的电流放大系数β引入的误差电压的至少一部分,以实现削弱甚至消除电流放大系数β对基准电压Vref的影响。
本实用新型至少一实施例提供了一种带隙基准电路。该带隙基准电路包括:被配置为产生负温度系数电流的负温度系数模块、被配置为产生正温度系数电流的正温度系数模块、以及被配置为基于负温度系数电流和正温度系数电流产生基准电压的基准电压发生模块。正温度系数模块包括:第一三极管、第二三极管、第一电阻和补偿电路,其中,第一三极管的集电极以及第二三极管的基极和集电极均与第一公共电压端相连接,第一电阻的第一端与第二三极管的发射极相连接,且第一电阻的两端之间的电压差被设置为等于第一三极管的基极-发射极电压差和第二三极管的基极-发射极电压差之间的差值。补偿电路设置在第一三极管的基极和第一公共电压端之间。该补偿电路用于在所产生的基准电压中引入补偿电压;通过调节该补偿电压,可以有效地抵消由三极管电流放大系数造成的基准电压误差,使输出的基准电压具有较高的精度。
图2示出了根据本实用新型的至少一实施例的带隙基准电路200的电路图。
如图2所示,带隙基准电路200可以包括被配置为产生正温度系数电流Ipta的正温度系数模块210、被配置为产生负温度系数电流Ictat的负温度系数模块220、以及被配置为基于负温度系数电流Ictat和正温度系数电流Iptat产生基准电压的基准电压发生模块230。其中,所产生的负温度系数电流Ictat和所产生的正温度系数电流Iptat具有定值比例的关系,例如,在带隙基准电路200中,正温度系数电流Iptat和负温度系数电流Ictat二者可以是n倍的关系(n为常数),如图1B所示。
正温度系数模块210可以包括第一三极管Q1、第二三极管Q2和第一电阻R1。如图2所示,第一三极管Q1的集电极和基极与第一公共电压端Vss相连接,第二三极管Q2的集电极和基极也与第一公共电压端Vss相连接,第一电阻R1的第一端与第二三极管Q2的发射极相连接。在该正温度系数模块210中,在工作中使得第一电阻R1的两端之间的电压差被设置为等于第一三极管Q1的基极-发射极电压差Vbe1和第二三极管Q2的基极-发射极电压差Vbe2之间的差值ΔVbe,由此流过第一电阻R1的电流即为正温度系数电流Iptat(即ΔVbe/R1)。这里,第一三极管Q1具有第一放大系数β。第一公共电压端Vss例如为接地电压端。
如图2所示,正温度系数模块210还包括补偿电路Comp,设置在第一三极管Q1的基极和第一公共电压端Vss之间,该补偿电路Comp被配置为补偿基准电压Vref中由带隙基准电路200中的第一三极管Q1的第一放大系数β所引入的误差电压,从而提高输出的基准电压Vref的精度。关于补偿电路Comp补偿由第一放大系数β所引入的误差电压的详细描述,将在之后具体展开。
如图2所示,在至少一个示例中,为了使得第一电阻R1的两端之间的电压差被设置为等于第一三极管Q1的基极-发射极电压差Vbe1和第二三极管Q2的基极-发射极电压差Vbe2之间的差值ΔVbe,正温度系数模块210还可以包括第一钳位电路单元215。第一钳位电路单元215的第一输入端连接到第一节点X并与第一三极管Q1的发射极相连接,而该第一钳位电路单元215的第二输入端连接到第二节点Y并与第一电阻R1相连接。该第一钳位电路单元215可以被配置为使第一节点X处相对于第一公共电压端Vss的电压与第二节点Y处相对于第一公共电压端Vss的电压相同。换言之,第一钳位电路单元215可以被配置为使得第一三极管Q1的基极-发射极电压差Vbe1与补偿电路Comp的两端的电压降Vcomp的和等于第二三极管Q2的基极-发射极电压差Vbe2与第一电阻R1的两端的电压降VR1的和,即:
Vbe1+Vcomp=Vbe2+VR1 (4)
因此,流过第一电阻R1的正温度系数电流Iptat可以表示为:
如上所述,第一三极管Q1具有第一放大系数β,假设第二三极管Q2具有与第一三极管Q1相同的放大系数β。因此,基于上述公式(2),第一三极管Q1的基极-发射极电压差Vbe1和第二三极管Q2的基极-发射极电压差Vbe2可以进一步表示为:
其中,n是第二三极管Q2与第一三极管Q1的比例,例如,数量上的比例关系。在一些示例中,n可以为大于1的任意整数,例如,n为8或15。再将公式(6)带入公式(5)可得:
进一步地,如图2所示,根据本实用新型的至少一实施例的第一钳位电路单元215可以包括第一比较电路A1、第一晶体管M1和第二晶体管M2。
参照图2,第一晶体管M1的第一源漏极与第二公共电压端Vdd相连接,第一晶体管M1的第二源漏极连接到第一节点X并与第一三极管Q1的发射极相连接。第二晶体管M2的第一源漏极也与第二公共电压端Vdd相连接,第二晶体管M2的第二源漏极连接到第二节点Y并与第一电阻R1的第二连接端相连接。应理解,第二公共电压端Vdd不同于上述第一公共电压端Vss,例如,第二公共电压端Vdd可以是公共供电电压端,例如第二公共电压端Vdd是电源电压端,其提供的电压高于第一公共电压端提供的电压。第一比较电路A1的第一输入端和第二输入端分别作为第一钳位电路单元215的第一输入端和第二输入端。具体地,第一比较电路A1的第一输入端连接到第一节点X并与第一三极管Q1的发射极相连接,第一比较电路A1的第二输入端连接到第二节点Y并与第一电阻R1的第二连接端相连接。并且,如图2所示,第一晶体管M1的栅极和第二晶体管M2的栅极均与第一比较电路A1的输出端相连接。在一些实施例中,第一比较电路A1可以是第一运算放大器,通过将其输出端与连接到第一节点X的第一晶体管M1的栅极和连接到第二节点Y的第二晶体管M2的栅极相连接,以调节使第一节点X处相对于第一公共电压端Vss的电压与第二节点Y处相对于第一公共电压端Vss的电压相同。
在至少一个示例中,负温度系数模块220可以包括第二钳位电路单元225和第二电阻R2。如图2所示,第二钳位电路单元225的第一输入端连接到第三节点Z并与第二电阻R2的第一端相连接;例如,进一步地,第二钳位电路单元225的第二输入端连接到第一节点X并与所述第一三极管Q1的发射极相连接,由此第二钳位电路单元225使得第一节点X处的相对于第一公共电压端Vss的电压与第三节点Z处相对于第一公共电压端Vss的电压相同。还如图2所示,第二电阻R2的第二端与第一公共电压端Vss相连接。因此,第二钳位电路单元225可以被配置为使得第二电阻R2的两端的电压降VR2等于第一三极管Q1的基极-发射极电压差Vbe1与补偿电路Comp的两端的电压降Vcomp的和,即:
VR2=Vbe1+Vcomp (8)
因此,流过第二电阻R2的负温度系数电流Ictat可以表示为:
将上述公式(6)带入公式(9)后进一步可得:
并且,如上所述并结合图2可知,对于第一三极管Q1而言,在本示例中,其发射极电流即为正温度系数电流Iptat,因此,公式(9)可以替代地表示为:
进一步地,如图2所示,例如,第二钳位电路单元225可以包括第二比较电路A2和第三晶体管M3。参照图2,第三晶体管M3的第一源漏极与第二公共电压端Vdd相连接,第三晶体管M3的第二源漏极与第二电阻R2的第二端相连接。第二比较电路A2的第一输入端和第二输入端分别作为第二钳位电路单元225的第一输入端和第二输入端。具体地,第二比较电路A2的第一输入端连接到第三节点Z并与第二电阻R2的第一端相连接,第二比较电路A2的第二输入端连接到第一节点X并与第一三极管Q1的发射极相连接。并且,如图2所示,第三晶体管M3的栅极与第二比较电路A2的输出端相连接。在一些实施例中,第二比较电路A2可以是第二运算放大器,通过将其输出端与连接到第三节点Z的第三晶体管M3的栅极相连接,以调节第三节点Z处相对于第一公共电压端Vss的电压,使得第三节点Z处相对于第一公共电压端Vss的电压等于第一节点X处相对于第一公共电压端Vss的电压。
在至少一个示例中,基准电压发生模块230可以包括与负温度系数模块210对应的第一电流镜电路单元以及与正温度系数模块220对应的第二电流镜电路单元,其中,第一电流镜电路单元被配置为按第一比例复制负温度系数电流Ictat以得到第一复制电流,第二电流镜电路单元被配置为按第二比例复制正温度系数电流Iptat以得到第二复制电流。
基准电压发生模块230还可以包括基准电压产生电路,以基于第一复制电流和第二复制电流产生所述基准电压;例如,基准电压产生电路包括第三电阻R3,第三电阻R3的第一端与第一电流镜电路单元和第二电流镜电路单元连接,第三电阻R3的第二端与第一公共电压端Vss连接,因此第一电流镜电路单元和第二电流镜电路单元相对于第三电阻R3是并联的,所以第三电阻R3可以基于第一复制电流和第二复制电流来产生基准电压Vref。
根据本实用新型的至少一实施例,第一电流镜电路单元可以被配置为是可进行编程调整(code trimming)的以调整第一比例,第二电流镜电路单元也可以被配置为是可进行编程调整以调整第二比例。具体地,可以通过编程来控制处于工作状态的电流镜(用于进行镜像的晶体管)的个数,以调节正温度系数电流Iptat和负温度系数电流Ictat的大小,从而得到最优基准电压。在一些示例中,可以通过自动化测试设备(ATE)得到最优基准电压的编码,以达到校准误差电压的目的,从而进一步使电路产生最优基准电压。
具体地,如图2所示,第一电流镜电路单元可以包括一个或多个第四晶体管M4,第四晶体管M4用于实现电流复制,例如镜像复制,其中,第四晶体管M4的栅极与第二比较电路的输出端相连接,第四晶体管M4的第一源漏极与第二公共电压端Vdd相连接,第四晶体管M4的第二源漏极与第三电阻R3的第一端相连接。第二电流镜电路单元可以包括一个或多个第五晶体管M5,第五晶体管M5用于实现电流复制,例如镜像复制,其中,第五晶体管M5的栅极与第一比较电路的输出端相连接,第五晶体管M5的第一源漏极与第二公共电压端Vdd相连接,第五晶体管M5的第二源漏极与第三电阻R3的第一端相连接。因此,可以基于按第一比例复制负温度系数电流Ictat所得到的第一复制电流和按第二比例复制正温度系数电流Iptat所得到的第二复制电流得到流过第三电阻R3的电流,然后可以进一步得到第三电阻R3的两端的电压降,也就是基准电压Vref。换言之,基准电压Vref可以表示为:
Vref=R3*(Ictat+Iptat) (12)
分别将上述公式(7)和公式(11)带入公式(12)可进一步得到基准电压Vref的又一表达式:
对公式(12)进行简化可得:
其中,式中前两项表示在传统带隙基准电路中进行温度补偿的方法;第三项表示三极管的电流放大系数β引入的误差电压,该项是负值;第四项表示由补偿电路Comp引入的补偿电压Vcomp所引入的补偿项,可用于抵消前述第三项由三极管的电流放大系数β引入的误差电压。
为了实现对前述第三项的误差电压的抵消,由补偿电路Comp引入的补偿项应满足:
因此,补偿电路Comp的补偿电压Vcomp可以表示为:
如上所述,在一些示例中,当第一电流镜电路单元和第二电流镜电路单元包括多个用于复制电流晶体管时,可以分别对第一电流镜电路单元和第二电流镜电路单元进行编程调整,通过编程来控制处于工作状态的电流镜的个数,以调节正温度系数电流Iptat和负温度系数电流Ictat的大小,从而得到最优基准电压。而若如上所述的在带隙基准电路中引入补偿电路Comp,则可以通过由该补偿电路Comp引入补偿电压Vcomp来抵消由三极管的电流放大系数β对基准电压Vref的影响,因此,即使在不采用编程调整的情况下,也可以使输出的基准电压Vref具有较高的精度,并且还可以实现降低ATE测试成本的目的。
根据本实用新型的至少一实施例,如图2所述,补偿电路Comp可以为线性等效电阻Rc,例如,电阻或其他在电气上等效于电阻的电路。基于上述各公式,可以推算出补偿电路Comp的补偿电阻(即Rc)的阻值为:
图3示出了根据本实用新型的至少一实施例的补偿电路的示意图。如图3所示,在一个示例中,补偿电路300包括第四电阻Rb和第六晶体管M6,其中,第四电阻Rb的两个连接端分别与第六晶体管M6的第一源漏极和第二源漏极相连接。可以通过控制信号来控制是否开启补偿电路300。例如,如图3所示,第六晶体管M6的栅极与控制信号Comp_en相连接,该控制信号Comp_en可以是用于控制是否开启补偿电路300的补偿功能的信号。例如,当控制信号Comp_en为高电平时,第六晶体管M6导通,因而电流不经过第四电阻Rb,使得补偿电路300处于关闭状态。换言之,补偿电路300此时不提供对如图2所示的带隙基准电路200的补偿功能。当控制信号Comp_en为低电平时,第六晶体管M6截止,电流通过第四电阻Rb,即补偿电路300处于开启状态,以对如图2所示的带隙基准电路200进行补偿。但应理解,根据本实用新型的补偿电路的电路组成不限于此,例如,补偿电路Comp在基于CMOS的集成电路中可以是电阻本身(例如,由多晶硅等指标的电阻),也可以是由MOS管制备的等效电阻或任意等效为线性电阻的电路实现。
本实用新型的实施例所提供的带有补偿电路的带隙基准电路,与传统的带隙基准电路相比,通过引入补偿电压以抵消由三极管电流放大系数β引入的误差电压,从而提高带隙基准电路的输出电压Vref的精度。即使在没有进行编程调整的情况下,也可以使输出的电压Vref具有较高的精度。因此,在一些实施例的情况下,本实用新型所提供的带隙基准电路可以避免由编程调整而带来的额外的ATE测试环节,降低生产成本。
此外,根据本实用新型如上实施例的带隙基准电路可以进一步用于基准电压芯片,例如适用于需要提供更高精度的基准电压作为参考电压的场景。还有以下几点需要说明:
(1)本实用新型实施例附图只涉及到与本实用新型实施例涉及到的结构,其他结构可参考通常设计。
(2)在不冲突的情况下,本实用新型的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上,仅为本实用新型的具体实施方式,但本实用新型的保护范围并不局限于此,本实用新型的保护范围应以权利要求的保护范围为准。
Claims (16)
1.一种带隙基准电路,其特征在于,包括:
负温度系数模块,被配置为产生负温度系数电流;
正温度系数模块,被配置为产生正温度系数电流,其中,所述正温度系数模块包括:
第一三极管,其中,所述第一三极管的集电极与第一公共电压端相连接;
第二三极管,其中,所述第二三极管的基极和集电极与所述第一公共电压端相连接;
第一电阻,其中,所述第一电阻的第一端与所述第二三极管的发射极相连接,且所述第一电阻的两端之间的电压差被设置为等于所述第一三极管的基极-发射极电压差和所述第二三极管的基极-发射极电压差之间的差值;和
补偿电路,设置在所述第一三极管的基极和所述第一公共电压端之间;以及
基准电压发生模块,被配置为基于所述负温度系数电流和所述正温度系数电流产生基准电压。
2.根据权利要求1所述的带隙基准电路,其特征在于,所述第一三极管具有第一放大系数,所述补偿电路被配置为补偿所述第一放大系数导致的所述基准电压的误差。
3.根据权利要求1所述的带隙基准电路,其特征在于,所述负温度系数电流和所述正温度系数电流具有定值比例的关系。
4.根据权利要求1所述的带隙基准电路,其特征在于,所述正温度系数模块还包括第一钳位电路单元,
其中,所述第一钳位电路单元的第一输入端连接到第一节点并与所述第一三极管的发射极相连接,所述第一钳位电路单元的第二输入端连接到第二节点并与所述第一电阻的第二端相连接,并且
所述第一钳位电路单元被配置为使所述第一节点处相对于所述第一公共电压端的电压与所述第二节点处相对于所述第一公共电压端的电压相同。
5.根据权利要求4所述的带隙基准电路,其特征在于,所述第一钳位电路单元包括第一比较电路、第一晶体管和第二晶体管,
所述第一晶体管的第一源漏极与第二公共电压端相连接,所述第一晶体管的第二源漏极连接到所述第一节点并与所述第一三极管的发射极相连接,
所述第二晶体管的第一源漏极与所述第二公共电压端相连接,所述第二晶体管的第二源漏极连接到所述第二节点并与所述第一电阻的第二端相连接,
所述第一比较电路的第一输入端和第二输入端分别作为所述第一钳位电路单元的第一输入端和第二输入端;并且
所述第一晶体管的栅极和所述第二晶体管的栅极均与所述第一比较电路的输出端相连接。
6.根据权利要求5所述的带隙基准电路,其特征在于,所述第一比较电路为第一运算放大器。
7.根据权利要求1所述的带隙基准电路,其特征在于,所述第二三极管的增益是所述第一三极管的增益的n倍,其中n大于1的整数。
8.根据权利要求4所述的带隙基准电路,其特征在于,所述负温度系数模块包括第二钳位电路单元和第二电阻,
所述第二钳位电路单元的第一输入端连接到第三节点并与所述第二电阻的第一端相连接,所述第二钳位电路单元的第二输入端连接到所述第一节点并与所述第一三极管的发射极相连接,并且所述第二钳位电路单元使得所述第一节点处的相对于所述第一公共电压端的电压与第三节点处相对于所述第一公共电压端的电压相同,以及
所述第二电阻的第二端与所述第一公共电压端相连接,
其中,所述正温度系数电流为流过所述第一电阻的电流,所述负温度系数电流为流过所述第二电阻的电流。
9.根据权利要求8所述的带隙基准电路,其特征在于,所述第二钳位电路单元包括第二比较电路和第三晶体管,
所述第三晶体管的第一源漏极与第二公共电压端相连接,所述第三晶体管的第二源漏极与所述第二电阻的第一端相连接,
所述第二比较电路的第一输入端和第二输入端分别作为所述第二钳位电路单元的第一输入端和第二输入端;
所述第三晶体管的栅极与所述第二比较电路的输出端相连接。
10.根据权利要求9所述的带隙基准电路,其特征在于,所述第二比较电路为第二运算放大器。
11.根据权利要求8所述的带隙基准电路,其特征在于,所述基准电压发生模块包括:
第一电流镜电路单元,与负温度系数模块对应,被配置为按第一比例复制所述负温度系数电流以得到第一复制电流;
第二电流镜电路单元,与正温度系数模块对应,被配置为按第二比例复制正温度系数电流以得到第二复制电流;和
基准电压产生电路,基于所述第一复制电流和所述第二复制电流产生所述基准电压。
12.根据权利要求11所述的带隙基准电路,其特征在于,所述第一电流镜电路单元被配置为是可进行编程调整的以调整所述第一比例,
所述第二电流镜电路单元被配置为是可进行编程调整以调整所述第二比例。
13.根据权利要求11或12所述的带隙基准电路,其特征在于,
所述基准电压产生电路包括第三电阻;
所述第一电流镜电路单元包括第四晶体管,其中,所述第四晶体管的栅极与所述第二钳位电路单元相连接,所述第四晶体管的第一源漏极与第二公共电压端相连接,所述第四晶体管的第二源漏极与所述第三电阻的第一端相连接;
所述第二电流镜电路单元包括第五晶体管,其中,所述第五晶体管的栅极与所述第一钳位电路单元相连接,所述第五晶体管的第一源漏极与所述第二公共电压端相连接,所述第五晶体管的第二源漏极与所述第三电阻的第一端相连接;并且
所述第三电阻的第二端与所述第一公共电压端相连接。
14.根据权利要求1或2所述的带隙基准电路,其特征在于,所述补偿电路包括线性电阻等效电路。
15.根据权利要求1所述的带隙基准电路,其特征在于,所述补偿电路为补偿电阻;或者,
所述补偿电路包括第四电阻和第六晶体管,其中,所述第四电阻的两端分别与所述第六晶体管的第一源漏极和第二源漏极相连接。
16.根据权利要求5所述的带隙基准电路,其特征在于,所述第一公共电压端为接地电压端,所述第二公共电压端为电源电压端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221614744.9U CN217640051U (zh) | 2022-06-24 | 2022-06-24 | 带隙基准电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221614744.9U CN217640051U (zh) | 2022-06-24 | 2022-06-24 | 带隙基准电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217640051U true CN217640051U (zh) | 2022-10-21 |
Family
ID=83628765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202221614744.9U Active CN217640051U (zh) | 2022-06-24 | 2022-06-24 | 带隙基准电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217640051U (zh) |
-
2022
- 2022-06-24 CN CN202221614744.9U patent/CN217640051U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1769301B1 (en) | A proportional to absolute temperature voltage circuit | |
JP4817825B2 (ja) | 基準電圧発生回路 | |
EP1359490B1 (en) | Bandgap voltage reference using differential pairs to perform temperature curvature compensation | |
US8159206B2 (en) | Voltage reference circuit based on 3-transistor bandgap cell | |
CN103677054B (zh) | 带隙基准电压发生器 | |
KR20120080567A (ko) | 보상된 밴드갭 | |
JPH08320730A (ja) | バンドギャップ電圧基準およびバンドギャップ基準電圧を生ずるための方法 | |
US6992472B2 (en) | Circuit and method for setting the operation point of a BGR circuit | |
CN114115417B (zh) | 带隙基准电路 | |
JP2004514230A (ja) | Bgr回路を調整する方法およびbgr回路 | |
JP4328391B2 (ja) | 電圧および電流基準回路 | |
JP5074139B2 (ja) | 基準電圧発生回路 | |
CN217640051U (zh) | 带隙基准电路 | |
US5780921A (en) | Bipolar transistor constant voltage source circuit | |
CN115494907A (zh) | 一种带隙基准电路的温度补偿电路 | |
CN102183990A (zh) | 参考电学量发生电路 | |
KR20120116708A (ko) | 기준전류 발생기 | |
CN217716710U (zh) | 温度传感器电路 | |
CN111984052A (zh) | 电压源 | |
US8471625B1 (en) | Beta enhanced voltage reference circuit | |
US8203324B2 (en) | Low voltage bandgap voltage reference circuit | |
CN116185117B (zh) | 一种具有基极补偿和高阶补偿的低温漂带隙基准电路 | |
CN110647206A (zh) | 一种提高电源电压波动上限的带隙基准电压源 | |
US20230266786A1 (en) | Bandgap reference circuit with trimming circuit | |
TWI831526B (zh) | 帶差參考電路和同時產生參考電壓及參考電流的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: 201100 room 1302, 13 / F, building 16, No. 2388, Chenhang highway, Minhang District, Shanghai Patentee after: Shanghai Bi Ren Technology Co.,Ltd. Country or region after: China Address before: 201100 room 1302, 13 / F, building 16, No. 2388, Chenhang highway, Minhang District, Shanghai Patentee before: Shanghai Bilin Intelligent Technology Co.,Ltd. Country or region before: China |
|
CP03 | Change of name, title or address |