JP3094764B2 - 基準電流発生回路 - Google Patents
基準電流発生回路Info
- Publication number
- JP3094764B2 JP3094764B2 JP05331002A JP33100293A JP3094764B2 JP 3094764 B2 JP3094764 B2 JP 3094764B2 JP 05331002 A JP05331002 A JP 05331002A JP 33100293 A JP33100293 A JP 33100293A JP 3094764 B2 JP3094764 B2 JP 3094764B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- mos
- circuit
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Control Of Electrical Variables (AREA)
Description
【０００１】
【産業上の利用分野】本発明は集積回路に関し、特に集
積回路の中で必要な基準電流を発生するのに好適な電流
発生回路に関する。
積回路の中で必要な基準電流を発生するのに好適な電流
発生回路に関する。
【０００２】
【従来の技術】集積回路の中で基準電流を発生する電流
源が必要なのはＥＣＬインターフェースのＬＳＩの入出
力の電位レベルに関する仕様があるためである。従来の
ＥＣＬインターフェースのＬＳＩではＥＣＬ １００ｋ
電源回路と呼ばれる基準信号の発生回路を用いて、この
仕様を満足させていた。従来の回路については例えば、
Journal of Solid State CircuitsのＶol.ＳＣ−２２，
Ｎo.１のページ７１〜７６に記されている。図９にここ
に示された従来の１００ｋ ＥＣＬ電源回路を用いて構
成した１００ｋ ＥＣＬ出力バッファ回路の例を示す。
また、図１０にＥＣＬ １００ｋ仕様を示す。ＲＬとは
出力端子と出力ターミネーション電位（ＶＴＴ＝−２.
０Ｖ ）の間に設ける抵抗である。全て、電圧はＶＣＣ
電位を基準として測定する。
源が必要なのはＥＣＬインターフェースのＬＳＩの入出
力の電位レベルに関する仕様があるためである。従来の
ＥＣＬインターフェースのＬＳＩではＥＣＬ １００ｋ
電源回路と呼ばれる基準信号の発生回路を用いて、この
仕様を満足させていた。従来の回路については例えば、
Journal of Solid State CircuitsのＶol.ＳＣ−２２，
Ｎo.１のページ７１〜７６に記されている。図９にここ
に示された従来の１００ｋ ＥＣＬ電源回路を用いて構
成した１００ｋ ＥＣＬ出力バッファ回路の例を示す。
また、図１０にＥＣＬ １００ｋ仕様を示す。ＲＬとは
出力端子と出力ターミネーション電位（ＶＴＴ＝−２.
０Ｖ ）の間に設ける抵抗である。全て、電圧はＶＣＣ
電位を基準として測定する。
【０００３】従来の１００ｋ ＥＣＬ出力バッファ回路
の構成を図９を用いて説明する。回路は、基準電圧発生
回路部と、１００ｋ ＥＣＬ出力バッファ回路部に分け
られる。図の中で点線で囲んだ基準電圧発生回路部中の
バイポーラトランジスタＱ１，Ｑ２及び、抵抗要素Ｒ１
により、バイポーラトランジスタのコレクタ電流が温度
に依存する。この電流が抵抗素子Ｒ１０に流すと、コレ
クタ電流と同様な温度依存性を持つ電圧が抵抗素子Ｒ１
０の両端に発生する。この電圧とバイポーラトランジス
タＱ２のベース・エミッタ間電圧を加算するために、バ
イポーラトランジスタＱ２と抵抗素子Ｒ１０を直列に接
続する。この電圧は、バイポーラトランジスタＱ２２と
Ｑ２４のベース・エミッタ電圧が等しい場合には図のＶ
ＥＥ（低電圧側電源端子）とＶＣＳの間に発生する。こ
の電圧を１００ｋ ＥＣＬ出力バッファ回路が受け、Ｅ
ＣＬ １００ｋ規格と互換性のある電圧出力を発生す
る。
の構成を図９を用いて説明する。回路は、基準電圧発生
回路部と、１００ｋ ＥＣＬ出力バッファ回路部に分け
られる。図の中で点線で囲んだ基準電圧発生回路部中の
バイポーラトランジスタＱ１，Ｑ２及び、抵抗要素Ｒ１
により、バイポーラトランジスタのコレクタ電流が温度
に依存する。この電流が抵抗素子Ｒ１０に流すと、コレ
クタ電流と同様な温度依存性を持つ電圧が抵抗素子Ｒ１
０の両端に発生する。この電圧とバイポーラトランジス
タＱ２のベース・エミッタ間電圧を加算するために、バ
イポーラトランジスタＱ２と抵抗素子Ｒ１０を直列に接
続する。この電圧は、バイポーラトランジスタＱ２２と
Ｑ２４のベース・エミッタ電圧が等しい場合には図のＶ
ＥＥ（低電圧側電源端子）とＶＣＳの間に発生する。こ
の電圧を１００ｋ ＥＣＬ出力バッファ回路が受け、Ｅ
ＣＬ １００ｋ規格と互換性のある電圧出力を発生す
る。
【０００４】
【発明が解決しようとする課題】上記従来技術は、前述
の様にバイポーラトランジスタＱ２及び、抵抗要素Ｒ10
等とを直列に接続する必要があるため、３Ｖ程度以下の
低い電源電圧においては正常な動作が不可能であると言
う問題がある。
の様にバイポーラトランジスタＱ２及び、抵抗要素Ｒ10
等とを直列に接続する必要があるため、３Ｖ程度以下の
低い電源電圧においては正常な動作が不可能であると言
う問題がある。
【０００５】本発明の目的は、電源電圧，温度の変動に
より出力特性が変化せずまたは変化の小さく、低い電源
電圧で動作する基準電流発生回路及び、これを用いた定
電圧発生回路を提供することにある。
より出力特性が変化せずまたは変化の小さく、低い電源
電圧で動作する基準電流発生回路及び、これを用いた定
電圧発生回路を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
の本発明の特徴は、絶対温度に比例する絶対温度比例電
流を生成する絶対温度比例電流発生部と、上記絶対温度
比例電流に比例する比例電流を発生する比例電流発生部
と、電源電圧の変動を検出し、上記変動に応じて、上記
比例電流発生部を制御する制御部とを有し、上記電源電
圧の変動を制御し、上記絶対温度に比例する基準電流を
生成することにある。
の本発明の特徴は、絶対温度に比例する絶対温度比例電
流を生成する絶対温度比例電流発生部と、上記絶対温度
比例電流に比例する比例電流を発生する比例電流発生部
と、電源電圧の変動を検出し、上記変動に応じて、上記
比例電流発生部を制御する制御部とを有し、上記電源電
圧の変動を制御し、上記絶対温度に比例する基準電流を
生成することにある。
【０００７】また、本発明の他の特徴は、ソース，ゲー
トがそれぞれ互いに接続された複数のＭＯＳトランジス
タを用いて構成される比例電流発生部と、２組のバイポ
ーラトランジスタを有し、上記２組のバイポーラトラン
ジスタのコレクタ電流の比を所定の比にして、絶対温度
に比例する上記２組のバイポーラトランジスタのベース
・エミッタ間電圧の差電圧に応じた電流を発生すること
にある。
トがそれぞれ互いに接続された複数のＭＯＳトランジス
タを用いて構成される比例電流発生部と、２組のバイポ
ーラトランジスタを有し、上記２組のバイポーラトラン
ジスタのコレクタ電流の比を所定の比にして、絶対温度
に比例する上記２組のバイポーラトランジスタのベース
・エミッタ間電圧の差電圧に応じた電流を発生すること
にある。
【０００８】更に、本発明の他の特徴は、上記比例電流
発生部は、電源電圧を検出し、ソース，ゲートがそれぞ
れ互いに接続された複数のＭＯＳトランジスタのドレイ
ン電圧が相対的に変動しないように上記検出された電源
電圧に基づいて上記ドレイン電圧を制御することにあ
る。
発生部は、電源電圧を検出し、ソース，ゲートがそれぞ
れ互いに接続された複数のＭＯＳトランジスタのドレイ
ン電圧が相対的に変動しないように上記検出された電源
電圧に基づいて上記ドレイン電圧を制御することにあ
る。
【０００９】また、本発明の他の特徴は、上記基準電流
発生回路を用いてなる基準電流発生回路部と、ＭＯＳト
ランジスタを用いて構成される電流源部と、ＥＣＬバッ
ファ回路部とを有し、上記基準電流発生回路部によって
生成される上記絶対温度に比例する電流に応じた上記Ｅ
ＣＬバッファ回路部の出力電位レベルであることにあ
る。
発生回路を用いてなる基準電流発生回路部と、ＭＯＳト
ランジスタを用いて構成される電流源部と、ＥＣＬバッ
ファ回路部とを有し、上記基準電流発生回路部によって
生成される上記絶対温度に比例する電流に応じた上記Ｅ
ＣＬバッファ回路部の出力電位レベルであることにあ
る。
【００１０】また、本発明の他の特徴は、第１のバイポ
ーラトランジスタのベースと第２のバイポーラトランジ
スタのベースが互いに接続され、上記第１のバイポーラ
トランジスタのエミッタと上記第２のバイポーラトラン
ジスタのエミッタとは電気的な抵抗値を有する抵抗部に
よって接続され、上記第２のバイポーラトランジスタの
ベースとコレクタが接続され、上記第１のバイポーラト
ランジスタのベース・エミッタ間電圧と、上記第２のバ
イポーラトランジスタのベース・エミッタ間電圧の差電
圧が上記抵抗部に印加される基準電流・基準電圧発生部
と、上記第１のバイポーラトランジスタに流れるコレク
タ電流と上記第２のバイポーラトランジスタに流れるコ
レクタ電流との電流比を所定の電流比にするために、上
記第１及び第２のバイポーラトランジスタのコレクタに
接続されたＭＯＳトランジスタからなる電源電圧変動吸
収部とを有することにある。
ーラトランジスタのベースと第２のバイポーラトランジ
スタのベースが互いに接続され、上記第１のバイポーラ
トランジスタのエミッタと上記第２のバイポーラトラン
ジスタのエミッタとは電気的な抵抗値を有する抵抗部に
よって接続され、上記第２のバイポーラトランジスタの
ベースとコレクタが接続され、上記第１のバイポーラト
ランジスタのベース・エミッタ間電圧と、上記第２のバ
イポーラトランジスタのベース・エミッタ間電圧の差電
圧が上記抵抗部に印加される基準電流・基準電圧発生部
と、上記第１のバイポーラトランジスタに流れるコレク
タ電流と上記第２のバイポーラトランジスタに流れるコ
レクタ電流との電流比を所定の電流比にするために、上
記第１及び第２のバイポーラトランジスタのコレクタに
接続されたＭＯＳトランジスタからなる電源電圧変動吸
収部とを有することにある。
【００１１】
【作用】上述した特徴によって、以下のような作用が得
られる。
られる。
【００１２】絶対温度に比例する電流の発生部は、一定
の電流比を得るために用いるソース，ゲートがそれぞれ
互いに接続された２つのＭＯＳトランジスタのドレイン
電圧によって、電源電圧や温度に依存せず、互いに相対
的に一定に設定することができる。
の電流比を得るために用いるソース，ゲートがそれぞれ
互いに接続された２つのＭＯＳトランジスタのドレイン
電圧によって、電源電圧や温度に依存せず、互いに相対
的に一定に設定することができる。
【００１３】絶対温度に比例する電流発生回路は、２つ
のバイポーラトランジスタ（１つのバイポーラトランジ
スタは、複数のバイポーラトランジスタをベース，コレ
クタ，エミッタを全て接続した複数のバイポーラトラン
ジスタでも構わない）と、抵抗要素と、これら２つのバ
イポーラトランジスタのコレクタ電流の比を一定に保つ
手段とからなる。コレクタ電流の比を一定に保つ手段は
ソース，ゲートがそれぞれ互いに接続されたＭＯＳトラ
ンジスタにより構成できる。ソース，ゲートがそれぞれ
互いに接続された２つのＭＯＳトランジスタにより、コ
レクタ電流比が一定に保たれた２つのバイポーラトラン
ジスタのベース・エミッタ間電圧の差電圧を抵抗要素に
印加することにより、この抵抗要素に流れる電流の値を
決める。このＭＯＳトランジスタのドレイン電圧は電源
電圧の変動により一般的には変化する。これらＭＯＳト
ランジスタのドレイン電圧がＭＯＳトランジスタの間で
相対的に変化しないように設定する。つまり、ソース，
ゲートがそれぞれ互いに接続されたＭＯＳトランジスタ
のドレイン電圧を電源電圧の変化に合わせて変化させれ
ばよい。
のバイポーラトランジスタ（１つのバイポーラトランジ
スタは、複数のバイポーラトランジスタをベース，コレ
クタ，エミッタを全て接続した複数のバイポーラトラン
ジスタでも構わない）と、抵抗要素と、これら２つのバ
イポーラトランジスタのコレクタ電流の比を一定に保つ
手段とからなる。コレクタ電流の比を一定に保つ手段は
ソース，ゲートがそれぞれ互いに接続されたＭＯＳトラ
ンジスタにより構成できる。ソース，ゲートがそれぞれ
互いに接続された２つのＭＯＳトランジスタにより、コ
レクタ電流比が一定に保たれた２つのバイポーラトラン
ジスタのベース・エミッタ間電圧の差電圧を抵抗要素に
印加することにより、この抵抗要素に流れる電流の値を
決める。このＭＯＳトランジスタのドレイン電圧は電源
電圧の変動により一般的には変化する。これらＭＯＳト
ランジスタのドレイン電圧がＭＯＳトランジスタの間で
相対的に変化しないように設定する。つまり、ソース，
ゲートがそれぞれ互いに接続されたＭＯＳトランジスタ
のドレイン電圧を電源電圧の変化に合わせて変化させれ
ばよい。
【００１４】一般には、ＭＯＳのアーリー効果によりド
レイン電圧が変動すればドレイン電流も変動する。図１
１でＭＯＳのアーリー効果を説明する。ＭＯＳのドレイ
ン電流ＩＤＳは理想的にはゲート電圧が一定であれば、
図１１の上のグラフで示すようにドレイン電圧ＶＤが十
分に高い飽和領域では、ドレイン電圧に依存せず一定に
なる。しかし、実際のＭＯＳトランジスタではドレイン
電流にはドレイン電圧に対する依存性がある。この様子
を下のグラフで示している。
レイン電圧が変動すればドレイン電流も変動する。図１
１でＭＯＳのアーリー効果を説明する。ＭＯＳのドレイ
ン電流ＩＤＳは理想的にはゲート電圧が一定であれば、
図１１の上のグラフで示すようにドレイン電圧ＶＤが十
分に高い飽和領域では、ドレイン電圧に依存せず一定に
なる。しかし、実際のＭＯＳトランジスタではドレイン
電流にはドレイン電圧に対する依存性がある。この様子
を下のグラフで示している。
【００１５】そこで、ソース，ゲートがそれぞれ互いに
接続された複数のＭＯＳトランジスタのドレイン電圧が
相対的に同じ様に変化するように設定すれば、これらＭ
ＯＳトランジスタに流れる電流の比は電源電圧によって
変化することがなくなる。従って、電源電圧が変動して
もバイポーラトランジスタに流れる電流比は変動しなく
なり、これらバイポーラトランジスタに流れる電流は絶
対温度に比例することになる。
接続された複数のＭＯＳトランジスタのドレイン電圧が
相対的に同じ様に変化するように設定すれば、これらＭ
ＯＳトランジスタに流れる電流の比は電源電圧によって
変化することがなくなる。従って、電源電圧が変動して
もバイポーラトランジスタに流れる電流比は変動しなく
なり、これらバイポーラトランジスタに流れる電流は絶
対温度に比例することになる。
【００１６】コレクタ電流の比が一定に保たれた２つの
バイポーラトランジスタのベース・エミッタ間電圧の差
電圧が絶対温度に比例することは、バイポーラトランジ
スタの物理的な特性から導かれる事実である。この電圧
を抵抗要素に印加すれば、この抵抗要素に流れる電流の
電流値も絶対温度に比例する。
バイポーラトランジスタのベース・エミッタ間電圧の差
電圧が絶対温度に比例することは、バイポーラトランジ
スタの物理的な特性から導かれる事実である。この電圧
を抵抗要素に印加すれば、この抵抗要素に流れる電流の
電流値も絶対温度に比例する。
【００１７】従って、電源電圧の変動の影響が極めて小
さく、絶対温度に比例する電流を低い電源電圧によって
生成することができる。
さく、絶対温度に比例する電流を低い電源電圧によって
生成することができる。
【００１８】
【実施例】図３に上記構成の具体例を示す。バイポーラ
トランジスタＱ１，Ｑ２と抵抗性要素Ｒ１及び、ＭＯＳ
トランジスタＭ１２，Ｍ１２とからなる回路は理想的に
は以下のように動作する。すなわち、バイポーラトラン
ジスタＱ１とＭＯＳトランジスタＭ１３は直列に接続さ
れているため、そのコレクタ電流とドレイン電流が同じ
になる。また、バイポーラトランジスタＱ２とＭＯＳ
Ｍ１２とは直列に接続されているため、そのコレクタ電
流とドレイン電流は同じになる。今、ＭＯＳトランジス
タのアーリー効果が無視できると仮定すると、ＭＯＳ
Ｍ１２と、ＭＯＳ Ｍ１３に流れる電流の比が一定にな
るので、バイポーラトランジスタＱ１と、Ｑ２に流れる
電流の比が一定になる。一般に、コレクタ電流の比が一
定に保たれたバイポーラトランジスタのベース・エミッ
タ間電圧の差電圧は絶対温度に比例するから、抵抗要素
Ｒ１に印加される電圧は絶対温度に比例することにな
る。従って、ＭＯＳトランジスタのアーリー効果を無視
すれば、ＭＯＳ Ｍ12，Ｍ１３と、バイポーラトランジ
スタＱ１，Ｑ２及び、抵抗要素Ｒ１によって、絶対温度
に比例する電流がＭＯＳトランジスタＭ１３に流れる。
ＭＯＳトランジスタＭ１１，Ｍ１２，Ｍ１３，Ｍ１４は
カレントミラー回路を構成し、それぞれの素子に直列に
接続された素子に、互いに比例する電流を流し、絶対温
度に比例する比例電流供給回路を構成する。
トランジスタＱ１，Ｑ２と抵抗性要素Ｒ１及び、ＭＯＳ
トランジスタＭ１２，Ｍ１２とからなる回路は理想的に
は以下のように動作する。すなわち、バイポーラトラン
ジスタＱ１とＭＯＳトランジスタＭ１３は直列に接続さ
れているため、そのコレクタ電流とドレイン電流が同じ
になる。また、バイポーラトランジスタＱ２とＭＯＳ
Ｍ１２とは直列に接続されているため、そのコレクタ電
流とドレイン電流は同じになる。今、ＭＯＳトランジス
タのアーリー効果が無視できると仮定すると、ＭＯＳ
Ｍ１２と、ＭＯＳ Ｍ１３に流れる電流の比が一定にな
るので、バイポーラトランジスタＱ１と、Ｑ２に流れる
電流の比が一定になる。一般に、コレクタ電流の比が一
定に保たれたバイポーラトランジスタのベース・エミッ
タ間電圧の差電圧は絶対温度に比例するから、抵抗要素
Ｒ１に印加される電圧は絶対温度に比例することにな
る。従って、ＭＯＳトランジスタのアーリー効果を無視
すれば、ＭＯＳ Ｍ12，Ｍ１３と、バイポーラトランジ
スタＱ１，Ｑ２及び、抵抗要素Ｒ１によって、絶対温度
に比例する電流がＭＯＳトランジスタＭ１３に流れる。
ＭＯＳトランジスタＭ１１，Ｍ１２，Ｍ１３，Ｍ１４は
カレントミラー回路を構成し、それぞれの素子に直列に
接続された素子に、互いに比例する電流を流し、絶対温
度に比例する比例電流供給回路を構成する。
【００１９】ＭＯＳトランジスタＭ１及び、Ｍ１１は以
下の様に動作する。すなわち、バイポーラトランジスタ
Ｑ１のコレクタ電流が電源変動等の何かの要因で増加
し、そのコレクタ電位が上昇するとバイポーラトランジ
スタＱ３のベース電位が上昇し、Ｑ３のコレクタ電位す
なわちＭＯＳトランジスタＭ１のゲート電位が下降す
る。これにより、ＭＯＳトランジスタＭ１、及びＭ１１
に流れる電流が減少し、ＭＯＳトランジスタＭ１１とカ
レントミラーに接続されたＭ１２,Ｍ１３,Ｍ１４のＭＯ
Ｓトランジスタのゲート電圧が減少し、それに流れる電
流を減少させる。これがバイポーラトランジスタＱ１の
コレクタ電位を下げる作用をし、最初に上昇したと仮定
したバイポーラトランジスタＱ１のコレクタ電圧に対し
てネガティブフィードバックがかかるため、回路が安定
に動作する。
下の様に動作する。すなわち、バイポーラトランジスタ
Ｑ１のコレクタ電流が電源変動等の何かの要因で増加
し、そのコレクタ電位が上昇するとバイポーラトランジ
スタＱ３のベース電位が上昇し、Ｑ３のコレクタ電位す
なわちＭＯＳトランジスタＭ１のゲート電位が下降す
る。これにより、ＭＯＳトランジスタＭ１、及びＭ１１
に流れる電流が減少し、ＭＯＳトランジスタＭ１１とカ
レントミラーに接続されたＭ１２,Ｍ１３,Ｍ１４のＭＯ
Ｓトランジスタのゲート電圧が減少し、それに流れる電
流を減少させる。これがバイポーラトランジスタＱ１の
コレクタ電位を下げる作用をし、最初に上昇したと仮定
したバイポーラトランジスタＱ１のコレクタ電圧に対し
てネガティブフィードバックがかかるため、回路が安定
に動作する。
【００２０】また、ＭＯＳトランジスタＭ２，Ｍ３，Ｍ
４は以下のように働きＭＯＳトランジスタＭ１２のドレ
イン電位の変化をそのソース電位の変化に合わせる。電
源電圧が高くなると、Ｑ３のコレクタ電位が下がるのは
上で述べたのと同様である。これによりＭＯＳトランジ
スタＭ３のゲート電位が下がり、ＭＯＳ Ｍ３に流れる
電流が減少する。これに直列に接続されたＭＯＳトラン
ジスタＭ４の電流も小さくなるため、そのゲート電位が
下がる、すなわちこの場合はＶＣＣ側に変動すること
で、ＭＯＳトランジスタＭ１２のドレイン電位の変化を
ＶＣＣの変化に合わせることが可能となる。他の、ＭＯ
ＳトランジスタＭ５からＭ１０も同様な動作によって、
ＭＯＳトランジスタＭ１３，Ｍ１４のドレイン電流値の
電源電圧依存性を無くしている。これにより、バイポー
ラトランジスタＱ１，Ｑ２に流れるコレクタ電流の比が
電源電圧により変化せず、基準電流発生回路の発生する
電流に電源電圧依存性が無い。
４は以下のように働きＭＯＳトランジスタＭ１２のドレ
イン電位の変化をそのソース電位の変化に合わせる。電
源電圧が高くなると、Ｑ３のコレクタ電位が下がるのは
上で述べたのと同様である。これによりＭＯＳトランジ
スタＭ３のゲート電位が下がり、ＭＯＳ Ｍ３に流れる
電流が減少する。これに直列に接続されたＭＯＳトラン
ジスタＭ４の電流も小さくなるため、そのゲート電位が
下がる、すなわちこの場合はＶＣＣ側に変動すること
で、ＭＯＳトランジスタＭ１２のドレイン電位の変化を
ＶＣＣの変化に合わせることが可能となる。他の、ＭＯ
ＳトランジスタＭ５からＭ１０も同様な動作によって、
ＭＯＳトランジスタＭ１３，Ｍ１４のドレイン電流値の
電源電圧依存性を無くしている。これにより、バイポー
ラトランジスタＱ１，Ｑ２に流れるコレクタ電流の比が
電源電圧により変化せず、基準電流発生回路の発生する
電流に電源電圧依存性が無い。
【００２１】先願の発明(特願平4−33119号)による基準
電源回路には、図３の回路におけるＭＯＳトランジスタ
Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６，Ｍ７，Ｍ８，Ｍ９，Ｍ
１０が含まれないため、ＭＯＳトランジスタＭ１２，Ｍ
１３，Ｍ１４のドレイン電位がＶＣＣの変化に合わせて
変化しないため、回路の出力電流に電源電圧に対する依
存性が発生する場合がある。
電源回路には、図３の回路におけるＭＯＳトランジスタ
Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６，Ｍ７，Ｍ８，Ｍ９，Ｍ
１０が含まれないため、ＭＯＳトランジスタＭ１２，Ｍ
１３，Ｍ１４のドレイン電位がＶＣＣの変化に合わせて
変化しないため、回路の出力電流に電源電圧に対する依
存性が発生する場合がある。
【００２２】図１３に特願平4−33119号の回路のポイン
トを示す。すなわち、ＭＯＳ Ｍ41とＭＯＳ Ｍ４０が
ソース，ゲートを共有し、バイポーラトランジスタＱ４
０とＱ４１のコレクタ電圧の比を一定に保つ働きがあ
る。しかし、ＭＯＳ Ｍ４１のドレイン電圧は、バイポ
ーラトランジスタＱ４１によって、ＶＥＥ電位を基準と
して約０.８Ｖ 程度の電位である。他の手段を用いない
限り、バイポーラトランジスタＱ４０のコレクタ電圧は
ＶＥＥ電位を基準として変化するとは限らず、基準電圧
発生回路の精度を悪くする可能性がある。
トを示す。すなわち、ＭＯＳ Ｍ41とＭＯＳ Ｍ４０が
ソース，ゲートを共有し、バイポーラトランジスタＱ４
０とＱ４１のコレクタ電圧の比を一定に保つ働きがあ
る。しかし、ＭＯＳ Ｍ４１のドレイン電圧は、バイポ
ーラトランジスタＱ４１によって、ＶＥＥ電位を基準と
して約０.８Ｖ 程度の電位である。他の手段を用いない
限り、バイポーラトランジスタＱ４０のコレクタ電圧は
ＶＥＥ電位を基準として変化するとは限らず、基準電圧
発生回路の精度を悪くする可能性がある。
【００２３】ＭＯＳトランジスタＭ２〜Ｍ１０は、電源
電圧変動吸収する回路を構成する。電源電圧が変化して
もＭＯＳトランジスタＭ１２，Ｍ１３，Ｍ１４のドレイ
ン電圧がＶＣＣ電位に対して相似した変化をするため、
これらＭＯＳトランジスタの互いのドレイン電流の比の
電源電圧による変化が相殺される。
電圧変動吸収する回路を構成する。電源電圧が変化して
もＭＯＳトランジスタＭ１２，Ｍ１３，Ｍ１４のドレイ
ン電圧がＶＣＣ電位に対して相似した変化をするため、
これらＭＯＳトランジスタの互いのドレイン電流の比の
電源電圧による変化が相殺される。
【００２４】本回路例は低電源電圧でも動作するＬＳＩ
用の基準電流発生回路を提供する。つまり、その出力電
流が絶対温度に比例し電源電圧に依存しない基準電流が
得られる。
用の基準電流発生回路を提供する。つまり、その出力電
流が絶対温度に比例し電源電圧に依存しない基準電流が
得られる。
【００２５】図４は本発明の他の実施例を示す。これ
は、図３において、カレントミラーを構成するＭＯＳ毎
に別に設けていたＭＯＳ Ｍ６，Ｍ７，Ｍ３，Ｍ４，Ｍ
９，Ｍ１０を共通化し素子数を低減した例である。ＭＯ
ＳトランジスタＭ１１，Ｍ12，Ｍ１３，Ｍ１４のドレイ
ン電圧は電源電圧，温度に対して同様な依存性を持つた
め、これらＭＯＳトランジスタのドレイン電位の制御が
共通化できる。図４はＭＯＳトランジスタＭ３，Ｍ４，
Ｍ９，Ｍ１０をまとめて、ＭＯＳトランジスタＭ６，Ｍ
７とした例であるが、例えばＭＯＳ Ｍ３，Ｍ４を残し
て、ＭＯＳＭ５，Ｍ８のゲート電流はＭＯＳ Ｍ６，Ｍ
７のドレインから取ることも可能である。
は、図３において、カレントミラーを構成するＭＯＳ毎
に別に設けていたＭＯＳ Ｍ６，Ｍ７，Ｍ３，Ｍ４，Ｍ
９，Ｍ１０を共通化し素子数を低減した例である。ＭＯ
ＳトランジスタＭ１１，Ｍ12，Ｍ１３，Ｍ１４のドレイ
ン電圧は電源電圧，温度に対して同様な依存性を持つた
め、これらＭＯＳトランジスタのドレイン電位の制御が
共通化できる。図４はＭＯＳトランジスタＭ３，Ｍ４，
Ｍ９，Ｍ１０をまとめて、ＭＯＳトランジスタＭ６，Ｍ
７とした例であるが、例えばＭＯＳ Ｍ３，Ｍ４を残し
て、ＭＯＳＭ５，Ｍ８のゲート電流はＭＯＳ Ｍ６，Ｍ
７のドレインから取ることも可能である。
【００２６】本回路によれば、図３に示す回路より素子
数が低減し、従って回路面積が低減した基準電流発生回
路が得られる。
数が低減し、従って回路面積が低減した基準電流発生回
路が得られる。
【００２７】図５により、図４までに述べた基準電流発
生回路を用いてＥＣＬ １００ｋ規格（図１０に示す）
を満たす出力バッファ回路を構成する例を示す。基準電
流発生回路から出力される基準電流によりＥＣＬ １０
０ｋ出力バッファの電流源を駆動する方式を示す。
生回路を用いてＥＣＬ １００ｋ規格（図１０に示す）
を満たす出力バッファ回路を構成する例を示す。基準電
流発生回路から出力される基準電流によりＥＣＬ １０
０ｋ出力バッファの電流源を駆動する方式を示す。
【００２８】ＭＯＳ Ｍ１５はＭＯＳ Ｍ１３とゲー
ト，ソースが共通で、これらＭＯＳのドレイン電圧はＭ
ＯＳ Ｍ１６とＭ５により、電源電圧の変動に対する変
動が相殺されるため、Ｍ１３に流れる絶対温度に比例す
る電流がＭ１５にも流れ、しかもその大きさに電源電圧
の依存性がない。従って、ＭＯＳ Ｍ１５と直列に接続
されたＭＯＳ Ｍ１７にも電源電圧に依存せず、絶対温
度に比例する電流が流れる。
ト，ソースが共通で、これらＭＯＳのドレイン電圧はＭ
ＯＳ Ｍ１６とＭ５により、電源電圧の変動に対する変
動が相殺されるため、Ｍ１３に流れる絶対温度に比例す
る電流がＭ１５にも流れ、しかもその大きさに電源電圧
の依存性がない。従って、ＭＯＳ Ｍ１５と直列に接続
されたＭＯＳ Ｍ１７にも電源電圧に依存せず、絶対温
度に比例する電流が流れる。
【００２９】ＭＯＳトランジスタＭ１７，Ｍ１８，Ｍ１
９，Ｍ２０，Ｍ２１，Ｍ２２，Ｍ23はいわゆるレギュレ
ーテッド，カスコードカレントミラー回路を構成する。
これにより、ＭＯＳ Ｍ１７に流れる電流に比例する電
流がＭＯＳトランジスタＭ22にも流れる。バイポーラト
ランジスタＱ４，Ｑ５，Ｑ６，Ｑ７，Ｑ８、及び、抵抗
要素Ｒ３，Ｒ４，Ｒ５により構成されるＥＣＬ １００
ｋ電圧出力用のカレントスイッチ回路が１００ｋ ＥＣ
Ｌ規格を満たす出力電圧を発生する。すなわち、抵抗要
素Ｒ４の両端に発生する電圧は絶対温度に対して正の依
存性を持ち、また、バイポーラトランジスタＱ８のベー
ス・エミッタ間電圧は温度に対して負の依存性を持つた
め、これらを加算した電圧（すなわちＥＣＬＯＵＴとＶ
ＣＣの間に発生する電圧）には、温度に対する依存性を
無くすことが可能となる。
９，Ｍ２０，Ｍ２１，Ｍ２２，Ｍ23はいわゆるレギュレ
ーテッド，カスコードカレントミラー回路を構成する。
これにより、ＭＯＳ Ｍ１７に流れる電流に比例する電
流がＭＯＳトランジスタＭ22にも流れる。バイポーラト
ランジスタＱ４，Ｑ５，Ｑ６，Ｑ７，Ｑ８、及び、抵抗
要素Ｒ３，Ｒ４，Ｒ５により構成されるＥＣＬ １００
ｋ電圧出力用のカレントスイッチ回路が１００ｋ ＥＣ
Ｌ規格を満たす出力電圧を発生する。すなわち、抵抗要
素Ｒ４の両端に発生する電圧は絶対温度に対して正の依
存性を持ち、また、バイポーラトランジスタＱ８のベー
ス・エミッタ間電圧は温度に対して負の依存性を持つた
め、これらを加算した電圧（すなわちＥＣＬＯＵＴとＶ
ＣＣの間に発生する電圧）には、温度に対する依存性を
無くすことが可能となる。
【００３０】図１２でレギュレーテッドカスコード・カ
レントミラー回路の動作を説明する。図１２の左側は、
普通のカレントミラー回路を示す。すなわち、ＭＯＳ
Ｍ42に入力された入力電流は、ＭＯＳ Ｍ４２とゲー
ト，ソースを共通に接続されたＭＯＳ Ｍ４７のドレイ
ン電流に出力電流として表れる。しかし、一般にはＭＯ
ＳＭ４２のドレイン電圧と、ＭＯＳ Ｍ４７のドレイン
電圧は電圧，温度の変化に対して異なる変化を受けるた
め、入力電流と出力電流の一致する精度は悪い。図１２
の右側にレギュレーテッドカスコード・カレントミラー
回路を示す。同様に、ＭＯＳ Ｍ４２に入力された電流
をＭＯＳ Ｍ４７のドレイン電流として出力する回路で
ある。ＭＯＳ Ｍ４３，Ｍ４４，Ｍ４６，Ｍ４５はＭＯ
Ｓ Ｍ４２とカレントミラーで結ばれているため、Ｍ４
５にも入力電流に比例する電流が流れる。従って、ＭＯ
Ｓ Ｍ４５のゲート電圧すなわち、ＭＯＳ Ｍ４７のド
レイン電圧はＭＯＳ Ｍ４２のゲート電圧、すなわちＭ
ＯＳ Ｍ４２のドレイン電圧と同じ傾向で変化するた
め、普通のカレントミラーにあった、ＭＯＳ Ｍ４２の
ドレイン電圧とＭＯＳ Ｍ４７のドレイン電圧の不一致
による精度の悪化がない。図５のバイポーラトランジス
タＱ４，Ｑ５のベース端子に出力バッファのデータの入
力信号を入力し、バイポーラトランジスタＱ８のベース
にデータが出力される。バイポーラトランジスタＱ４，
Ｑ５，Ｑ６，Ｑ７，Ｑ８、及び、抵抗要素Ｒ３，Ｒ４，
Ｒ５により構成される１００ｋ ＥＣＬ電圧出力用のカ
レントスイッチ回路はこの分野の専門家にとっては公知
の技術である。なお、図５に示した容量Ｃ１，Ｃ２，Ｃ
３等は、回路の発振を防ぐためのものである。また、抵
抗要素Ｒ５を小さくすることも発振を防ぐことになる。
レントミラー回路の動作を説明する。図１２の左側は、
普通のカレントミラー回路を示す。すなわち、ＭＯＳ
Ｍ42に入力された入力電流は、ＭＯＳ Ｍ４２とゲー
ト，ソースを共通に接続されたＭＯＳ Ｍ４７のドレイ
ン電流に出力電流として表れる。しかし、一般にはＭＯ
ＳＭ４２のドレイン電圧と、ＭＯＳ Ｍ４７のドレイン
電圧は電圧，温度の変化に対して異なる変化を受けるた
め、入力電流と出力電流の一致する精度は悪い。図１２
の右側にレギュレーテッドカスコード・カレントミラー
回路を示す。同様に、ＭＯＳ Ｍ４２に入力された電流
をＭＯＳ Ｍ４７のドレイン電流として出力する回路で
ある。ＭＯＳ Ｍ４３，Ｍ４４，Ｍ４６，Ｍ４５はＭＯ
Ｓ Ｍ４２とカレントミラーで結ばれているため、Ｍ４
５にも入力電流に比例する電流が流れる。従って、ＭＯ
Ｓ Ｍ４５のゲート電圧すなわち、ＭＯＳ Ｍ４７のド
レイン電圧はＭＯＳ Ｍ４２のゲート電圧、すなわちＭ
ＯＳ Ｍ４２のドレイン電圧と同じ傾向で変化するた
め、普通のカレントミラーにあった、ＭＯＳ Ｍ４２の
ドレイン電圧とＭＯＳ Ｍ４７のドレイン電圧の不一致
による精度の悪化がない。図５のバイポーラトランジス
タＱ４，Ｑ５のベース端子に出力バッファのデータの入
力信号を入力し、バイポーラトランジスタＱ８のベース
にデータが出力される。バイポーラトランジスタＱ４，
Ｑ５，Ｑ６，Ｑ７，Ｑ８、及び、抵抗要素Ｒ３，Ｒ４，
Ｒ５により構成される１００ｋ ＥＣＬ電圧出力用のカ
レントスイッチ回路はこの分野の専門家にとっては公知
の技術である。なお、図５に示した容量Ｃ１，Ｃ２，Ｃ
３等は、回路の発振を防ぐためのものである。また、抵
抗要素Ｒ５を小さくすることも発振を防ぐことになる。
【００３１】図５の回路を用いれば、３．０Ｖ 以下の
電圧でも動作するＥＣＬ １００ｋ規格の出力バッファ
回路を構築することが出来る。これは基準電流発生回路
が３Ｖ程度の低電源電圧で動作可能であるため及び、図
９に示す従来の１００ｋ ECL出力バッファの様に電流
源部にバイポーラトランジスタＱ３０を用いないため、
飽和することが無いためである。
電圧でも動作するＥＣＬ １００ｋ規格の出力バッファ
回路を構築することが出来る。これは基準電流発生回路
が３Ｖ程度の低電源電圧で動作可能であるため及び、図
９に示す従来の１００ｋ ECL出力バッファの様に電流
源部にバイポーラトランジスタＱ３０を用いないため、
飽和することが無いためである。
【００３２】図５の回路において、ＶＯＥ１で示される
信号線は電流信号を伝達する。すなわち、ＭＯＳトラン
ジスタＭ１５で発生する電流が、ＭＯＳトランジスタＭ
１７のゲート電圧を発生させ、これがＭＯＳトランジス
タＭ２２に一定の電流を発生させる。このため、基準電
流発生回路部と、ＥＣＬ １００ｋ出力バッファ回路部
の間のＶＯＥ１の信号線につく寄生抵抗が大きい場合で
も、ＥＣＬ出力回路が正確な出力電圧を発生することが
可能である。チップサイズの大きいＬＳＩにおいて、基
準電流発生部とＥＣＬ出力部のチップ内の物理的な距離
が大きく、電圧信号を正確に伝送することが難しい場合
には、電流信号で基準発生用電源回路と出力回路等を結
ぶことが特に有効である。
信号線は電流信号を伝達する。すなわち、ＭＯＳトラン
ジスタＭ１５で発生する電流が、ＭＯＳトランジスタＭ
１７のゲート電圧を発生させ、これがＭＯＳトランジス
タＭ２２に一定の電流を発生させる。このため、基準電
流発生回路部と、ＥＣＬ １００ｋ出力バッファ回路部
の間のＶＯＥ１の信号線につく寄生抵抗が大きい場合で
も、ＥＣＬ出力回路が正確な出力電圧を発生することが
可能である。チップサイズの大きいＬＳＩにおいて、基
準電流発生部とＥＣＬ出力部のチップ内の物理的な距離
が大きく、電圧信号を正確に伝送することが難しい場合
には、電流信号で基準発生用電源回路と出力回路等を結
ぶことが特に有効である。
【００３３】本実施例によれば、信号配線，電源配線に
寄生する寄生抵抗が大きくなる、チップサイズの大きい
ＬＳＩにも対応可能な、基準電流発生回路と定電圧発生
回路を提供できる。特開平3−15916号には、電源回路か
らＥＣＬ論理回路までを電流信号で結ぶ回路構成が開示
されているが、この電源回路は上記の従来の電源回路方
式を用いているため、本発明が意図する様な低電源電圧
では動作しない。
寄生する寄生抵抗が大きくなる、チップサイズの大きい
ＬＳＩにも対応可能な、基準電流発生回路と定電圧発生
回路を提供できる。特開平3−15916号には、電源回路か
らＥＣＬ論理回路までを電流信号で結ぶ回路構成が開示
されているが、この電源回路は上記の従来の電源回路方
式を用いているため、本発明が意図する様な低電源電圧
では動作しない。
【００３４】図６に図４の基準電流発生回路を用いて構
成した、ＥＣＬ １００ｋ規格を満たす入力バッファ回
路用の基準電圧発生回路の構成例を示す。
成した、ＥＣＬ １００ｋ規格を満たす入力バッファ回
路用の基準電圧発生回路の構成例を示す。
【００３５】基準電流発生回路で発生した絶対温度に比
例する電流をＭＯＳトランジスタＭ２４に流すことによ
り、抵抗Ｒ６の両端には絶対温度に比例する電圧が発生
する。この電圧と、温度に対して負の依存性を持つバイ
ポーラトランジスタＱ９のベース・エミッタ間電圧を加
算することにより、出力端子ＶＲＥＦには電源電圧，温
度の両方に対し依存性を持たない、電源端子ＶＣＣ電位
を基準とする電圧ＶＲＥＦが得られる。この電圧は、Ｅ
ＣＬ入力バッファの基準電圧として用いることができ
る。
例する電流をＭＯＳトランジスタＭ２４に流すことによ
り、抵抗Ｒ６の両端には絶対温度に比例する電圧が発生
する。この電圧と、温度に対して負の依存性を持つバイ
ポーラトランジスタＱ９のベース・エミッタ間電圧を加
算することにより、出力端子ＶＲＥＦには電源電圧，温
度の両方に対し依存性を持たない、電源端子ＶＣＣ電位
を基準とする電圧ＶＲＥＦが得られる。この電圧は、Ｅ
ＣＬ入力バッファの基準電圧として用いることができ
る。
【００３６】図７に、すでに述べたＥＣＬ出力バッファ
回路と、ＥＣＬ入力バッファ回路用基準電圧発生回路を
共に備えたＥＣＬ １００ｋ ＬＳＩにおける入出力用
の電源回路の構成例を示す。
回路と、ＥＣＬ入力バッファ回路用基準電圧発生回路を
共に備えたＥＣＬ １００ｋ ＬＳＩにおける入出力用
の電源回路の構成例を示す。
【００３７】本発明によれば、ＥＣＬ １００ｋの規格
を満たすＬＳＩのチップを構成するためには大きく分け
て、基準電流発生回路と、ＥＣＬ入力バッファ用基準電
圧発生回路及びＥＣＬ出力バッファ回路をチップ内に設
ければよい。図で示したように基準電流発生部は入力回
路及び出力回路で共有でき、それぞれ別に設けた場合に
比べてチップ内の回路数の削減が可能である。
を満たすＬＳＩのチップを構成するためには大きく分け
て、基準電流発生回路と、ＥＣＬ入力バッファ用基準電
圧発生回路及びＥＣＬ出力バッファ回路をチップ内に設
ければよい。図で示したように基準電流発生部は入力回
路及び出力回路で共有でき、それぞれ別に設けた場合に
比べてチップ内の回路数の削減が可能である。
【００３８】図８に基準電流発生回路を用いてＥＣＬ
１００ｋ入力バッファ回路用基準電圧発生回路を構成す
る他の例を示す。図６ではＭＯＳトランジスタＭ２４、
及びＭ２５で構成した電流源をＭＯＳトランジスタＭ２
６，Ｍ２７，Ｍ２８，Ｍ２９，Ｍ３０，Ｍ３１，Ｍ３
２，Ｍ３３，Ｍ３４，Ｍ３５により構成する。これら
は、図５で示したレギュレーテッド・カスコード・カレ
ントミラー回路を構成し、電源電圧変動に対して一定で
しかも絶対温度に比例する電流を抵抗要素Ｒ６に供給す
る。
１００ｋ入力バッファ回路用基準電圧発生回路を構成す
る他の例を示す。図６ではＭＯＳトランジスタＭ２４、
及びＭ２５で構成した電流源をＭＯＳトランジスタＭ２
６，Ｍ２７，Ｍ２８，Ｍ２９，Ｍ３０，Ｍ３１，Ｍ３
２，Ｍ３３，Ｍ３４，Ｍ３５により構成する。これら
は、図５で示したレギュレーテッド・カスコード・カレ
ントミラー回路を構成し、電源電圧変動に対して一定で
しかも絶対温度に比例する電流を抵抗要素Ｒ６に供給す
る。
【００３９】図８の回路によれば、低電源電圧で動作す
るＥＣＬ ＬＳＩの入力回路用の基準電圧発生回路が得
られる。これは、基準電流発生回路が低電源電圧で動作
可能であるためである。
るＥＣＬ ＬＳＩの入力回路用の基準電圧発生回路が得
られる。これは、基準電流発生回路が低電源電圧で動作
可能であるためである。
【００４０】
【発明の効果】本発明によれば、電源電圧に対する依存
性がなく、絶対温度に比例する基準電流を発生する基準
電流発生回路を構成できる。
性がなく、絶対温度に比例する基準電流を発生する基準
電流発生回路を構成できる。
【００４１】本発明によれば、３Ｖ以下の低電源電圧に
おいても、上記の基準電流発生回路を構成できる。
おいても、上記の基準電流発生回路を構成できる。
【００４２】本発明によれば、チップサイズが大きくチ
ップ中に大きな電源電位分布があるＬＳＩチップにおい
ても、上記の基準電流発生回路を構成することが出来
る。
ップ中に大きな電源電位分布があるＬＳＩチップにおい
ても、上記の基準電流発生回路を構成することが出来
る。
【００４３】本発明によれば、低電源電圧においても動
作する、絶対温度に比例し、電源電圧には依存しない基
準電流発生回路が得られる。
作する、絶対温度に比例し、電源電圧には依存しない基
準電流発生回路が得られる。
【００４４】本発明によれば、上記の基準電流発生回路
を用いて、ＥＣＬ １００ｋ規格を満足するＬＳＩを構
成することが可能になる。
を用いて、ＥＣＬ １００ｋ規格を満足するＬＳＩを構
成することが可能になる。
【００４５】また、本発明によれば、チップサイズの大
きいＬＳＩにおいて、電源配線に大きな寄生抵抗がつ
き、電源電位分布が大きい場合でも、ＥＣＬ １００ｋ
規格を満たすＬＳＩを実現することができる。
きいＬＳＩにおいて、電源配線に大きな寄生抵抗がつ
き、電源電位分布が大きい場合でも、ＥＣＬ １００ｋ
規格を満たすＬＳＩを実現することができる。
【図１】本発明による、基準電流及び基準電圧発生回路
の一例を示す。ただし電源電圧変動吸収手段無しの回路
である。
の一例を示す。ただし電源電圧変動吸収手段無しの回路
である。
【図２】本発明による、基準電流及び基準電圧発生回路
の一例で、電源電圧変動吸収手段を持つ回路の例を示
す。
の一例で、電源電圧変動吸収手段を持つ回路の例を示
す。
【図３】本発明による、基準電流及び基準電圧発生回路
の一例を示す。
の一例を示す。
【図４】本発明による、基準電流及び基準電圧発生回路
の一例を示す。
の一例を示す。
【図５】本発明による、基準電流及び基準電圧発生回路
を用いたＥＣＬ １００Ｋ出力バッファ回路の構成例を
示す。
を用いたＥＣＬ １００Ｋ出力バッファ回路の構成例を
示す。
【図６】本発明による、基準電流，基準電圧発生回路を
用いたＥＣＬ入力バッファ用基準電圧発生回路の構成例
を示す。
用いたＥＣＬ入力バッファ用基準電圧発生回路の構成例
を示す。
【図７】本発明による、基準電流，基準電圧発生回路を
用いたＥＣＬ ＬＳＩ用電源回路の構成例を示す。
用いたＥＣＬ ＬＳＩ用電源回路の構成例を示す。
【図８】本発明による、基準電流，基準電圧発生回路を
用いたＥＣＬ入力バッファ用基準電圧発生回路の他の構
成例を示す。
用いたＥＣＬ入力バッファ用基準電圧発生回路の他の構
成例を示す。
【図９】従来の１００ｋ電源を用いた１００ｋ ＥＣＬ
出力バッファの構成を示す。
出力バッファの構成を示す。
【図１０】ＥＣＬ １００ｋ規格を示す。
【図１１】ＭＯＳトランジスタのアーリー効果を説明す
るための、ＭＯＳの静特性を示す図である。
るための、ＭＯＳの静特性を示す図である。
【図１２】ＭＯＳトランジスタのアーリー効果の影響を
低減したカレントミラー回路の説明図である。
低減したカレントミラー回路の説明図である。
【図１３】特願平4−33119号に示した回路がＭＯＳのア
ーリー効果により影響を受けることの説明図。
ーリー効果により影響を受けることの説明図。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−118821（ＪＰ，Ａ) 特開 昭63−307514（ＪＰ，Ａ) 特開 平４−90014（ＪＰ，Ａ) 特開 平５−233084（ＪＰ，Ａ) 特開 平７−141046（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 3/30 H02J 1/00 306
Claims (2)
- 【請求項１】第１のバイポーラトランジスタのベースと
第２のバイポーラトランジスタのベースが互いに接続さ
れ、上記第１のバイポーラトランジスタのエミッタと上
記第２のバイポーラトランジスタのエミッタとは電気的
な抵抗値を有する抵抗部によって接続され、上記第２の
バイポーラトランジスタのベースとコレクタが接続さ
れ、上記第１のバイポーラトランジスタのベース・エミ
ッタ間電圧と、上記第２のバイポーラトランジスタのベ
ース・エミッタ間電圧の差電圧が上記抵抗部に印加され
る基準電流・基準電圧発生部と、 上記第１のバイポーラトランジスタに流れるコレクタ電
流と上記第２のバイポーラトランジスタに流れるコレク
タ電流との電流比を所定の電流比にするために、上記第
１及び第２のバイポーラトランジスタのコレクタにそれ
ぞれ接続された第１及び第２のＭＯＳトランジスタから
なる電源電圧変動吸収部と、 上記第１及び第２のＭＯＳトランジスタにそれぞれ直列
に接続される第３及び第４のＭＯＳトランジスタと、上
記第３及び第４のＭＯＳトランジスタとカレントミラー
回路を構成するＭＯＳトランジスタと、を有することを
特徴とする基準電流発生回路。 - 【請求項２】請求項１において、 上記電源電圧変動吸収部は、上記バイポーラトランジス
タのコレクタと接続された第５のＭＯＳトランジスタの
ゲートが第６のＭＯＳトランジスタのソースに接続さ
れ、上記第６のＭＯＳトランジスタのゲートは上記第５
のＭＯＳトランジスタのソースに接続され、上記第１及
び第２のバイポーラトランジスタのコレクタ電流の比を
制御することを特徴とする基準電流発生回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05331002A JP3094764B2 (ja) | 1993-12-27 | 1993-12-27 | 基準電流発生回路 |
| KR1019940035842A KR100316834B1 (ko) | 1993-12-27 | 1994-12-22 | 기준전류발생회로,정전류발생회로및그것을사용한장치 |
| US08/361,722 US5631600A (en) | 1993-12-27 | 1994-12-23 | Reference current generating circuit for generating a constant current |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05331002A JP3094764B2 (ja) | 1993-12-27 | 1993-12-27 | 基準電流発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07191772A JPH07191772A (ja) | 1995-07-28 |
| JP3094764B2 true JP3094764B2 (ja) | 2000-10-03 |
Family
ID=18238736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05331002A Expired - Fee Related JP3094764B2 (ja) | 1993-12-27 | 1993-12-27 | 基準電流発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3094764B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6453553B2 (ja) * | 2014-03-26 | 2019-01-16 | 株式会社メガチップス | カレントミラー回路及びこれを用いた受信装置 |
-
1993
- 1993-12-27 JP JP05331002A patent/JP3094764B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07191772A (ja) | 1995-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1769301B1 (en) | A proportional to absolute temperature voltage circuit | |
| JP4817825B2 (ja) | 基準電圧発生回路 | |
| US5245273A (en) | Bandgap voltage reference circuit | |
| JPH0727424B2 (ja) | 定電流源回路 | |
| US4264873A (en) | Differential amplification circuit | |
| JPH04266110A (ja) | バンドギャップ基準回路 | |
| JPH11288321A (ja) | Ｎｐｎデバイスを用いないｃｍｏｓ処理工程に対する正確なバンドギャップ回路 | |
| EP0910164B1 (en) | Improved differential amplifier constituted of bipolar transistors | |
| US6940338B2 (en) | Semiconductor integrated circuit | |
| US5739682A (en) | Circuit and method for providing a reference circuit that is substantially independent of the threshold voltage of the transistor that provides the reference circuit | |
| JP3157746B2 (ja) | 定電流回路 | |
| JP3094764B2 (ja) | 基準電流発生回路 | |
| JP3461276B2 (ja) | 電流供給回路およびバイアス電圧回路 | |
| CN112260655A (zh) | 非对称三极管输入的折叠式运算放大器、带隙基准电路 | |
| CN111984052A (zh) | 电压源 | |
| JP3104509B2 (ja) | 定電流発生回路及びそれを用いた装置 | |
| TWI832306B (zh) | 溫度補償電路及使用其的半導體積體電路 | |
| JP3282907B2 (ja) | 基準電圧発生回路 | |
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| JPS61147610A (ja) | 増幅度安定化回路 | |
| CN116954299A (zh) | 一种带控制端的低温漂电压基准电路 | |
| KR100575869B1 (ko) | 내부 기준 전압 발생기 | |
| JPS6093533A (ja) | 基準電圧回路 | |
| JP3074888B2 (ja) | 半導体集積回路 | |
| JP3671519B2 (ja) | 電流供給回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070804 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |