JP6453553B2 - カレントミラー回路及びこれを用いた受信装置 - Google Patents

Description

本発明は、カレントミラー回路及びこれを用いた受信装置に関する。

情報化社会において、より大量の情報を高速に送受信するために、光信号を用いる通信技術の重要性は増大している。このような、光信号を用いる通信システムは、送信装置と、受信装置と、送信装置及び受信装置を接続する光ファイバーとによって構成される。光信号を用いる通信システムは、送信装置によって電気信号を光の強度に対応する“１”及び“０”の２つの状態をとる光信号に変換し、受信装置によって該光信号を電気信号に再変換することで情報の伝送を行う。該受信装置にとって、光信号の強度を測定することは、光信号が示す情報を正確に読み取るために重要である。

光信号を用いる通信システムにおける受信装置は、典型的には、光信号を電流信号に変換するフォトダイオードと、光信号の強度を測定する機能と、該電流信号及び該光信号の強度に基づいて光信号に従う処理を行うロジック部とを備える。フォトダイオードは、光信号を電流信号に変換するにあたって、その両端に安定した大きさの電位差を必要とする。このような受信装置にとって、フォトダイオードの後段に接続される回路が、フォトダイオードの両端の電位に影響を及ぼさないようにすることは重要である。また、フォトダイオードは、典型的には、数ｕＡから数ｍＡまでの非常に広い範囲の電流信号を生成するため、上述したフォトダイオードの後段に接続される回路がフォトダイオードの両端の電位に影響を及ぼさないようにする手段は、フォトダイオードが生成する広い範囲の電流信号に対応する必要がある。

電流モードで動く２つ以上の回路が互いに接続される構成において、前段の回路及び後段の回路の間にカレントミラー回路を設けることによって、後段の回路が前段の回路に影響を及ぼさないようにする技術が存在する。さらに、このような技術で使用されるＣＭＯＳ（Complementary Metal Oxide Semiconductor）トランジスタを用いたカレントミラー回路に関して、トランジスタのゲート及びソースの電位差だけでなく、ドレイン及びソースの電位差を複製することによって、高精度で参照電流を増幅するカレントミラー回路が存在する。

例えば、下記特許文献１は、入力差動対と、前記入力差動対に負荷として接続される少なくとも２段のカスコードカレントミラー回路と、前記入力差動対にテール電流を供給するテール電流源と、前記入力差動対と並列に接続され前記テール電流源に定電流を供給する定電流源と、を備えることを特徴とする差動増幅器を開示する。

また、例えば、下記特許文献２は、それぞれが接地されて電流比が一定の２つの定電流で駆動される第１及び第２のダイオード接続されたトランジスタと、前記第１又は第２のダイオード接続されたトランジスタからの出力電圧に、前記第１及び第２のダイオード接続されたトランジスタの出力電圧の差電圧を一定倍に増幅し加算する手段とを有するＣＭＯＳ基準電圧回路を開示する。下記特許文献２に開示されるＣＭＯＳ基準電圧回路は、前記増幅し加算する手段が第１及び第２のオペレーショナル・トランスコンダクタンス・アンプ（以下、「ＯＴＡ」という。）と、カレントミラー回路とを備え、前記第２のＯＴＡの出力端子電圧を出力電圧として、前記第１のＯＴＡは前記差電圧を入力し、前記第２のＯＴＡは、正相入力端子で前記第１又は第２のダイオード接続されたトランジスタの出力電圧を受け、逆相入力端子で前記第２のＯＴＡの出力電圧を受け、前記第１のＯＴＡの出力電流に比例する電流で駆動されることを特徴とする。

特開２００８−２８８９００号公報 特開２００２−２７０７６８号公報

上述した特許文献１に開示される差動増幅器は、カスコードカレントミラー回路を使用することによって、チップ面積の増大を抑制しつつ、差動増幅器の入力電流を高精度で増幅していた。しかしながら、特許文献１に開示される差動増幅器は、入力電流が大きい場合、カスコード接続されたトランジスタのソース及びゲート間の電位差によって、入力差動対に加わる電圧が低下するため、入力電流の範囲が制限されてしまうという課題を有していた。

また、上述した特許文献２に開示されるＣＭＯＳ基準電圧回路は、ＯＴＡを用いたカレントミラー回路を使用することによって、カスコード接続が入力側の素子に及ぼす影響を排除しつつ、高精度で入力電流を増幅していた。しかしながら、特許文献２に開示されるＣＭＯＳ基準電圧回路は、広い入力電流の範囲に対応するためにＯＴＡが多くのチップ面積を必要とすることにより、チップ面積の増大を招いてしまうという課題を有していた。

そこで、本発明は、チップ面積の増大を抑制しつつ、広い入力電流の範囲に対応しつつ、高精度で電流を増幅することができるカレントミラー回路を提供することを目的とする。

また、本発明は、チップ面積の増大を抑制しつつ、広い入力電流の範囲に対応しつつ、高精度で光信号の強度を測定することができる受信装置を提供することを目的とする。

また、本発明は、入力電流の大きさに応じて光信号の強度の測定の解像度を変更することができる受信装置を提供することを目的とする。

また、本発明は、入力電流が光信号の強度の測定の解像度が変更される電流値付近で変動することによって発生する光信号の強度の測定の解像度の頻繁な変更を抑制することができる受信装置を提供することを目的とする。

上記課題を解決するための本発明は、以下の技術的特徴乃至は発明特定事項を含んで構成される。

即ち、ある観点に従う本発明は、電流源によって生成される参照電流を第１の倍率で増幅し、ミラー電流として負荷回路に供給するカレントミラー回路であって、電源を共通にする第１のトランジスタ及び第２のトランジスタと、前記参照電流を第２の倍率で増幅することにより第１の電流を生成し、該生成した第１の電流を第３の倍率で増幅することにより第２の電流を生成し、前記第２の電流に基づいて決定される所定の電位を前記第２のトランジスタのドレインに供給するドレイン電位ミラー部と、を備え、前記参照電流に基づいて決定される前記第１のトランジスタのゲートの電位に基づいて、前記第２のトランジスタから前記ミラー電流を前記負荷回路に供給するように構成された、カレントミラー回路である。

ここで、前記カレントミラー回路は、前記所定の電位が前記第１のトランジスタのドレインの電位と略等しい電位となるように、前記第２の倍率及び前記第３の倍率が決定されても良い。

また、前記ドレイン電位ミラー部は、前記第１のトランジスタと前記電源を共通にする第３のトランジスタ及び第６のトランジスタと、ソースの電位を共通にする第４のトランジスタ及び第５のトランジスタと、を含み、前記ドレイン電位ミラー部は、前記参照電流に基づいて決定される前記第１のトランジスタのゲートの電位に基づいて、前記第３のトランジスタから前記第１の電流を前記第４のトランジスタに供給し、前記第１の電流に基づいて決定される前記第４のトランジスタのゲートの電位に基づいて、前記第５のトランジスタから前記第２の電流を前記第６のトランジスタに供給し、前記第２の電流に基づいて決定される前記第６のトランジスタのゲートの電位を前記所定の電位として前記第２のトランジスタのドレインに供給しても良い。

また、前記ドレイン電位ミラー部は、前記第２のトランジスタと前記負荷回路との間に設けられた第７のトランジスタをさらに含んでも良い。

ここで、前記カレントミラー回路は、前記第７のトランジスタのゲートに、前記第６のトランジスタのドレインの電位と略等しい電位が与えられても良い。

また、前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ及び前記第６のトランジスタは、ＰＭＯＳトランジスタであり、前記第４のトランジスタ及び前記第５のトランジスタは、ＮＭＯＳトランジスタであっても良い。

また、前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ及び前記第６のトランジスタは、ＮＭＯＳトランジスタであり、前記第４のトランジスタ及び前記第５のトランジスタは、ＰＭＯＳトランジスタであっても良い。

さらに、別の観点に従う本発明は、送信装置から出力される光信号の強度を測定する受信装置であって、前記光信号に基づいて参照電流を生成する光検出器と、前記参照電流を所定の倍率で増幅することによってミラー電流を生成するカレントミラー回路と、前記ミラー電流を所定の変換率でデジタル電圧信号に変換する電流モードＡＤ変換器と、前記デジタル電圧信号が示す前記光信号の強度を測定するロジック部と、を備える、受信装置である。

ここで、前記カレントミラー回路は、電源を共通にする第１のトランジスタ及び第２のトランジスタと、前記参照電流を第２の倍率で増幅することにより第１の電流を生成し、該生成した第１の電流を第３の倍率で増幅することにより第２の電流を生成し、前記第２の電流に基づいて決定される所定の電位を前記第２のトランジスタのドレインに供給するドレイン電位ミラー部と、を含み、前記参照電流に基づいて決定される前記第１のトランジスタのゲートの電位に基づいて、前記第２のトランジスタから前記ミラー電流を前記電流モードＡＤ変換器に供給するように構成されても良い。

さらに、前記カレントミラー回路は、前記所定の電位が前記第１のトランジスタのドレインの電位と略等しい電位となるように、前記第２の倍率及び前記第３の倍率が決定されても良い。

また、前記ドレイン電位ミラー部は、前記第１のトランジスタと前記電源を共通にする第３のトランジスタ及び第６のトランジスタと、ソースの電位を共通にする第４のトランジスタ及び第５のトランジスタと、を含み、前記ドレイン電位ミラー部は、前記参照電流に基づいて決定される前記第１のトランジスタのゲートの電位に基づいて、前記第３のトランジスタから前記第１の電流を前記第４のトランジスタに供給し、前記第１の電流に基づいて決定される前記第４のトランジスタのゲートの電位に基づいて、前記第５のトランジスタから前記第２の電流を前記第６のトランジスタに供給し、前記第２の電流に基づいて決定される前記第６のトランジスタのゲートの電位を前記所定の電位として前記第２のトランジスタのドレインに供給しても良い。

また、前記ドレイン電位ミラー部は、前記第２のトランジスタと前記負荷回路との間に設けられた第７のトランジスタをさらに含み、前記ドレイン電位ミラー部は、前記第７のトランジスタのゲートに前記第６のトランジスタのドレインの電位と略等しい電位を供給しても良い。

また、前記受信装置は、前記参照電流に基づいて決定される第１の電位とバイアス回路に基づく第２の電位とを比較して、前記第１の電位が前記第２の電位よりも高いか否かを判断する電圧比較器をさらに備え、前記電流モードＡＤ変換器は、前記電圧比較器の前記判断に基づいて、前記所定の変換率を決定し、前記ロジック部は、前記電圧比較器の前記判断に従って、前記デジタル電圧信号が示す前記光信号の強度を測定しても良い。

ここで、前記電流モードＡＤ変換器は、前記電圧比較器による前記判断に基づいて抵抗値が決定され、前記ミラー電流に従う電圧降下によって、前記ミラー電流をアナログ電圧信号に変換する可変抵抗と、前記アナログ電圧信号を前記デジタル電圧信号に変換するＡＤ変換器と、を含んでも良い。

さらに、前記電流モードＡＤ変換器は、前記電圧比較器により前記第１の電位が前記第２の電位よりも高いと判断される場合に、前記所定の変換率を第１の値に設定し、前記電圧比較器により前記第１の電位が前記第２の電位よりも高くないと判断される場合、前記所定の変換率を前記第１の値よりも低い第２の値に設定しても良い。

また、前記電圧比較器は、前記判断に基づいて電位が決定される比較信号を生成し、前記比較信号の電位に基づいて前記第２の電位を決定しても良い。

ここで、前記電圧比較器は、前記第１の電位が前記第２の電位よりも高いと判断する場合、前記比較信号の状態を第１の状態に決定し、前記第１の電位が前記第２の電位よりも高くないと判断する場合、前記比較信号の状態を第２の状態に決定し、前記比較信号の状態が前記第１の状態である場合、前記第２の電位を第３の電位に決定し、前記比較信号の状態が第２の状態である場合、前記第２の電位を前記第３の電位より高い第４の電位に決定しても良い。

また、前記受信装置は、複数の前記電圧比較器をさらに備え、前記複数の電圧比較器は、前記第２の電位がそれぞれ異なるように、前記第２の電位を決定し、前記電流モードＡＤ変換器は、前記複数の電圧比較器のそれぞれによる前記判断に基づいて前記所定の変換率を決定しても良い。

ここで、前記電流モードＡＤ変換器は、対応する前記複数の電圧比較器のそれぞれの前記判断に基づいて抵抗値が決定され、前記ミラー電流に従う電圧降下によって、前記ミラー電流をアナログ電圧信号に変換する複数の可変抵抗と、前記アナログ電圧信号を前記デジタル電圧信号に変換するＡＤ変換器と、を含んでも良い。

本発明によれば、カレントミラー回路は、チップ面積の増大を抑制しつつ、広い入力電流の範囲に対応しつつ、高精度で電流を増幅することができるようになる。

また、本発明によれば、受信装置は、チップ面積の増大を抑制しつつ、広い入力電流の範囲に対応しつつ、高精度で光信号の強度を測定することができるようになる。

また、本発明によれば、受信装置は、入力電流の大きさに応じて光信号の強度の測定の解像度を変更することができるようになる。

また、本発明によれば、受信装置は、入力電流が光信号の強度の測定の解像度が変更される電流値付近で変動することによって発生する光信号の強度の測定の解像度の頻繁な変更を抑制することができるようになる。

本発明の他の技術的特徴、目的、及び作用効果乃至は利点は、添付した図面を参照して説明される以下の実施形態により明らかにされる。

本発明の一実施形態に係る半導体集積回路の構成の一例を示す図である。 本発明の一実施形態に係る半導体集積回路の構成の一例を示す図である。 本発明の一実施形態に係る光信号の受信装置を含む装置構成の一例を示す図である。 本発明の一実施形態に係る受信装置における電圧比較器の構成の一例を示す図である。 本発明の一実施形態に係る受信装置における電圧比較器の入力端子及び出力端子の電位の関係を示す図である。 本発明の一実施形態に係る電流モードＡＤ変換器の構成の一例を示す図である。 本発明の一実施形態に係る受信装置における参照電流と、モニタ信号の電位との関係を示す図である。 本発明の一実施形態に係る受信装置におけるカレントミラー回路の参照電流とミラー電流との関係を示す図である。 本発明の一実施形態に係る受信装置における参照電流と参照電流に対してミラ ー電流がもつ誤差であるエラー率との関係を示す図である。

次に、本発明の実施の形態について、図面を参照しつつ説明する。

図１は、本発明の一実施形態に係る半導体集積回路の一例を示す図である。同図に示すように、本実施形態に係る半導体集積回路１は、例えば、電流源１０と、カレントミラー回路２０と、負荷回路５０とを含む構成により実現される。

電流源１０は、例えばＭＯＳトランジスタであり、カレントミラー回路２０における参照電流ＩＲＥＦを生成する。また、電流源１０は、カレントミラー回路２０の電流入力端子ＩＩＮ及びノードａを介して、トランジスタＴＲ１のドレインと、トランジスタＴＲ１乃至ＴＲ３のゲートとに接続される。これにより、カレントミラー回路２０におけるトランジスタＴＲ１乃至ＴＲ３を流れる電流が参照電流ＩＲＥＦとして引き抜かれる。

カレントミラー回路２０は、電流入力端子ＩＩＮを介して電流源１０によって引き抜かれる参照電流ＩＲＥＦを所定の倍率で増幅し、ミラー電流ＩＭＩＲとして電流出力端子ＩＯＵＴから負荷回路５０に供給する。カレントミラー回路２０は、例えば、トランジスタＴＲ１乃至ＴＲ７を含んで構成される。なお、所定の倍率は、トランジスタＴＲ１及びＴＲ２のゲートサイズ（ゲート幅／ゲート長）の比率によって決定される。例えば、トランジスタＴＲ１及びＴＲ２のゲートサイズが同じである場合、所定の倍率は１となり、カレントミラー回路２０は、参照電流ＩＲＥＦの電流値をミラー電流ＩＭＩＲの電流値として、該ミラー電流ＩＭＩＲを生成することとなる。

また、カレントミラー回路２０において、トランジスタＴＲ１乃至ＴＲ３を接続する配線上にノードａが設けられる。また、トランジスタＴＲ３乃至ＴＲ５を接続する配線上にノードｂが設けられる。また、トランジスタＴＲ５乃至ＴＲ７を接続する配線上にノードｃが設けられる。また、トランジスタＴＲ２、ＴＲ６及びＴＲ７を接続する配線上にノードｄが設けられる。

トランジスタＴＲ１は、電流電圧変換素子として機能し、電流源１０によって引き抜かれる参照電流ＩＲＥＦに基づいてノードａの電位を決定する。トランジスタＴＲ１は、例えば、Ｐ型ＭＯＳトランジスタを含んで構成される。この場合、トランジスタＴＲ１のソースは、電源線ＶＤＤに接続され、ドレインはノードａを介して、電流源１０と、トランジスタＴＲ１乃至ＴＲ３のゲートとに接続される。

トランジスタＴＲ２は、電圧電流変換素子として機能し、トランジスタＴＲ１によって決定されるノードａの電位と、後述するドレイン電位ミラー部２１によって決定されるノードｄの電位とに基づいて、ミラー電流ＩＭＩＲを生成し、該電流をトランジスタＴＲ７及び電流出力端子ＩＯＵＴを介して負荷回路５０に供給する。トランジスタＴＲ２は、例えば、Ｐ型ＭＯＳトランジスタを含んで構成される。この場合、トランジスタＴＲ２のソースは、電源線ＶＤＤに接続される一方、ドレインはノードｄを介してトランジスタＴＲ６のゲート及びトランジスタＴＲ７のソースに接続され、また、ゲートは、上述したように、ノードａを介して、電流源１０と、トランジスタＴＲ１のドレインと、トランジスタＴＲ１及びＴＲ３のゲートとに接続される。

トランジスタＴＲ３は、電圧電流変換素子として機能し、ノードａの電位に基づいて、電流Ｉ１を生成し、該電流をトランジスタＴＲ４及びＴＲ５に供給する。トランジスタＴＲ３は、例えば、Ｐ型ＭＯＳトランジスタを含んで構成される。この場合、トランジスタＴＲ３のソースは、電源線ＶＤＤに接続される一方、ドレインはノードｂを介してトランジスタＴＲ４のドレインと、トランジスタＴＲ４及びＴＲ５のゲートとに接続され、また、ゲートは、上述したように、ノードａを介して、電流源１０と、トランジスタＴＲ１のドレインと、トランジスタＴＲ１及びＴＲ２のゲートとに接続される。なお、トランジスタＴＲ３は、トランジスタＴＲ４乃至ＴＲ７とでドレイン電位ミラー部２１を構成するが、その動作の詳細については後述する。

トランジスタＴＲ４は、電流電圧変換素子として機能し、トランジスタＴＲ３によって供給される電流Ｉ１に基づいてノードｂの電位を決定する。トランジスタＴＲ４は、例えば、Ｎ型ＭＯＳトランジスタを含んで構成される。この場合、トランジスタＴＲ４のソースは、接地線ＧＮＤに接続され、ドレインはノードｂを介して、トランジスタＴＲ３のドレインと、トランジスタＴＲ４及びＴＲ５のゲートとに接続される。なお、トランジスタＴＲ４は、トランジスタＴＲ３、ＴＲ５、ＴＲ６及びＴＲ７とでドレイン電位ミラー部２１を構成するが、その動作の詳細については後述する。

トランジスタＴＲ５は、電圧電流変換素子として機能し、ノードｂの電位に基づいて電流Ｉ２を生成する。トランジスタＴＲ５は、例えば、Ｎ型ＭＯＳトランジスタを含んで構成される。この場合、トランジスタＴＲ５のソースは、接地線ＧＮＤに接続される一方、ドレインはノードｃを介してトランジスタＴＲ６のドレイン及びトランジスタＴＲ７のゲートに接続され、また、ゲートは、上述したように、ノードｂを介して、トランジスタＴＲ３及びＴＲ４のドレインと、トランジスタＴＲ４のゲートとに接続される。これにより、トランジスタＴＲ６を流れる電流が電流Ｉ２として引き抜かれる。なお、トランジスタＴＲ５は、トランジスタＴＲ３、ＴＲ４、ＴＲ６及びＴＲ７とでドレイン電位ミラー部２１を構成するが、その動作の詳細については後述する。

トランジスタＴＲ６は、電流電圧変換素子として機能し、トランジスタＴＲ５によって引き抜かれる電流Ｉ２に基づいてノードｄの電位を決定する。トランジスタＴＲ６は、例えば、Ｐ型ＭＯＳトランジスタを含んで構成される。この場合、トランジスタＴＲ６のソースは、電源線ＶＤＤに接続される一方、ドレインはノードｃを介してトランジスタＴＲ５のドレイン及びトランジスタＴＲ７のゲートに接続され、また、ゲートは、ノードｄを介してトランジスタＴＲ２のドレイン及びトランジスタＴＲ７のソースに接続される。なお、トランジスタＴＲ６は、トランジスタＴＲ３、ＴＲ４、ＴＲ５及びＴＲ７とでドレイン電位ミラー部２１を構成するが、その動作の詳細については後述する。

トランジスタＴＲ７は、バッファとして機能し、負荷回路５０によるノードｄの電位への影響を抑制する。トランジスタＴＲ７は、例えば、Ｐ型ＭＯＳトランジスタを含んで構成される。この場合、トランジスタＴＲ７のソースは、ノードｄを介してトランジスタＴＲ６のゲート及びトランジスタＴＲ２のドレインに接続される一方、ドレインは電流出力端子ＩＯＵＴを介して負荷回路５０に接続され、また、ゲートは、上述したように、ノードｃを介してトランジスタＴＲ５及びＴＲ６のドレインに接続される。なお、トランジスタＴＲ７は、トランジスタＴＲ３乃至ＴＲ６とでドレイン電位ミラー部２１を構成するが、その動作の詳細については後述する。

上述したように、トランジスタＴＲ３乃至ＴＲ７は、ドレイン電位ミラー部２１を構成する。ドレイン電位ミラー部２１は、トランジスタＴＲ２のドレインの電位をトランジスタＴＲ１のドレインの電位と略等しい電位に調整する。具体的には、ドレイン電位ミラー部２１は、トランジスタＴＲ３によって参照電流ＩＲＥＦを所定の倍率で増幅し、電流Ｉ１としてトランジスタＴＲ４に供給する。次に、ドレイン電位ミラー部２１は、トランジスタＴＲ４及びＴＲ５によって電流Ｉ１を複製し、電流Ｉ２としてトランジスタＴＲ６から該電流を引き抜く。そして、ドレイン電位ミラー部２１は、トランジスタＴＲ６及び電流Ｉ２に基づいてノードｄの電位（即ち、トランジスタＴＲ２のドレインの電位）を決定するとともに、トランジスタＴＲ７によって負荷回路５０がノードｄの電位に及ぼす影響を抑制する。また、トランジスタＴＲ６のソース及びドレインの間に流れる電流Ｉ２と、トランジスタＴＲ１のソース及びドレインの間に流れる参照電流ＩＲＥＦとが略等しくなること、及びトランジスタＴＲ１及びＴＲ６のソースがいずれも電源線ＶＤＤに接続されることによって、トランジスタＴＲ６のゲートの電位は、トランジスタＴＲ１のゲートの電位と略等しくなる。従って、ドレイン電位ミラー部２１は、トランジスタＴＲ２のドレインの電位であるノードｄの電位をトランジスタＴＲ１のドレインの電位であるノードａの電位に略等しく調整することとなる。

なお、本例においては、ドレイン電位ミラー部２１は、参照電流ＩＲＥＦを所定の倍率で増幅することによって電流Ｉ１を生成し、電流Ｉ１を複製（即ち、１倍で増幅）することで電流Ｉ２を生成し、さらに、電流Ｉ２及びトランジスタＴＲ６に基づいてノードｄの電位を決定するが、これに限られるものではない。ドレイン電位ミラー部２１において、電流Ｉ１及び電流Ｉ２の電流値は、ノードｄの電位がノードａの電位と略等しい電位になる条件を満たす範囲で、それぞれ任意の電流値であって良い。即ち、ドレイン電位ミラー部２１において、トランジスタＴＲ３乃至ＴＲ７のゲートサイズは、ノードｄの電位がノードａの電位と略等しい電位になる条件を満たす範囲で、それぞれ任意の値であって良い。

以上のように構成されるカレントミラー回路２０は、ドレイン電位ミラー部２１によってトランジスタＴＲ２のドレイン電位であるノードｄの電位をトランジスタＴＲ１のドレイン電位であるノードａの電位と略等しい電位に決定する。従って、カレントミラー回路２０は、電流源１０によって引き抜かれる参照電流ＩＲＥＦを高い精度で増幅し、ミラー電流ＩＭＩＲとして負荷回路５０に供給することができる。また、ドレインミラー部２１の構成が単純であることにより、カレントミラー回路２０は、チップ面積の増大を抑制することができる。また、カレントミラー回路２０は、トランジスタＴＲ１のゲート及びソースの間の電位差に、電源線ＶＤＤから電流入力端子ＩＩＮ（即ちノードａ）までの電位の低下を抑制する。トランジスタＴＲ１のゲート及びソースの間の電位差は、参照電流ＩＲＥＦに基づいて決定されるため、カレントミラー回路２０は、広い参照電流ＩＲＥＦの範囲で駆動することができる。

負荷回路５０は、例えば、可変抵抗や、容量性素子、種々のデジタル回路のインターフェースであり、カレントミラー回路２０から供給されるミラー電流ＩＭＩＲによって駆動する。負荷回路５０は、カレントミラー回路２０の電流出力端子ＩＯＵＴを介して、トランジスタＴＲ７のドレインに接続される。

上述したように半導体集積回路１は、カレントミラー回路２０によって、電流源１０の電流を高精度で増幅し、該電流を負荷回路５０に供給することができる。また、半導体集積回路１は、カレントミラー回路２０によって、チップ面積の増大を抑制しつつ、広い入力電流の範囲に対応しつつ、高精度で電流を増幅して、該電流を負荷回路５０に供給することができる。

図２は、本発明の一実施形態に係る半導体集積回路の構成の一例を示す図である。同図に示すように、本実施形態に係る半導体集積回路１Ａは、例えば、電流源１０と、カレントミラー回路２０Ａと、負荷回路５０とを含む構成により実現される。

電流源１０は、カレントミラー回路２０Ａにおける参照電流ＩＲＥＦを生成し、カレントミラー回路２０Ａの電流入力端子ＩＩＮ及びノードｅを介して、該電流をトランジスタＴＲ１１乃至ＴＲ１３に供給する。また、電流源１０は、電流入力端子ＩＩＮ及びノードｅを介して、トランジスタＴＲ１１のドレインと、トランジスタＴＲ１１乃至ＴＲ１３のゲートとに接続される。

カレントミラー回路２０Ａは、電流入力端子ＩＩＮを介して電流源１０から供給される参照電流ＩＲＥＦを所定の倍率で増幅することによって、ミラー電流ＩＭＩＲを生成する。また、カレントミラー回路２０Ａは、電流出力端子ＩＯＵＴを介して負荷回路５０に接続される。これにより、該増幅したミラー電流ＩＭＩＲは、負荷回路５０から引き抜かれる。カレントミラー回路２０Ａは、例えば、トランジスタＴＲ１１乃至ＴＲ１７を含んで構成される。なお、所定の倍率は、トランジスタＴＲ１１及びＴＲ１２のゲートサイズの比率によって決定する。例えば、トランジスタＴＲ１１及びＴＲ１２のゲートサイズが同じである場合、所定の倍率は１となり、カレントミラー回路２０Ａは、参照電流ＩＲＥＦの電流値をミラー電流ＩＭＩＲの電流値として、該ミラー電流ＩＭＩＲを生成することとなる。

また、カレントミラー回路２０Ａにおいて、トランジスタＴＲ１１乃至ＴＲ１３を接続する配線上にノードｅが設けられる。また、トランジスタＴＲ１３乃至ＴＲ１５を接続する配線上にノードｆが設けられる。また、トランジスタＴＲ１５乃至ＴＲ１７を接続する配線上にノードｇが設けられるまた、トランジスタＴＲ１２、ＴＲ１６及びＴＲ１７を接続する配線上にノードｈが設けられる。

トランジスタＴＲ１１は、電流電圧変換素子として機能し、電流源１０に供給される参照電流ＩＲＥＦに基づいてノードｅの電位を決定する。トランジスタＴＲ１１は、例えば、Ｎ型ＭＯＳトランジスタを含んで構成される。この場合、トランジスタＴＲ１１のソースは、接地線ＧＮＤに接続され、ドレインはノードｅを介して、電流源１０と、トランジスタＴＲ１１乃至ＴＲ１３のゲートとに接続される。

トランジスタＴＲ１２は、電圧電流変換素子として機能し、トランジスタＴＲ１１によって決定されるノードｅの電位と、後述するドレイン電位ミラー部２１Ａによって決定されるノードｈの電位とに基づいてミラー電流ＩＭＩＲを生成する。トランジスタＴＲ１２は、例えば、Ｎ型ＭＯＳトランジスタを含んで構成される。この場合、トランジスタＴＲ１２のソースは、接地線ＧＮＤに接続される一方、ドレインはノードｈを介してトランジスタＴＲ１６のゲート及びトランジスタＴＲ１７のドレインに接続され、また、ゲートは、上述したように、ノードｅを介して、電流源１０と、トランジスタＴＲ１１のドレインと、トランジスタＴＲ１１及びＴＲ１３のゲートとに接続される。これにより、負荷回路５０から電流出力端子ＩＯＵＴ及びトランジスタＴＲ１７を介して流れる電流が、ミラー電流ＩＭＩＲとして負荷回路５０から引き抜かれる。

トランジスタＴＲ１３は、電圧電流変換素子として機能し、ノードｅの電位に基づいて電流Ｉ１を生成する。トランジスタＴＲ１３は、例えば、Ｎ型ＭＯＳトランジスタを含んで構成される。この場合、トランジスタＴＲ１３のソースは、接地線ＧＮＤに接続される一方、ドレインは、ノードｆを介してトランジスタＴＲ１４のドレインと、トランジスタＴＲ１４及びＴＲ１５のゲートとに接続され、また、ゲートは、上述したように、ノードｅを介して、電流源１０と、トランジスタＴＲ１１のドレインと、トランジスタＴＲ１１及びＴＲ１２のゲートとに接続される。これにより、トランジスタＴＲ１４を流れる電流が電流Ｉ１として引き抜かれる。なお、トランジスタＴＲ１３は、トランジスタＴＲ１４乃至ＴＲ１７とでドレイン電位ミラー部２１Ａを構成するが、その動作の詳細については後述する。

トランジスタＴＲ１４は、電流電圧変換素子として機能し、トランジスタＴＲ１３によって引き抜かれる電流Ｉ１に基づいてノードｆの電位を決定する。トランジスタＴＲ１４は、例えば、Ｐ型ＭＯＳトランジスタを含んで構成される。この場合、トランジスタＴＲ１４のソースは、電源線ＶＤＤに接続され、ドレインはノードｆを介して、トランジスタＴＲ１３のドレインと、トランジスタＴＲ１４及びＴＲ１５のゲートとに接続される。なお、トランジスタＴＲ１４は、トランジスタＴＲ１３、ＴＲ１５、ＴＲ１６及びＴＲ１７とでドレイン電位ミラー部２１Ａを構成するが、その動作の詳細については後述する。

トランジスタＴＲ１５は、電圧電流変換素子として機能し、ノードｆの電位に基づいて電流Ｉ２を生成し、該電流をトランジスタＴＲ１６に供給する。トランジスタＴＲ１５は、例えば、Ｐ型ＭＯＳトランジスタを含んで構成される。この場合、トランジスタＴＲ１５のソースは、電源線ＶＤＤに接続される一方、ドレインは、ノードｇを介してトランジスタＴＲ１６のドレイン及びトランジスタＴＲ１７のゲートに接続され、また、ゲートは、上述したように、ノードｆを介して、トランジスタＴＲ１３及びＴＲ１４のドレインと、トランジスタＴＲ１４のゲートとに接続される。なお、トランジスタＴＲ１５は、トランジスタＴＲ１３、ＴＲ１４、ＴＲ１６及びＴＲ１７とでドレイン電位ミラー部２１Ａを構成するが、その動作の詳細については後述する。

トランジスタＴＲ１６は、電流電圧変換素子として機能し、トランジスタＴＲ１５によって供給される電流Ｉ２に基づいてノードｈの電位を決定する。トランジスタＴＲ１６は、例えば、Ｎ型ＭＯＳトランジスタを含んで構成される。この場合、トランジスタＴＲ１６のソースは、接地線ＧＮＤに接続される一方、ドレインは、ノードｇを介してトランジスタＴＲ１５のドレイン及びトランジスタＴＲ１７のゲートに接続され、また、ゲートは、ノードｈを介してトランジスタＴＲ１２のドレイン及びトランジスタＴＲ１７のソースに接続される。なお、トランジスタＴＲ１６は、トランジスタＴＲ１３、ＴＲ１４、ＴＲ１５及びＴＲ１７とでドレイン電位ミラー部２１Ａを構成するが、その動作の詳細については後述する。

トランジスタＴＲ１７は、バッファとして機能し、負荷回路５０によるノードｈの電位への影響を抑制する。トランジスタＴＲ１７は、例えば、Ｎ型ＭＯＳトランジスタを含んで構成される。この場合、トランジスタＴＲ１７のソースは、トランジスタＴＲ１６のゲート及びトランジスタＴＲ１２のドレインに接続される一方、ドレインは、電流出力端子ＩＯＵＴを介して負荷回路５０に接続され、また、ゲートは、上述したように、ノードｇを介してトランジスタＴＲ１５及びＴＲ１６のドレインに接続される。なお、トランジスタＴＲ１７は、トランジスタＴＲ１３乃至ＴＲ１６とでドレイン電位ミラー部２１Ａを構成するが、その動作の詳細については後述する。

上述したように、トランジスタＴＲ１３乃至ＴＲ１７は、ドレイン電位ミラー部２１Ａを構成する。ドレイン電位ミラー部２１Ａは、トランジスタＴＲ１２のドレインの電位をトランジスタＴＲ１１のドレインの電位と略等しい電位に調整する。具体的には、ドレイン電位ミラー部２１Ａは、トランジスタＴＲ１３によって参照電流ＩＲＥＦを所定の倍率で増幅し、電流Ｉ１としてトランジスタＴＲ１４から該電流を引き抜く。次に、ドレイン電位ミラー部２１Ａは、トランジスタＴＲ１４及びＴＲ１５によって電流Ｉ１を複製し、電流Ｉ２としてトランジスタＴＲ１６に供給する。そして、ドレイン電位ミラー部２１Ａは、トランジスタＴＲ１６及び電流Ｉ２に基づいてノードｈの電位（即ち、トランジスタＴＲ１２のドレインの電位）を決定するとともに、トランジスタＴＲ１７によって負荷回路５０がノードｈの電位に及ぼす影響を抑制する。トランジスタＴＲ１１のソース及びドレインの間に流れる参照電流ＩＲＥＦと、トランジスタＴＲ１６のソース及びドレインの間に流れる電流Ｉ２とが略等しくなること、及びトランジスタＴＲ１１及びＴＲ１６のソースはいずれも接地線ＧＮＤに接続されることによって、トランジスタＴＲ１６のゲートの電位は、トランジスタＴＲ１１のゲートの電位と略等しくなる。従って、ドレイン電位ミラー部２１Ａは、トランジスタＴＲ１１のドレインの電位であるノードｅの電位に、トランジスタＴＲ１２のドレインの電位であるノードｈの電位を略等しく調整することとなる。

なお、本例においては、ドレイン電位ミラー部２１Ａは、参照電流ＩＲＥＦを所定の倍率で増幅することによって電流Ｉ１を生成し、電流Ｉ１を複製（即ち、１倍で増幅）することで電流Ｉ２を生成し、さらに、電流Ｉ２及びトランジスタＴＲ１６に基づいてノードｈの電位を決定するが、これに限られるものではない。ドレイン電位ミラー部２１Ａにおいて、電流Ｉ１及び電流Ｉ２の電流値は、ノードｈの電位がノードｅの電位と略等しい電位になる条件を満たす範囲で、それぞれ任意の電流値であって良い。即ち、ドレイン電位ミラー部２１Ａにおいて、トランジスタＴＲ１３乃至ＴＲ１７のゲートサイズは、ノードｈの電位がノードｅの電位と略等しい電位になる条件を満たす範囲で、それぞれ任意の値であって良い。

以上のように構成されるカレントミラー回路２０Ａは、ドレイン電位ミラー部２１ＡによってトランジスタＴＲ１２のドレイン電位であるノードｈの電位をトランジスタＴＲ１１のドレイン電位であるノードｅの電位と略等しい電位に決定する。従って、カレントミラー回路２０Ａは、電流源１０から供給される参照電流ＩＲＥＦを略等しい精度で増幅し、ミラー電流ＩＭＩＲとして負荷回路５０に供給することができる。また、ドレイン電位ミラー部２１Ａの構成が単純であることにより、カレントミラー回路２０Ａは、チップ面積の増大を抑制することができる。また、カレントミラー回路２０Ａは、接地線ＧＮＤから電流入力端子ＩＩＮの電位（即ちノードａの電位）までの電位の上昇をトランジスタＴＲ１１のソース及びゲートの間の電位差に抑制する。トランジスタＴＲ１１のゲート及びソースの間の電位差は、参照電流ＩＲＥＦに基づいて決定されるため、カレントミラー回路２０Ａは、広い参照電流ＩＲＥＦの範囲で駆動することができる。

負荷回路５０は、カレントミラー回路２０Ａから引き抜かれるミラー電流ＩＭＩＲによって駆動する。負荷回路５０は、カレントミラー回路２０Ａの電流出力端子ＩＯＵＴを介して、トランジスタＴＲ１７のドレインに接続される。

上述したように半導体集積回路１Ａは、カレントミラー回路２０Ａによって、電流源１０の電流を高精度で増幅し、該電流を負荷回路５０に供給することができる。また、半導体集積回路１Ａは、カレントミラー回路２０Ａによって、チップ面積の増大を抑制しつつ、広い入力電流の範囲に対応しつつ、高精度で電流を増幅して、該電流を負荷回路５０に供給することができる。

図３は、本発明の一実施形態に係る光信号の受信装置を含む装置構成の一例を示す図である。同図に示すように、本実施形態に係る装置構成は、送信装置２と、受信装置３とを含んで構成される。

送信装置２は、例えばＰＯＮ（Passive Optical Network）の送信部である。ＰＯＮとは、光信号を用いた通信システムであって、送信装置及び受信装置の間に分岐装置を挿入することによって、一本の光ファイバーを複数の光ファイバーに分岐し、該分岐した光ファイバーを介して複数の受信装置に光信号を送信するように構成される通信システムである。送信装置２は、外部の別の装置（図示せず）又は自身が有する制御装置（図示せず）の制御に基づいて、光信号ＯＰＴ＿ＳＩＧを生成し、該光信号を受信装置３の光検出器１１に出力する。

受信装置３は、例えば、ＰＯＮの受信部である。受信装置３は、送信装置２から出力される光信号ＯＰＴ＿ＳＩＧを電流信号に変換し、変換した電流信号をさらに電圧信号に変換して、該電圧信号に従う種々の処理を実行する。また、受信装置３は、送信装置２から出力される光信号ＯＰＴ＿ＳＩＧの信号強度を電流信号に変換し、変換した電流信号をさらにデジタル信号に変換した後に、該デジタル信号に基づいて該光信号ＯＰＴ＿ＳＩＧの信号強度を測定する。受信装置３は、例えば、光検出器１１と、カレントミラー回路２０と、電流電圧変換器３０と、電圧比較器４０と、電流モードＡＤ（Analog-Digital）変換器６０と、ロジック部７０とを含んで構成される。なお、受信装置３において、カレントミラー回路２０の電流入力端子ＩＩＮと、光検出器１１と、電圧比較器４０の入力端子ＩＮとを接続する配線上にノードｘが設けられる。また、受信装置３において、光検出器１１及び電流電圧変換器３０を接続する配線上にノードｙが設けられる。

受信装置３において、光検出器１１、カレントミラー回路２０及び電流電圧変換器３０は、参照電流ＩＲＥＦが流れる電流経路を構成する。斯かる電流経路において、カレントミラー回路２０の電源線ＶＤＤから光検出器１１を介して電流電圧変換器３０の接地線ＧＮＤに、参照電流ＩＲＥＦが流れることとなる。

光検出器１１は、例えば、フォトダイオードである。光検出器１１は、送信装置２から出力される光信号ＯＰＴ＿ＳＩＧを電流信号に変換し、参照電流ＩＲＥＦとして各コンポーネントに供給する。具体的には、光検出器１１は、送信装置２から出力される光信号ＯＰＴ＿ＳＩＧに基づいて、所定の効率で参照電流ＩＲＥＦを生成し、該参照電流ＩＲＥＦを電流信号として電流電圧変換器３０に出力するとともに、カレントミラー回路２０から該参照電流ＩＲＥＦを引き抜く。光検出器１１は、そのアノード端子はノードｙを介して電流電圧変換器３０に接続される一方で、そのカソード端子はノードｘを介してカレントミラー回路２０の電流入力端子ＩＩＮ及び電圧比較器４０の入力端子ＩＮに接続される。参照電流ＩＲＥＦは、光信号ＯＰＴ＿ＳＩＧのノードｘの電位強度の情報と、光信号ＯＰＴ＿ＳＩＧが示す受信すべきデータの情報とを示す。

なお、上述した電流経路によって、ノードｘの電位がノードｙの電位よりも高くなるため、光検出器１１は、その大きさをノードｘ及びノードｙの間の電位差とする逆バイアスで駆動されることとなる。斯かる逆バイアスの大きさは、光検出器１１が生成する参照電流ＩＲＥＦに基づいて、カレントミラー回路２０及び電流電圧変換器３０によって所定の大きさ以上となるように決定される。

カレントミラー回路２０は、光検出器１１によって電流入力端子ＩＩＮから引き抜かれる参照電流ＩＲＥＦを所定の倍率で増幅し、ミラー電流ＩＭＩＲとして電流出力端子ＩＯＵＴから電流モードＡＤ変換器６０の電流入力端子ＩＩＮに出力する。また、カレントミラー回路２０は、該参照電流ＩＲＥＦに基づいて、ノードａ（図１参照）と同電位となるノードｘの電位を決定する。

電流電圧変換器３０は、例えば、ＴＩＡ（Trans Impedance Amplifier）であり、光検出器１１によって変換された電流信号を電圧信号に変換し、該電圧信号をロジック部７０に出力するとともに、該電流信号に基づいてノードｙの電位を決定する。具体的には、電流電圧変換器３０は、光検出器１１から出力される参照電流ＩＲＥＦを電流信号から電圧信号ＶＤＡＴＡへと変換し、該電圧信号ＶＤＡＴＡをロジック部７０に出力する。また、電流電圧変換器３０は、参照電流ＩＲＥＦに基づいて発生する電圧降下によってノードｙの電位を決定する。

電圧比較器４０は、カレントミラー回路２０によって決定されるノードｘの電位である入力電位ＶＩＮに基づいて、電流モードＡＤ変換器６０の所定の変換率を制御するとともに、該所定の変換率の情報をロジック部７０に出力する。具体的には、電圧比較器４０は、入力端子ＩＮに供給される入力電位ＶＩＮと、バイアス回路（図示せず）から参照端子ＲＥＦに供給される参照電位ＶＲＥＦとを比較して、入力電位ＶＩＮが参照電位ＶＲＥＦよりも高いか否かを判断する。電圧比較器４０は、入力電位ＶＩＮが参照電位ＶＲＥＦよりも高いと判断する場合、例えばその電位を接地線ＧＮＤの電位（即ち“Ｌ”）とする比較信号ＣＯＭＰを生成し、該信号を出力端子ＯＵＴから電流モードＡＤ変換器６０の制御端子ＣＴと、ロジック部７０とに出力する。一方、電圧比較器４０は、入力電位ＶＩＮが参照電位ＶＲＥＦよりも高くないと判断する場合、例えばその電位を電源線ＶＤＤの電位（即ち“Ｈ”）とする比較信号ＣＯＭＰを生成し、該信号を出力端子ＯＵＴから電流モードＡＤ変換器６０の制御端子ＣＴと、ロジック部７０とに出力する。なお、電圧比較器４０は、入力電位ＶＩＮ及び比較信号ＣＯＭＰの電位の間の関係においてヒステリシスを有していても良いが、その詳細については後述する。

電流モードＡＤ変換器６０は、電圧比較器４０によって制御される所定の変換率で、カレントミラー回路２０から出力されるミラー電流ＩＭＩＲが示す光信号ＯＰＴ＿ＳＩＧの強度の情報をデジタル信号に変換し、該デジタル信号をロジック部７０に出力する。具体的には、電流モードＡＤ変換器６０は、ロジック部７０からクロック端子ＣＫに出力される所定のクロックＣＬＫに基づいて、電圧比較器４０から制御端子ＣＴに出力される比較信号ＣＯＭＰに従う所定の変換率で、カレントミラー回路２０から電流入力端子ＩＩＮに供給されるミラー電流ＩＭＩＲをモニタ信号ＭＯＮに変換し、該信号を出力端子ＯＵＴからロジック部７０に出力する。所定の変換率は、電圧比較器４０から出力される比較信号ＣＯＭＰの電位が例えば“Ｈ”である場合低い値となり、該信号の電位が例えば“Ｌ”である場合高い値となる。

ロジック部７０は、電流電圧変換器３０によって電圧信号に変換された光信号ＯＰＴ＿ＳＩＧの内容に従って、種々の処理を実行する。また、ロジック部７０は、電圧比較器４０から出力される電流モードＡＤ変換器６０の所定の変換率の情報と、電流モードＡＤ変換器６０によってデジタル電圧信号に変換された光信号ＯＰＴ＿ＳＩＧの強度の情報とに基づいて、光信号ＯＰＴ＿ＳＩＧの強度を測定する。具体的には、ロジック部７０は、電流電圧変換器３０から出力される電圧信号ＶＤＡＴＡの内容に従って、種々の処理を実行する。また、ロジック部７０は、所定のクロックＣＬＫを生成し、該クロックを電流モードＡＤ変換器６０のクロック端子ＣＫに出力するとともに、電圧比較器４０から出力される比較信号ＣＯＭＰの状態を判断する。ロジック部７０は、比較信号ＣＯＭＰの電位が例えば“Ｈ”である場合、電流モードＡＤ変換器６０の所定の変換率は低い値であると判断する。一方、ロジック部７０は、比較信号ＣＯＭＰの電位が例えば“Ｌ”である場合、電流モードＡＤ変換器６０の所定の変換率は高い値であると判断する。そして、ロジック部７０は、該判断した所定の変換率と、電流モードＡＤ変換器６０から出力されるモニタ信号ＭＯＮの内容とに基づいて、光信号ＯＰＴ＿ＳＩＧの強度を測定する。

以上のように構成される受信装置３は、送信装置２から出力される光信号ＯＰＴ＿ＳＩＧに基づいて、光検出器１１によって所定の効率で参照電流ＩＲＥＦを生成し、さらに、カレントミラー回路２０によって、該生成した参照電流ＩＲＥＦを所定の倍率で増幅することでミラー電流ＩＭＩＲを生成する。受信装置３は、該生成したミラー電流ＩＭＩＲを参照電流ＩＲＥＦに基づく所定の変換率でデジタル電圧信号であるモニタ信号ＭＯＮに変換し、該信号と所定の変換率に基づいて光信号ＯＰＴ＿ＳＩＧの強度を測定する。また、受信装置３は、参照電流ＩＲＥＦを電流電圧変換器３０で電圧信号ＶＤＡＴＡに変換し、該信号に従う処理を実行する。

図４は、本発明の一実施形態に係る受信装置における電圧比較器の構成の一例を示す図である。具体的には、図４は、本発明の一実施形態に係る受信装置３における電圧比較器４０が入出力特性に関してヒステリシスを有する場合の電圧比較器４０の構成の一例を示す図である。同図に示すように、本実施形態に係る電圧比較器４０は、例えば、増幅器４１と、可変抵抗Ｒ１及びＲ２とを含んで構成される。また、電圧比較器４０において、増幅器４１の非反転端子“＋”と、可変抵抗Ｒ１及びＲ２とを接続する配線上にノードｓが設けられる。

増幅器４１は、例えばオペアンプである。増幅器４１は、反転端子“−”に入力される入力電位ＶＩＮの電位と、非反転端子“＋”に入力されるノードｓの電位Ｖｓの電位とを比較し、入力電位ＶＩＮがノードｓの電位Ｖｓよりも小さいか否かを判断する。増幅器４１は、入力電位ＶＩＮがノードｓの電位Ｖｓよりも小さいと判断する場合、その電位を“Ｈ”とする比較信号ＣＯＭＰを生成し、該信号を可変抵抗Ｒ２と、電流モードＡＤ変換器６０と、ロジック部７０とに出力する。一方、増幅器４１は、入力電位ＶＩＮがノードｓの電位Ｖｓよりも小さくないと判断する場合、その電位を“Ｌ”とする比較信号ＣＯＭＰを生成し、該信号を可変抵抗Ｒ２と、電流モードＡＤ変換器６０と、ロジック部７０とに出力する。

可変抵抗Ｒ１及びＲ２は、例えば、ポリシリコン抵抗や拡散抵抗であり、分圧回路を構成することによってノードｓの電位Ｖｓを生成する。可変抵抗Ｒ１及びＲ２で構成される分圧回路は、出力端子ＯＵＴの電位と、参照端子ＲＥＦの電位とを分圧することによってノードｓの電位Ｖｓを生成し、該電位を増幅器４１の非反転端子“＋”に供給する。なお、ノードｓの電位Ｖｓは、出力端子ＯＵＴの電位に依存する。出力端子ＯＵＴの電位は、典型的には“Ｈ”及び“Ｌ”のいずれかであるため、ノードｓの電位Ｖｓは、出力端子ＯＵＴの電位“Ｈ”及び“Ｌ”に基づく２通りの電位に決定されることとなる。

次に、電圧比較器４０の動作について、図４及び図５を参照しながら説明する。図５は、本発明の一実施形態に係る受信装置における電圧比較器の入力端子及び出力端子の電位の関係を示す図である。同図において、参照電位ＶＲＥＦは、説明の簡単のため、（“Ｈ”＋“Ｌ”）／２に示される関係（即ち、“Ｈ”及び“Ｌ”の平均値）を有すると仮定する。また、同図において、比較信号ＣＯＭＰの電位が“Ｈ”及び“Ｌ”である場合のノードｓの電位をそれぞれ“Ｖｓｈ”及び“Ｖｓｌ”と定義する。また、同図において、“Ｖｓｈ”と“Ｖｓｌ”の電位差及び平均値をそれぞれ“Ｖｓδ”及び“Ｖｓｍ”と定義する。

まず、電圧比較器４０において、入力端子ＩＮにはその電位を“Ｌ”とする入力電位ＶＩＮが供給されており、増幅器４１は、比較信号ＣＯＭＰの電位を“Ｈ”として出力していると仮定する。このとき、ノードｓの電位Ｖｓは“Ｖｓｈ”となる。斯かる状態で、入力電位ＶＩＮが上昇した場合、増幅器４１は、入力電位ＶＩＮが“Ｖｓｈ”を上回るまで比較信号ＣＯＭＰの電位を“Ｈ”として出力し、入力電位ＶＩＮが“Ｖｓｈ”を上回った場合に比較信号ＣＯＭＰの電位を“Ｈ”から“Ｌ”へと遷移させる。なお、“Ｖｓｈ”は、以下に示す式１によって示される。
Ｖｓｈ＝（ＶＲＥＦ×Ｒ２）／(Ｒ１＋Ｒ２)＋（ＶＤＤ×Ｒ１）／（Ｒ１＋Ｒ２） …＜式１＞

次に、電圧比較器４０において、入力端子ＩＮにはその電位を“Ｈ”とする入力電位ＶＩＮが供給されており、増幅器４１は、比較信号ＣＯＭＰの電位を“Ｌ”として出力していると仮定する。このとき、ノードｓの電位Ｖｓは“Ｖｓｌ”となる。斯かる状態で、入力電位ＶＩＮが低下した場合、増幅器４１は、入力電位ＶＩＮが“Ｖｓｌ”を下回るまで比較信号ＣＯＭＰの電位を“Ｌ”として出力し、入力電位ＶＩＮが“Ｖｓｌ”を下回った場合に比較信号ＣＯＭＰの電位を“Ｌ”から“Ｈ”へと遷移させる。なお“Ｖｓｌ”は、以下の式２によって示される。
Ｖｓｌ＝ＶＲＥＦ×Ｒ２／（Ｒ１＋Ｒ２） …＜式２＞

従って、電圧比較器４０は、参照電位ＶＲＥＦを中心とする“Ｖｓδ“の幅をもつ電位の範囲の上限”Ｖｓｈ“及び下限”Ｖｓｌ“に、比較信号ＣＯＭＰの電位を切り替える入力端子ＩＮの電位を設定することとなる。なお、”Ｖｓｍ“及び”Ｖｓδ“は、それぞれ、式１及び式２に基づいて算出される以下の式３及び式４によって示される。
Ｖｓｍ＝（ＶＲＥＦ×Ｒ２）／（Ｒ１＋Ｒ２）＋（１／２）×ＶＤＤ×Ｒ１／（Ｒ１＋Ｒ２） …＜式３＞
Ｖｓδ＝（ＶＤＤ×Ｒ１）／（Ｒ１＋Ｒ２） …＜式４＞
式３及び式４が示すように、電圧比較器４０は、可変抵抗Ｒ１及びＲ２と、参照電位ＶＲＥＦとに基づいて、“Ｖｓδ”及び“Ｖｓｍ”を決定する。従って、本実施形態に係る受信装置３は、参照電位ＶＲＥＦと、可変抵抗Ｒ１及びＲ２の抵抗値とを制御することによって、“Ｖｓδ”及び“Ｖｓｍ”を任意の電位に設定することができる。

上述したように、電圧比較器４０は、比較信号ＣＯＭＰの電位を“Ｈ”として出力する場合、入力電位ＶＩＮが“Ｖｓｈ”を上回った時に比較信号ＣＯＭＰの電位を“Ｈ”から“Ｌ”へと遷移させる。一方、電圧比較器４０は、比較信号ＣＯＭＰの電位を“Ｌ”として出力する場合、入力電位ＶＩＮが“Ｖｓｌ”を下回った時に比較信号ＣＯＭＰの電位を“Ｌ”から“Ｈ”へと遷移させる。従って、電圧比較器４０は、比較信号ＣＯＭＰの電位を遷移させる入力電位ＶＩＮの電位を比較信号ＣＯＭＰの電位に応じて変更するため、電圧比較器４０は、入力電位ＶＩＮが比較信号ＣＯＭＰの電位を遷移させる電位付近で変動することによる比較信号ＣＯＭＰの電位の頻繁な遷移を抑制することができる。

図６は、本発明の一実施形態に係る電流モードＡＤ変換器の構成の一例を示す図である。同図に示すように、本実施形態に係る電流モードＡＤ変換器６０は、可変抵抗Ｒ３と、ＡＤ（Analog Digital）変換器６１とを含んで構成される。なお、電流モードＡＤ変換器６０において、電流入力端子ＩＩＮと、ＡＤ変換器６１と、可変抵抗Ｒ３とを接続する配線上にノードｋが設けられる。

可変抵抗Ｒ３は、カレントミラー回路２０から出力されるミラー電流ＩＭＩＲが示す光信号ＯＰＴ＿ＳＩＧの強度の情報をアナログ電圧信号へと変換する。また、可変抵抗Ｒ３は、電圧比較器４０によってその抵抗値が制御される。具体的には、可変抵抗Ｒ３は、自身の抵抗値と、カレントミラー回路２０から出力されるミラー電流ＩＭＩＲとに基づいてノードｋの電位を決定し、該電位をアナログ電圧信号Ｖｋとする。可変抵抗Ｒ３の抵抗値は、電圧比較器４０から出力される比較信号ＣＯＭＰの電位が例えば“Ｈ”である場合、低い抵抗値となり、該信号の電位が例えば“Ｌ”である場合、高い抵抗値となる。

ＡＤ変換器６１は、可変抵抗Ｒ３によってアナログ電圧信号に変換された光信号ＯＰＴ＿ＳＩＧの強度の情報をデジタル電圧信号に変換し、該信号をロジック部７０に出力する。具体的には、ＡＤ変換器６１は、ロジック部７０から出力される所定のクロックＣＬＫに基づいて、可変抵抗Ｒ３によって変換されたアナログ電圧信号Ｖｋをデジタル電圧信号に変換し、モニタ信号ＭＯＮとしてロジック部７０に出力する。

上述したように、電流モードＡＤ変換器６０において、可変抵抗Ｒ３は、電圧比較器４０によって制御される抵抗値に基づいて、ミラー電流ＩＭＩＲをアナログ電圧信号Ｖｋに変換する。また、ＡＤ変換器６１は、該変換されたアナログ電圧信号Ｖｋに基づいてモニタ信号ＭＯＮを生成する。従って、電流モードＡＤ変換器６０は、電圧比較器４０の制御に基づいて変動する可変抵抗Ｒ３の抵抗値と、ＡＤ変換器６１の変換率とによって決定される所定の変換率に基づいて、ミラー電流ＩＭＩＲをモニタ信号ＭＯＮに変換することとなる。

図７は、本発明の一実施形態に係る受信装置における参照電流と、モニタ信号の電位との関係を示す図である。同図において、電流モードＡＤ変換器６０におけるＡＤ変換器６１は、アナログ電圧信号Ｖｋを８ビット（即ち、２＾８より、２５６段階）のモニタ信号ＭＯＮに変換するものと仮定する。また、同図において、参照電流ＩＲＥＦは、０ｕＡから１ｍＡまでの範囲で変化するものと仮定する。また、同図において、上述した“Ｖｓｈ”及び“Ｖｓｌ”に相当する参照電流ＩＲＥＦの電流値は、それぞれ２５０ｕＡ＋α及び２５０ｕＡ−αであると仮定する。また、同図においてカレントミラー回路２０の所定の倍率は１であると仮定する。

まず、参照電流ＩＲＥＦが０ｕＡから１ｍＡまで上昇したと仮定する。斯かる場合において、受信装置３は、参照電流ＩＲＥＦが２５０ｕＡ＋αを上回るまで、参照電流ＩＲＥＦが０ｕＡ及び３００ｕＡである時に、モニタ信号ＭＯＮの状態がそれぞれ、例えば、“００００００００”（即ちゼロスケール）及び“１１１１１１１１”（即ちフルスケール）に対応するように、アナログ電圧信号Ｖｋをモニタ信号ＭＯＮに変換する。斯かる場合、受信装置３のＬＳＢ（Least Significant Bit）は、３００ｕＡ／２５６により１．２ｕＡに略等しい値となる。

受信装置３は、参照電流ＩＲＥＦが２５０ｕＡ＋αを上回った時、参照電流ＩＲＥＦが０ｕＡ及び１ｍＡである時に、モニタ信号ＭＯＮの状態がそれぞれゼロスケール及びフルスケールに対応するように、アナログ電圧信号Ｖｋからモニタ信号ＭＯＮへの変換率を変更する。斯かる場合、受信装置３のＬＳＢは、１ｍＡ／２５６により４ｕＡに略等しい値となる。

次に、参照電流ＩＲＥＦが１ｍＡから０ｕＡまで下降したと仮定する。斯かる場合において、受信装置３は、参照電流ＩＲＥＦが２５０ｕＡ−αを下回るまで、参照電流ＩＲＥＦが０ｕＡ及び１ｍＡの時に、モニタ信号ＭＯＮの状態がそれぞれゼロスケール及びフルスケールに対応するように、アナログ電圧信号Ｖｋをモニタ信号ＭＯＮに変換する。斯かる場合、受信装置３のＬＳＢは上述したように４ｕＡに略等しい値となる。

受信装置３は、参照電流ＩＲＥＦが２５０ｕＡ−αを下回った時、参照電流ＩＲＥＦが０ｕＡ及び３００ｕＡの時に、モニタ信号ＭＯＮの状態がそれぞれゼロスケール及びフルスケールに対応するように、アナログ電圧信号Ｖｋからモニタ信号ＭＯＮへの変換率を変更する。斯かる場合、受信装置３のＬＳＢは、上述したように１．２ｕＡに略等しい値となる。

上述したように、受信装置３は、電圧比較器４０及び電流モードＡＤ変換器６０によって、参照電流ＩＲＥＦの電流値に応じて、参照電流ＩＲＥＦからモニタ信号ＭＯＮへの変換率を変更する。従って、受信装置３は、参照電流ＩＲＥＦの電流値に応じた解像度で、光信号ＯＰＴ＿ＳＩＧの強度を測定することができる。また、受信装置３は、参照電流ＩＲＥＦの上昇時及び下降時において、電流モードＡＤ変換器６０の所定の変換率を変更する参照電流ＩＲＥＦの電流値が異なるように該所定の変換率を設定する。従って、受信装置３は、光信号ＯＰＴ＿ＳＩＧの強度の測定の解像度を変更する電流値付近で参照電流ＩＲＥＦの電流値が変動することによる解像度の頻繁な変更を抑制することができる。

なお、本例において、受信装置３は、参照電流ＩＲＥＦの電流値に応じて、電流モードＡ変換器６０の所定の変換率を２段階に変更するが、これに限られるものではない。受信装置３は、例えば、電圧比較器４０と、電流モードＡＤ変換器６０における可変抵抗Ｒ３とを複数設けることによって、該所定の変換率を任意の段階で変更しても良い。

図８は、本発明の一実施形態に係る受信装置におけるカレントミラー回路の参照電流とミラー電流との関係を示す図である。図中、比較のため、従来のカレントミラー回路における参照電流ＩＲＥＦとミラー電流ＩＭＩＲとの関係も示している（太い破線）。従来のカレントミラー回路は、カレントミラー回路２０からドレイン電位ミラー部２１を除外することによって構成される。なお、同図において、従来のカレントミラー回路及びカレントミラー回路２０の所定の倍率は、いずれも１であると仮定する。

同図に示すように、本実施形態に係る受信装置３におけるカレントミラー回路２０は、従来のカレントミラー回路と比較して、高精度で参照電流ＩＲＥＦを増幅して、ミラー電流ＩＭＩＲを生成することが分かる。また、従来のカレントミラー回路が参照電流ＩＲＥＦの電流値が低くなるに従って、ミラー電流ＩＭＩＲを生成する精度が低下するのに対して、カレントミラー回路２０は、参照電流ＩＲＥＦの電流値によらずに高精度でミラー電流ＩＭＩＲを生成することが分かる。例えば、参照電流ＩＲＥＦがサブスレッショルド範囲内の１．Ｅ−０６［Ａ］である時、従来のカレントミラー回路は、ミラー電流ＩＭＩＲの電流値を約２．Ｅ−０６［Ａ］をやや下回る電流値として該電流を生成するのに対して、カレントミラー回路２０は、ミラー電流ＩＭＩＲの電流値を略１．Ｅ−０６［Ａ］として該電流を生成する。

図９は、本発明の一実施形態に係る受信装置における参照電流とエラー率との関係を示す図である。図中、比較のため、従来の受信装置における参照電流ＩＲＥＦとエラー率との関係も示している（太い破線）。従来の受信装置は、カレントミラー回路２０の代わりに、例えば、上述した従来のカレントミラー回路を含んで構成される。なお、エラー率は、参照電流ＩＲＥＦに対して、ミラー電流ＩＭＩＲがもつ誤差と定義される。

同図に示すように、本実施形態に係る受信装置３は、従来の受信装置と比較して、参照電流ＩＲＥＦが低下した場合においても、誤差の小さいミラー電流ＩＭＩＲを生成するため、エラー率が低いことが分かる。また、従来のカレントミラー回路においては、参照電流ＩＲＥＦの電流値が低下するに従って該ミラー電流のエラー率が顕著に増大するのに対して、本実施形態に係る受信装置３においては、該ミラー電流のエラー率は、参照電流ＩＲＥＦの電流値にそれほど影響されないことが分かる。例えば、参照電流ＩＲＥＦが１．Ｅ−０３［Ａ］である時、従来の受信装置は、およそ１３％の誤差を含むのに対して、受信装置３は、ほとんど誤差を含まない。また、例えば、参照電流ＩＲＥＦがサブスレッショルド範囲の１．Ｅ−０６［Ａ］である時、従来の受信装置は、およそ５０％の誤差をもつのに対して、受信装置３は、およそ１％程度の誤差にとどまる。

上述したように、本実施形態に係る受信装置３は、単純な回路構成で、広い参照電流ＩＲＥＦの範囲で駆動することができ、さらに、高精度で参照電流ＩＲＥＦを増幅することができるカレントミラー回路２０を備える。従って、受信装置３は、チップ面積の増大を抑制しつつ、広い参照電流ＩＲＥＦの範囲に対応しつつ、高精度で光信号ＯＰＴ＿ＳＩＧの強度を測定することができる。

また、本実施形態に係る受信装置３は、その入出力特性にヒステリシスを有する電圧比較器４０を備え、該電圧比較器４０の制御の下、電流モードＡＤ変換器６０がミラー電流ＩＭＩＲをデジタル電圧信号に変換する所定の変換率を変更する。従って、本実施形態に係る受信装置３は、参照電流ＩＲＥＦの大きさに応じて光信号ＯＰＴ＿ＳＩＧの強度の測定の解像度を変更することができる。また、受信装置３は、光信号ＯＰＴ＿ＳＩＧの強度の測定の解像度を変更する電流値付近で参照電流ＩＲＥＦの電流値が変動することによって発生する該解像度の頻繁な変更を抑制することができる。

上記各実施形態は、本発明を説明するための例示であり、本発明をこれらの実施形態にのみ限定する趣旨ではない。本発明は、その要旨を逸脱しない限り、さまざまな形態で実施することができる。

例えば、本明細書に開示される方法においては、その結果に矛盾が生じない限り、ステップ、動作又は機能を並行して又は異なる順に実施しても良い。説明されたステップ、動作及び機能は、単なる例として提供されており、ステップ、動作及び機能のうちのいくつかは、発明の要旨を逸脱しない範囲で、省略でき、また、互いに結合させることで一つのものとしてもよく、また、他のステップ、動作又は機能を追加してもよい。

また、本明細書では、さまざまな実施形態が開示されているが、一の実施形態における特定のフィーチャ（技術的事項）を適宜改良しながら、他の実施形態に追加し、又は該他の実施形態における特定のフィーチャと置換することができ、そのような形態も本発明の要旨に含まれる。

本発明は、半導体集積回路の分野に広く利用することができる。

１…半導体集積回路
１０…電流源
２０…カレントミラー回路
２１…ドレイン電位ミラー部
５０…負荷回路
２…送信装置
３…受信装置
１１…光検出器
３０…電流電圧変換器
４０…電圧比較器
４１…増幅器
６０…電流モードＡＤ変換器
６１…ＡＤ変換器
７０…ロジック部

Claims (10)

1. 送信装置から出力される光信号の強度を測定する受信装置であって、
   前記光信号に基づいて参照電流を生成する電流源としての光検出器と、
   前記参照電流に基づいてミラー電流を生成するカレントミラー回路と、
   前記ミラー電流を所定の変換率でデジタル電圧信号に変換する電流モードＡＤ変換器と、
   前記デジタル電圧信号が示す前記光信号の強度を測定するロジック部と、
   を備え、
   前記カレントミラー回路は、
   電源を共通にする第１のトランジスタ及び第２のトランジスタと、
   前記参照電流を第１の倍率で増幅することにより第１の電流を生成し、該生成した第１の電流を第２の倍率で増幅することにより第２の電流を生成し、前記第２の電流に基づいて決定される所定の電位を前記第２のトランジスタのドレインに供給するドレイン電位ミラー部と、
   前記参照電流に基づく第１の電位とバイアス回路に基づく第２の電位とを比較して、前記第１の電位が前記第２の電位よりも高いか否かを判断する電圧比較器と、を備え、
   前記参照電流に基づいて決定される前記第１のトランジスタのゲートの電位に基づいて、前記第２のトランジスタから前記ミラー電流を負荷回路としての前記電流モードＡＤ変換器に供給するように構成され、
   前記電流モードＡＤ変換器は、前記電圧比較器の前記判断に基づいて、前記所定の変換率を決定し、
   前記ロジック部は、前記電圧比較器の前記判断に従って、前記デジタル電圧信号が示す前記光信号の強度を測定する、
   受信装置。
2. 前記カレントミラー回路は、
   前記所定の電位が前記第１のトランジスタのドレインの電位と略等しい電位となるように、前記第１の倍率及び前記第２の倍率が決定される、
   請求項１記載の受信装置。
3. 前記ドレイン電位ミラー部は、
   前記第１のトランジスタと前記電源を共通にする第３のトランジスタ及び第６のトランジスタと、
   ソースの電位を共通にする第４のトランジスタ及び第５のトランジスタと、を含み、
   前記ドレイン電位ミラー部は、
   前記参照電流に基づいて決定される前記第１のトランジスタのゲートの電位に基づいて、前記第３のトランジスタから前記第１の電流を前記第４のトランジスタに供給し、前記第１の電流に基づいて決定される前記第４のトランジスタのゲートの電位に基づいて、前記第５のトランジスタから前記第２の電流を前記第６のトランジスタに供給し、前記第２の電流に基づいて決定される前記第６のトランジスタのゲートの電位を前記所定の電位として前記第２のトランジスタのドレインに供給する、
   請求項１記載の受信装置。
4. 前記ドレイン電位ミラー部は、
   前記第２のトランジスタと前記負荷回路との間に設けられた第７のトランジスタをさらに含み、
   前記ドレイン電位ミラー部は、
   前記第７のトランジスタのゲートに前記第６のトランジスタのドレインの電位と略等しい電位を供給する、
   請求項３記載の受信装置。
5. 前記電流モードＡＤ変換器は、
   前記電圧比較器による前記判断に基づいて抵抗値が決定され、前記ミラー電流に従う電圧降下によって、前記ミラー電流をアナログ電圧信号に変換する可変抵抗と、
   前記アナログ電圧信号を前記デジタル電圧信号に変換するＡＤ変換器と、を含む、
   請求項１記載の受信装置。
6. 前記電流モードＡＤ変換器は、
   前記電圧比較器により前記第１の電位が前記第２の電位よりも高いと判断される場合に、前記所定の変換率を第１の値に設定し、前記電圧比較器により前記第１の電位が前記第２の電位よりも高くないと判断される場合、前記所定の変換率を前記第１の値よりも低い第２の値に設定する、
   請求項１又は５に記載の受信装置。
7. 前記電圧比較器は、
   前記判断に基づいて電位が決定される比較信号を生成し、
   前記比較信号の電位に基づいて前記第２の電位を決定する、
   請求項１記載の受信装置。
8. 前記電圧比較器は、
   前記第１の電位が前記第２の電位よりも高いと判断する場合、前記比較信号の状態を第１の状態に決定し、
   前記第１の電位が前記第２の電位よりも高くないと判断する場合、前記比較信号の状態を第２の状態に決定し、
   前記比較信号の状態が前記第１の状態である場合、前記第２の電位を第３の電位に決定し、
   前記比較信号の状態が第２の状態である場合、前記第２の電位を前記第３の電位より高い第４の電位に決定する、
   請求項７記載の受信装置。
9. 複数の前記電圧比較器をさらに備え、
   前記複数の電圧比較器は、前記第２の電位がそれぞれ異なるように、前記第２の電位を決定し、
   前記電流モードＡＤ変換器は、
   前記複数の電圧比較器のそれぞれによる前記判断に基づいて前記所定の変換率を決定する、
   請求項１記載の受信装置。
10. 前記電流モードＡＤ変換器は、
    対応する前記複数の電圧比較器のそれぞれの前記判断に基づいて抵抗値が決定され、前記ミラー電流に従う電圧降下によって、前記ミラー電流をアナログ電圧信号に変換する複数の可変抵抗と、
    前記アナログ電圧信号を前記デジタル電圧信号に変換するＡＤ変換器と、を含む、
    請求項９記載の受信装置。