JP2595545B2 - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JP2595545B2 JP2595545B2 JP62178026A JP17802687A JP2595545B2 JP 2595545 B2 JP2595545 B2 JP 2595545B2 JP 62178026 A JP62178026 A JP 62178026A JP 17802687 A JP17802687 A JP 17802687A JP 2595545 B2 JP2595545 B2 JP 2595545B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】 以下の順序で本発明を説明する。
Ａ 産業上の利用分野 Ｂ 発明の概要 Ｃ 従来の技術 Ｄ 発明が解決しようとする問題点 Ｅ 問題点を解決するための手段（第１図） Ｆ 作用 Ｇ 実施例 G1一実施例（基本例） （第１図） G2一実施例（具体例） （第２図） G3他の実施例（第３図，第４図） Ｈ 発明の効果 Ａ 産業上の利用分野 本発明は、出力電圧のばらつきを抑えた定電圧回路に
関する。
関する。
Ｂ 発明の概要 本発明は、基準電流源のβ倍の電流が流れる定電流源
をトランジスタのコレクタ・エミッタ電流通路に直列に
接続することにより、製造工程内のベース不純物濃度の
ばらつきに起因する、トランジスタのベース・エミッタ
間電圧のばらつきを抑えるようにしたものである。
をトランジスタのコレクタ・エミッタ電流通路に直列に
接続することにより、製造工程内のベース不純物濃度の
ばらつきに起因する、トランジスタのベース・エミッタ
間電圧のばらつきを抑えるようにしたものである。
Ｃ 従来の技術 従来、基準電圧をシリコンのエネルギー・ギャップ電
圧（1.205V）に等しく設定して、温度係数を零にするよ
うにした定電圧回路が特公昭53−18694号（特開昭46−3
527号）公報等により知られている。
圧（1.205V）に等しく設定して、温度係数を零にするよ
うにした定電圧回路が特公昭53−18694号（特開昭46−3
527号）公報等により知られている。
まず、第５図を参照しながら、従来の定電圧回路につ
いて説明する。
いて説明する。
第５図において、トランジスタ（11）のコレクタ及び
ベースがトランジスタ（12）のベースに共通に接続され
ると共に、トランジスタ（12）のコレクタがトランジス
タ（13）のベースに接続される。トランジスタ（11）及
び（13）の各エミッタが直接に接地されると共に、トラ
ンジスタ（12）のエミッタが抵抗器（14）を介して接地
される。トランジスタ（13）のコレクタが電流源（15）
と、バッファ用のトランジスタ（16）のベースとに共通
に接続され、このトランジスタ（16）のエミッタとトラ
ンジスタ（11）及び（12）のコレクタとが、それぞれ抵
抗器（17）及び（18）を介して接続される。電流源（1
5）とトランジスタ（16）のコレクタとが電源端子
（１）に接続され、トランジスタ（16）のエミッタから
出力端子（２）が導出される。
ベースがトランジスタ（12）のベースに共通に接続され
ると共に、トランジスタ（12）のコレクタがトランジス
タ（13）のベースに接続される。トランジスタ（11）及
び（13）の各エミッタが直接に接地されると共に、トラ
ンジスタ（12）のエミッタが抵抗器（14）を介して接地
される。トランジスタ（13）のコレクタが電流源（15）
と、バッファ用のトランジスタ（16）のベースとに共通
に接続され、このトランジスタ（16）のエミッタとトラ
ンジスタ（11）及び（12）のコレクタとが、それぞれ抵
抗器（17）及び（18）を介して接続される。電流源（1
5）とトランジスタ（16）のコレクタとが電源端子
（１）に接続され、トランジスタ（16）のエミッタから
出力端子（２）が導出される。
一般に、トランジスタのベース・エミッタ間電圧VBE
とコレクタICとの間には、よく知られているように、次
の（１）式または（２）式に示すような関係が成立す
る。
とコレクタICとの間には、よく知られているように、次
の（１）式または（２）式に示すような関係が成立す
る。
ここにIS:飽和電流 q:電子の電荷 T:絶対温度 k:ボルツマン常数 第５図の定電圧回路では、トランジスタ（11）及び
（12）のコレクタ電流をIC1及びIC2とし、ベース・エミ
ッタ間電圧をVBE1及びVBE2とすると、抵抗器（14）の抵
抗値をR14として、次の（３）式が成立する。
（12）のコレクタ電流をIC1及びIC2とし、ベース・エミ
ッタ間電圧をVBE1及びVBE2とすると、抵抗器（14）の抵
抗値をR14として、次の（３）式が成立する。
VBE1＝VBE2＋IC2R14 ……（３） この（３）式に前出（２）式を適用して整理すると次
の（4a），（4b）式が得られる。
の（4a），（4b）式が得られる。
出力端子（２）に得られる基準電圧VREFは、トランジ
スタ（13）のベース・エミッタ間電圧をVBE3とし、抵抗
器（18）の抵抗値をR18とすると、（4b）式を利用し
て、次の（５）式のように表はされる。
スタ（13）のベース・エミッタ間電圧をVBE3とし、抵抗
器（18）の抵抗値をR18とすると、（4b）式を利用し
て、次の（５）式のように表はされる。
前出（２）式から明らかなように、VTは約1/300の正
の温度係数を有する。一方、トランジスタ（13）のベー
ス・エミッタ間電圧VBE3は約−2mV/℃の割合で負方向に
変動する。そして、第５図の定電圧回路では、抵抗器
（18）の値を適切に選択することにより、トランジスタ
（13）のベース・エミッタ間の負の温度係数の電圧と、
トランジスタ（12）のコレクタ電流による、抵抗器（1
8）の両端間の正の温度係数の電圧とが互に平衡して、
前述のように、シリコンのエネルギー・ギャップ電圧に
等しい、零温度係数の基準電圧VBEFを得ることができ
る。このときの抵抗器（18）の両端間の電圧をK0VTとす
れば、VT≒26mVであるから、K0≒23となる。
の温度係数を有する。一方、トランジスタ（13）のベー
ス・エミッタ間電圧VBE3は約−2mV/℃の割合で負方向に
変動する。そして、第５図の定電圧回路では、抵抗器
（18）の値を適切に選択することにより、トランジスタ
（13）のベース・エミッタ間の負の温度係数の電圧と、
トランジスタ（12）のコレクタ電流による、抵抗器（1
8）の両端間の正の温度係数の電圧とが互に平衡して、
前述のように、シリコンのエネルギー・ギャップ電圧に
等しい、零温度係数の基準電圧VBEFを得ることができ
る。このときの抵抗器（18）の両端間の電圧をK0VTとす
れば、VT≒26mVであるから、K0≒23となる。
Ｄ 発明が解決しようとする問題点 ところで、集積回路に搭載される定電圧回路には、良
好な温度特性に加えて、出力定電圧のばらつきが小さい
ことが要求される。
好な温度特性に加えて、出力定電圧のばらつきが小さい
ことが要求される。
第５図に示すような従来の定電圧回路の出力電圧は、
（５）式から明らかなように、トランジスタ（13）のベ
ース・エミッタ間電圧VBEに依存しており、このVBEは、
（２）式から明らかなように、トランジスタの飽和電流
ISに依存している。
（５）式から明らかなように、トランジスタ（13）のベ
ース・エミッタ間電圧VBEに依存しており、このVBEは、
（２）式から明らかなように、トランジスタの飽和電流
ISに依存している。
ところが、集積回路の製造工程において、トランジス
タのベースの不純物濃度が上下にばらつくと、このばら
つきに応じて、飽和電流ISが減少もしくは増大し、これ
とは逆に、ベース・エミッタ間電圧VBEは増大もしくは
減少する。
タのベースの不純物濃度が上下にばらつくと、このばら
つきに応じて、飽和電流ISが減少もしくは増大し、これ
とは逆に、ベース・エミッタ間電圧VBEは増大もしくは
減少する。
前述のように、出力定電圧がVREF＝1.205Vに設定され
た場合、通常の製造工程におけるVBEのばらつきは、例
えば±40mV程度、即ち±3.3％程度にも達する。
た場合、通常の製造工程におけるVBEのばらつきは、例
えば±40mV程度、即ち±3.3％程度にも達する。
このため、出力電圧の値を所定範囲内に納めるために
は、製造工程の管理の強化、または抵抗器のトリミグ等
の対策が必要になるという問題があった。
は、製造工程の管理の強化、または抵抗器のトリミグ等
の対策が必要になるという問題があった。
かかる点に鑑み、本発明の目的は、出力電圧のばらつ
きを抑えた定電圧回路を提供するところにある。
きを抑えた定電圧回路を提供するところにある。
Ｅ 問題点を解決するための手段 上記の問題点を解決するために、本発明によれば、電
源端子と接地点の間に接続された、コレクタ・エミッタ
が直列に接続された第１のトランジスタ及び第２のトラ
ンジスタと、上記第１のトランジスタのベースに接続さ
れた第１の電流源と、上記第２のトランジスタのベース
に接続された第２の電流源と、上記第１のトランジスタ
のベースとコレクタ間に接続されたバイアス回路とを備
え、上記第１のトランジスタのコレクタ・エミッタ間に
上記第２の電流源に流れる電流のβ（電流増幅率）倍の
電流を流し、ベース・エミッタ間に該第２の電流源に流
れる電流とほぼ等しい電流を流し、該第１のトランジス
タのベース・エミッタ間に発生した電圧とバイアス回路
の電圧を加算した電圧を取り出すようにした定電圧回路
を提供する。
源端子と接地点の間に接続された、コレクタ・エミッタ
が直列に接続された第１のトランジスタ及び第２のトラ
ンジスタと、上記第１のトランジスタのベースに接続さ
れた第１の電流源と、上記第２のトランジスタのベース
に接続された第２の電流源と、上記第１のトランジスタ
のベースとコレクタ間に接続されたバイアス回路とを備
え、上記第１のトランジスタのコレクタ・エミッタ間に
上記第２の電流源に流れる電流のβ（電流増幅率）倍の
電流を流し、ベース・エミッタ間に該第２の電流源に流
れる電流とほぼ等しい電流を流し、該第１のトランジス
タのベース・エミッタ間に発生した電圧とバイアス回路
の電圧を加算した電圧を取り出すようにした定電圧回路
を提供する。
Ｆ 作用 本発明の上記回路構成によれば、この回路を集積回路
で形成する際に、製造工程において生じるベース不純物
濃度のバラツキに起因して、定電圧回路を構成する第１
のトランジスタのベース・エミッタ間電圧にバラツキが
生じるのを抑えることができる。
で形成する際に、製造工程において生じるベース不純物
濃度のバラツキに起因して、定電圧回路を構成する第１
のトランジスタのベース・エミッタ間電圧にバラツキが
生じるのを抑えることができる。
Ｇ 実施例 以下、第１図及び第２図を参照しながら、本発明によ
る定電圧回路の一実施例について説明する。
る定電圧回路の一実施例について説明する。
G1一実施例（基本例） 本発明の一実施例の基本的構成を第１図に示す。
第１図において、電流源（21）の一端とトランジスタ
（22）のベースが接続され、電流源（21）と他端とトラ
ンジスタ（22）のエミッタとが接地される。このトラン
ジスタ（22）のコレクタと第２のトランジスタ（23）の
エミッタが接続され、トランジスタ（23）のベースと第
２の電流源（24）の一端が接続されると共に、トランジ
スタ（23）のコレクタと電流源（24）の他端とが電源端
子（１）に接続される。トランジスタ（22）のコレクタ
とトランジスタ（23）のエミッタとの接続中点にバッフ
ァ（27）の入力端子が接続され、バッファ（27）の出力
端子が、直接に出力端子（２）に接続されると共に、抵
抗器（28）を介して、電流源（21）とトランジスタ（2
2）のベースとに共通に接続される。
（22）のベースが接続され、電流源（21）と他端とトラ
ンジスタ（22）のエミッタとが接地される。このトラン
ジスタ（22）のコレクタと第２のトランジスタ（23）の
エミッタが接続され、トランジスタ（23）のベースと第
２の電流源（24）の一端が接続されると共に、トランジ
スタ（23）のコレクタと電流源（24）の他端とが電源端
子（１）に接続される。トランジスタ（22）のコレクタ
とトランジスタ（23）のエミッタとの接続中点にバッフ
ァ（27）の入力端子が接続され、バッファ（27）の出力
端子が、直接に出力端子（２）に接続されると共に、抵
抗器（28）を介して、電流源（21）とトランジスタ（2
2）のベースとに共通に接続される。
第１図の実施例の動作は次のとおりである。
第１及び第２の電流源（21）及び（24）に流れる電流
をそれぞれI1及びI2とし、両トランジスタ（22）及び
（23）の電流増幅率をβ（≫１）とすると、I2のベース
電流が流入して、トランジスタ（23）のコレクタ電流は
βI2となり、これと直列接続されたトランジスタ（22）
のコレクタ電流もまたβI2となる。そして、このトラン
ジスタ（22）のベースには、コレクタ電流の1/β、即ち
I2の電流がバッファ（27）から抵抗器（28）を通って流
入する。従って、定電流I1及びトランジスタ（22）のベ
ース電流I2により、抵抗器（28）の両端間の電圧は、抵
抗器（28）の抵抗値をR28として、（I1＋I2）R28とな
る。
をそれぞれI1及びI2とし、両トランジスタ（22）及び
（23）の電流増幅率をβ（≫１）とすると、I2のベース
電流が流入して、トランジスタ（23）のコレクタ電流は
βI2となり、これと直列接続されたトランジスタ（22）
のコレクタ電流もまたβI2となる。そして、このトラン
ジスタ（22）のベースには、コレクタ電流の1/β、即ち
I2の電流がバッファ（27）から抵抗器（28）を通って流
入する。従って、定電流I1及びトランジスタ（22）のベ
ース電流I2により、抵抗器（28）の両端間の電圧は、抵
抗器（28）の抵抗値をR28として、（I1＋I2）R28とな
る。
第１図において、端子（２）から導出される出力電圧
V0が前述のエネルギー・ギャップ電圧VREFと等しくなる
ためには、次の関係が成立しなければならない。
V0が前述のエネルギー・ギャップ電圧VREFと等しくなる
ためには、次の関係が成立しなければならない。
（I1＋I2）R28＝K0VT そして、各電流源（21）及び（24）の電流I1及びI
2は、K0＝K1＋K2として、次の（６）式のように表わさ
れる。
2は、K0＝K1＋K2として、次の（６）式のように表わさ
れる。
なお、この係数K1及びK2の設定に関しては、第２図の
具体例によって説明する。
具体例によって説明する。
こうして、端子（２）に得られる出力電圧V0は次の
（７）式のように表わされる。
（７）式のように表わされる。
V0＝VREF＝K0VT＋VBE（βI2） ……（７） トランジスタ（22）のベース・エミッタ間電圧V
BEは、前出（２）式から明らかなように、飽和電流ISに
依存しているが、電流増幅率βと飽和電流ISは１に近い
正の相関をもっており、これは、βもISも共にベース不
純物濃度に強く依存しているからである。従って、（β
/IS）＝Ａとすると、上述のとおりβとISの相関が１に
近いときはＡはベース不純物濃度のバラツキとは無関係
に一定値となる。
BEは、前出（２）式から明らかなように、飽和電流ISに
依存しているが、電流増幅率βと飽和電流ISは１に近い
正の相関をもっており、これは、βもISも共にベース不
純物濃度に強く依存しているからである。従って、（β
/IS）＝Ａとすると、上述のとおりβとISの相関が１に
近いときはＡはベース不純物濃度のバラツキとは無関係
に一定値となる。
トランジスタ（22）のコレクタ電流はIC＝βI2で与え
られるから、同トランジスタのベース・エミッタ電圧
は、前出（２）式から VBE＝VTln（IC/IS） ＝VTln（βI2/IS） ＝VTln（AI2） ……（８） となり、トランジスタ（22）のVBEは、第２の電流源（2
4）の電流I2と等大の、そのベース電流に依存する。前
出（６）式から明らかなように、この電流I2は抵抗器
（28）の抵抗値R28のばらつきに応じてばらつくが、R28
のばらつきは飽和電流ISのばらつきと比べて無視し得る
程に小さいので、本実施例によれば、トランジスタ（2
2）のベース・エミッタ間の電圧VBE、従って、端子
（２）の出力電圧V0のばらつきを抑えることができる。
られるから、同トランジスタのベース・エミッタ電圧
は、前出（２）式から VBE＝VTln（IC/IS） ＝VTln（βI2/IS） ＝VTln（AI2） ……（８） となり、トランジスタ（22）のVBEは、第２の電流源（2
4）の電流I2と等大の、そのベース電流に依存する。前
出（６）式から明らかなように、この電流I2は抵抗器
（28）の抵抗値R28のばらつきに応じてばらつくが、R28
のばらつきは飽和電流ISのばらつきと比べて無視し得る
程に小さいので、本実施例によれば、トランジスタ（2
2）のベース・エミッタ間の電圧VBE、従って、端子
（２）の出力電圧V0のばらつきを抑えることができる。
G2一実施例（具体例） 第１図の実施例の具体的構成を第２図に示す。
第２図において、（30）は定電流回路であって、１対
のPNP型トランジスタ（31）及び（32）の各エミッタが
電源端子（１）に接続されると共に、各ベースが共通に
接続され、トランジスタ（32）のコレクタがベースに接
続されて、所謂カレントミラー構成とされる。PNP型ト
ランジスタ（31）のコレクタと、エミッタ接地接続のNP
N型トランジスタ（33）のコレクタとが接続され、この
接続中点Ｐにベースが接続されたNPN型トランジスタ（3
4）のコレクタとPNP型トランジスタ（32）のコレクタと
が接続される。
のPNP型トランジスタ（31）及び（32）の各エミッタが
電源端子（１）に接続されると共に、各ベースが共通に
接続され、トランジスタ（32）のコレクタがベースに接
続されて、所謂カレントミラー構成とされる。PNP型ト
ランジスタ（31）のコレクタと、エミッタ接地接続のNP
N型トランジスタ（33）のコレクタとが接続され、この
接続中点Ｐにベースが接続されたNPN型トランジスタ（3
4）のコレクタとPNP型トランジスタ（32）のコレクタと
が接続される。
（35N）は、そのエミッタがトランジスタ（33）のエ
ミッタのＮ倍の面積を有する、換言すれば、Ｎ倍の電流
容量を有する、NPN型のマルチエミッタ・トランジスタ
であって、トランジスタ（35N）のマルチエミッタが共
通に接続され、抵抗器（36）を介して接地される。トラ
ンジスタ（35N）のコレクタが、負荷抵抗器（37）を介
して、トランジスタ（34）のエミッタに接続され、トラ
ンジスタ（35N）のベースが、トランジスタ（33）のベ
ースと、トランジスタ（34）のエミッタとに共通に接続
される。
ミッタのＮ倍の面積を有する、換言すれば、Ｎ倍の電流
容量を有する、NPN型のマルチエミッタ・トランジスタ
であって、トランジスタ（35N）のマルチエミッタが共
通に接続され、抵抗器（36）を介して接地される。トラ
ンジスタ（35N）のコレクタが、負荷抵抗器（37）を介
して、トランジスタ（34）のエミッタに接続され、トラ
ンジスタ（35N）のベースが、トランジスタ（33）のベ
ースと、トランジスタ（34）のエミッタとに共通に接続
される。
トランジスタ（41）のベースが定電流回路（30）のト
ランジスタ（33）及び（35N）のベースに共通に接続さ
れ、トランジスタ（41）のコレクタとトランジスタ（4
2）のベースが接続され、両トランジスタ（41）及び（4
2）のエミッタは接地される。トランジスタ（42）のコ
レクタとトランジスタ（43）のエミッタとが接続され、
トランジスタ（43）のコレクタが電源端子（１）に接続
される。
ランジスタ（33）及び（35N）のベースに共通に接続さ
れ、トランジスタ（41）のコレクタとトランジスタ（4
2）のベースが接続され、両トランジスタ（41）及び（4
2）のエミッタは接地される。トランジスタ（42）のコ
レクタとトランジスタ（43）のエミッタとが接続され、
トランジスタ（43）のコレクタが電源端子（１）に接続
される。
１対のPNP型トランジスタ（44）及び（45）の各エミ
ッタが電源端子（１）に接続されると共に、各ベースが
共通に接続され、トランジスタ（45）のコレクタがベー
スに接続されて、カレントミラー構成とされる。PNP型
トランジスタ（44）のコレクタとNPN型トランジスタ（4
3）のベースが接続され、エミッタ接地接続のNPN型トラ
ンジスタ（46）のコレクタとPNP型トランジスタ（45）
のコレクタとが接続され、トランジスタ（46）のベース
が定電流回路（30）のマルチエミッタトランジスタ（35
N）のコレクタに接続される。
ッタが電源端子（１）に接続されると共に、各ベースが
共通に接続され、トランジスタ（45）のコレクタがベー
スに接続されて、カレントミラー構成とされる。PNP型
トランジスタ（44）のコレクタとNPN型トランジスタ（4
3）のベースが接続され、エミッタ接地接続のNPN型トラ
ンジスタ（46）のコレクタとPNP型トランジスタ（45）
のコレクタとが接続され、トランジスタ（46）のベース
が定電流回路（30）のマルチエミッタトランジスタ（35
N）のコレクタに接続される。
トランジスタ（42）のコレクタと、トランジスタ（4
3）のエミッタとの接続中点に、バッファ（70）のPNP型
トランジスタ（71）のベースが接続される。トランジス
タ（71）のエミッタがNPN型トランジスタ（72）のベー
スに直結されると共に、抵抗器（73）を介して電源端子
（１）に接続され、トランジスタ（71）のコレクタが接
地される。トランジスタ（72）のコレクタが電源端子
（１）に接続され、トランジスタ（72）のエミッタが出
力端子（２）に直結されると共に、抵抗器（48）を介し
て、トランジスタ（41）のコレクタに接続される。
3）のエミッタとの接続中点に、バッファ（70）のPNP型
トランジスタ（71）のベースが接続される。トランジス
タ（71）のエミッタがNPN型トランジスタ（72）のベー
スに直結されると共に、抵抗器（73）を介して電源端子
（１）に接続され、トランジスタ（71）のコレクタが接
地される。トランジスタ（72）のコレクタが電源端子
（１）に接続され、トランジスタ（72）のエミッタが出
力端子（２）に直結されると共に、抵抗器（48）を介し
て、トランジスタ（41）のコレクタに接続される。
なお、トランジスタ（41）及び（44）は第１図の電流
源（21）及び（24）にそれぞれ対応する。
源（21）及び（24）にそれぞれ対応する。
マルチエミッタ・トランジスタ（35N）に供給された
電流I35は、第２図において、Ｎ個のエミッタとして示
される各単位トランジスタに等分される。これにより、
同図の定電流回路（30）では、トランジスタ（33）及び
（35N）の各ベース・エミッタ間電圧に着目すると、前
出（4b）式と同様にして、次の（９）式が成立する。
電流I35は、第２図において、Ｎ個のエミッタとして示
される各単位トランジスタに等分される。これにより、
同図の定電流回路（30）では、トランジスタ（33）及び
（35N）の各ベース・エミッタ間電圧に着目すると、前
出（4b）式と同様にして、次の（９）式が成立する。
カレントミラー接続のPNP型トランジスタ（31）及び
（32）により、トランジスタ（33）及び（35N）の各コ
レクタ電流はI33＝I35の関係に保たれる。この関係を
（９）式に適用すると、次の（10）式が得られる。
（32）により、トランジスタ（33）及び（35N）の各コ
レクタ電流はI33＝I35の関係に保たれる。この関係を
（９）式に適用すると、次の（10）式が得られる。
また、トランジスタ（33），（35N）及び（41）の各
ベースが共通に接続されているため、各コレクタ電流は
等大の関係に保たれ、（10）式で示された電流I35と等
大の定電流I1がトランジスタ（41）に流れる。
ベースが共通に接続されているため、各コレクタ電流は
等大の関係に保たれ、（10）式で示された電流I35と等
大の定電流I1がトランジスタ（41）に流れる。
また、第２図において、トランジスタ（33）及び（4
6）の各ベース・エミッタ間電圧に着目すると、負荷抵
抗器（37）の抵抗値をR37として、次の（11）式が成立
する。
6）の各ベース・エミッタ間電圧に着目すると、負荷抵
抗器（37）の抵抗値をR37として、次の（11）式が成立
する。
この（11）式を整理して次の（12）式が得られる。
マルチエミッタ・トランジスタ（35N）のコレクタ電
流I35は前出（10）式のように求められているから、（1
0）式を（12）式に代入して整理すれば次の（13）式が
得られる。
流I35は前出（10）式のように求められているから、（1
0）式を（12）式に代入して整理すれば次の（13）式が
得られる。
但しｍ＝R37/R36 この（13）式で示される定電流I2がトランジスタ（4
6）に流れるが、カレントミラー構成のトランジスタ（4
5）及び（44）により、トランジスタ（43）のベースに
は、（13）式で示される定電流I2と等しい大きさの電流
が流入する。これにより、第１図の実施例におけると同
様に、トランジスタ（43）からβI2の電流がトランジス
タ（42）のコレクタに供給され、トランジスタ（42）の
ベースには、バッファ（70）のトランジスタ（72）から
抵抗器（48）を通って、I2の電流が流入する。
6）に流れるが、カレントミラー構成のトランジスタ（4
5）及び（44）により、トランジスタ（43）のベースに
は、（13）式で示される定電流I2と等しい大きさの電流
が流入する。これにより、第１図の実施例におけると同
様に、トランジスタ（43）からβI2の電流がトランジス
タ（42）のコレクタに供給され、トランジスタ（42）の
ベースには、バッファ（70）のトランジスタ（72）から
抵抗器（48）を通って、I2の電流が流入する。
また、抵抗器（48）には、トランジスタ（41）のコレ
クタ電流I1と、トランジスタ（42）のベース電流I2とが
流れるが、第２図の実施例において、出力端子（２）か
ら、前述のエネルギー・ギャップ電圧VREFを得るための
条件は、前出（６），（10）及び（13）式から、係数K1
及びK2が次の（14）式のようになることである。
クタ電流I1と、トランジスタ（42）のベース電流I2とが
流れるが、第２図の実施例において、出力端子（２）か
ら、前述のエネルギー・ギャップ電圧VREFを得るための
条件は、前出（６），（10）及び（13）式から、係数K1
及びK2が次の（14）式のようになることである。
但しｍ＝R37/R36 本実施例において、マルチエミッタ・トランジスタ
（35N）のエミッタ面積比をＮ＝８とした場合、エミッ
タ抵抗器（36）、抵抗器（37）及び（48）の各抵抗値
は、例えばR36＝1.2KΩ、R37＝2.4KΩ,R48＝12KΩに設
定される。
（35N）のエミッタ面積比をＮ＝８とした場合、エミッ
タ抵抗器（36）、抵抗器（37）及び（48）の各抵抗値
は、例えばR36＝1.2KΩ、R37＝2.4KΩ,R48＝12KΩに設
定される。
この場合、（13）式から、I2＝I1/82となるが、本実
施例においては、極微小の定電流出力を得るため、本年
７月７日付で既に提案したように、抵抗器の抵抗値が比
較的低くできて、集積回路化に好適な定電流回路（30）
が用いられる。
施例においては、極微小の定電流出力を得るため、本年
７月７日付で既に提案したように、抵抗器の抵抗値が比
較的低くできて、集積回路化に好適な定電流回路（30）
が用いられる。
G3他の実施例 次に、第３図及び第４図を参照しながら、本発明によ
る定電圧回路の他の実施例について説明する。
る定電圧回路の他の実施例について説明する。
本発明の他の実施例の基本的構成を第３図に示す。こ
の第３図において、第１図に対応する部分には同一の符
号を付ける。
の第３図において、第１図に対応する部分には同一の符
号を付ける。
第３図において、電流源（21）の一端とトランジスタ
（22）のベースが接続され、電流源（21）の他端が接地
される。トランジスタ（22）のエミッタと第２のトラン
ジスタ（23）のコレクタが接続され、トランジスタ（2
3）のベースと第２の電流源（24）の一端が接続される
と共に、トランジスタ（22）のコレクタと電流源（24）
の他端とが電源端子（１）に接続され、トランジスタ
（23）のエミッタが接地される。トランジスタ（22）の
エミッタとトランジスタ（23）のコレクタと接続中点か
ら出力端子（３）が導出される。抵抗器（28）を介し
て、電源端子（１）が電流源（21）とトランジスタ（2
2）のベースとに共通に接続される。
（22）のベースが接続され、電流源（21）の他端が接地
される。トランジスタ（22）のエミッタと第２のトラン
ジスタ（23）のコレクタが接続され、トランジスタ（2
3）のベースと第２の電流源（24）の一端が接続される
と共に、トランジスタ（22）のコレクタと電流源（24）
の他端とが電源端子（１）に接続され、トランジスタ
（23）のエミッタが接地される。トランジスタ（22）の
エミッタとトランジスタ（23）のコレクタと接続中点か
ら出力端子（３）が導出される。抵抗器（28）を介し
て、電源端子（１）が電流源（21）とトランジスタ（2
2）のベースとに共通に接続される。
第３図の実施例においては、前出第１図の実施例と同
様にして、電源端子（１）と出力端子（３）との間に、
前述のようなエネルギー・ギャップ電圧VREFに等しく、
ばらつきの小さい出力電圧V0が得られる。
様にして、電源端子（１）と出力端子（３）との間に、
前述のようなエネルギー・ギャップ電圧VREFに等しく、
ばらつきの小さい出力電圧V0が得られる。
第３図の実施例の具体的構成を第４図に示す。この第
４図において、第２図に対応する部分には同一の符号を
付して一部説明を省略する。
４図において、第２図に対応する部分には同一の符号を
付して一部説明を省略する。
第４図において、（30A）は定電流回路であって、カ
レントミラー接続の１対のPNP型トランジスタ（31）及
び（32）の各エミッタが、それぞれ抵抗器（38）及び
（39）を介して、電源端子（１）に接続される。抵抗器
（39）とトランジスタ（32）のエミッタとの接続中点に
トランジスタ（42）のベースが接続され、トランジスタ
（42）のエミッタとトランジスタ（43）のコレクタとの
接続中点から出力端子（３）が導出される。トランジス
タ（42）のコレクタが電源端子（１）に接続されると共
に、トランジスタ（43）のエミッタが接地される。
レントミラー接続の１対のPNP型トランジスタ（31）及
び（32）の各エミッタが、それぞれ抵抗器（38）及び
（39）を介して、電源端子（１）に接続される。抵抗器
（39）とトランジスタ（32）のエミッタとの接続中点に
トランジスタ（42）のベースが接続され、トランジスタ
（42）のエミッタとトランジスタ（43）のコレクタとの
接続中点から出力端子（３）が導出される。トランジス
タ（42）のコレクタが電源端子（１）に接続されると共
に、トランジスタ（43）のエミッタが接地される。
カレントミラー接続のPNP型トランジスタ（44）及び
（45）の各エミッタがトランジスタ（43）のベース及び
トランジスタ（46）のコレクタにそれぞれ接続され、エ
ミッタ接地接続のトランジスタ（46）のベースがトラン
ジスタ（35N）のコレクタに接続される。
（45）の各エミッタがトランジスタ（43）のベース及び
トランジスタ（46）のコレクタにそれぞれ接続され、エ
ミッタ接地接続のトランジスタ（46）のベースがトラン
ジスタ（35N）のコレクタに接続される。
第４図の実施例において、抵抗器（39）に流れる電流
は、トランジスタ（43）と直列接続されて、βI2のコレ
クタ電流が流れるトランジスタ（42）のベース電流I
2と、前出（10）式で示されるようなマルチエミッタ・
トランジスタ（35）のコレクタ電流I35との和である。
そして、第２図の実施例で説明したように、このトラン
ジスタ（35N）のコレクタ電流I35は、電流源としてのト
ランジスタ（41）のコレクタ電流I1と等しい。
は、トランジスタ（43）と直列接続されて、βI2のコレ
クタ電流が流れるトランジスタ（42）のベース電流I
2と、前出（10）式で示されるようなマルチエミッタ・
トランジスタ（35）のコレクタ電流I35との和である。
そして、第２図の実施例で説明したように、このトラン
ジスタ（35N）のコレクタ電流I35は、電流源としてのト
ランジスタ（41）のコレクタ電流I1と等しい。
従って、第４図の実施例において、抵抗器（39）の両
端間の電圧は、第２図の実施例における抵抗器（48）の
両端間の電圧と等しく、K0VTとなる。
端間の電圧は、第２図の実施例における抵抗器（48）の
両端間の電圧と等しく、K0VTとなる。
Ｈ 発明の効果 上述のとおり、本発明によれば、定電圧回路を構成す
る第１のトランジスタのコレクタ・エミッタ電流通路に
直列に第２のトランジスタを接続して、該第２のトラン
ジスタのベースに接続した基準電流源からの電流I2をβ
（電流増幅率）倍した電流を上記第１のトランジスタの
コレクタ・エミッタ電流通路に流し、同第１のトランジ
スタのベース・エミッタ間に上記基準電流源からの電流
I2にほぼ等しい電流を流すことにより、製造工程におい
て生じたベース不純物濃度なバラツキに起因する、トラ
ンジスタのベース・エミッタ間電圧のバラツキを抑えた
定電圧回路を得ることができる。
る第１のトランジスタのコレクタ・エミッタ電流通路に
直列に第２のトランジスタを接続して、該第２のトラン
ジスタのベースに接続した基準電流源からの電流I2をβ
（電流増幅率）倍した電流を上記第１のトランジスタの
コレクタ・エミッタ電流通路に流し、同第１のトランジ
スタのベース・エミッタ間に上記基準電流源からの電流
I2にほぼ等しい電流を流すことにより、製造工程におい
て生じたベース不純物濃度なバラツキに起因する、トラ
ンジスタのベース・エミッタ間電圧のバラツキを抑えた
定電圧回路を得ることができる。
第１図は本発明による定電圧回路の一実施例の基本的構
成を示す結線図、第２図は第１図の実施例の具体的構成
を示す結線図、第３図は本発明の他の実施例の基本的構
成を示す結線図、第４図は第３図の実施例の具体的構成
を示す結線図、第５図は従来の定電圧回路の構成例を示
す結線図である。 （22），（42），はトランジスタ、（23），（43）は定
電流源（トランジスタ）、（24），（44）は基準電流源
である。
成を示す結線図、第２図は第１図の実施例の具体的構成
を示す結線図、第３図は本発明の他の実施例の基本的構
成を示す結線図、第４図は第３図の実施例の具体的構成
を示す結線図、第５図は従来の定電圧回路の構成例を示
す結線図である。 （22），（42），はトランジスタ、（23），（43）は定
電流源（トランジスタ）、（24），（44）は基準電流源
である。
Claims (1)
- 【請求項１】電源端子と接地点の間に接続された、コレ
クタ・エミッタが直列に接続された第１のトランジスタ
及び第２のトランジスタと、 上記第１のトランジスタのベースに接続された第１の電
流源と、 上記第２のトランジスタのベースに接続された第２の電
流源と、 上記第１のトランジスタのベースとコレクタ間に接続さ
れたバイアス回路とを備え、 上記第１のトランジスタのコレクタ・エミッタ間に上記
第２の電流源に流れる電流のβ（電流増幅率）倍の電流
を流し、ベース・エミッタ間に該第２の電流源に流れる
電流とほぼ等しい電流を流し、該第１のトランジスタの
ベース・エミッタ間に発生した電圧とバイアス回路の電
圧を加算した電圧を取り出すようにした定電圧回路。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62178026A JP2595545B2 (ja) | 1987-07-16 | 1987-07-16 | 定電圧回路 |
| US07/216,148 US4843303A (en) | 1987-07-16 | 1988-07-07 | Voltage regulator circuit |
| GB8816432A GB2206983B (en) | 1987-07-16 | 1988-07-11 | Voltage regulator and constant current circuits |
| KR1019880008671A KR0128251B1 (ko) | 1987-07-16 | 1988-07-13 | 정전압 회로 |
| FR888809604A FR2620541B1 (fr) | 1987-07-16 | 1988-07-13 | Circuit regulateur de tension |
| DE3824105A DE3824105C2 (de) | 1987-07-16 | 1988-07-15 | Schaltungsanordnung zum Erzeugen einer stabilisierten Ausgangsspannung |
| SG19495A SG19495G (en) | 1987-07-16 | 1995-02-04 | Voltage regulator and constant current circuits |
| HK46095A HK46095A (en) | 1987-07-16 | 1995-03-30 | Voltage regulator and constant current circuits. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62178026A JP2595545B2 (ja) | 1987-07-16 | 1987-07-16 | 定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6420708A JPS6420708A (en) | 1989-01-24 |
| JP2595545B2 true JP2595545B2 (ja) | 1997-04-02 |
Family
ID=16041285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62178026A Expired - Lifetime JP2595545B2 (ja) | 1987-07-16 | 1987-07-16 | 定電圧回路 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4843303A (ja) |
| JP (1) | JP2595545B2 (ja) |
| KR (1) | KR0128251B1 (ja) |
| DE (1) | DE3824105C2 (ja) |
| FR (1) | FR2620541B1 (ja) |
| GB (1) | GB2206983B (ja) |
| HK (1) | HK46095A (ja) |
| SG (1) | SG19495G (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102010031638A1 (de) | 2009-07-22 | 2011-02-17 | Akebono Brake Industry Co., Ltd. | Scheibenbremsvorrichtung |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5023543A (en) * | 1989-09-15 | 1991-06-11 | Gennum Corporation | Temperature compensated voltage regulator and reference circuit |
| FR2663499B1 (fr) * | 1990-06-25 | 1992-10-16 | Hesston Braud | Procede pour l'affutage des couteaux d'un tambour rotatif et le reglage du contre-couteau fixe cooperant avec ceux-ci et dispositif mettant en óoeuvre ce procede. |
| JP3656758B2 (ja) * | 1991-05-08 | 2005-06-08 | 富士通株式会社 | 動作状態検出回路 |
| US5258703A (en) * | 1992-08-03 | 1993-11-02 | Motorola, Inc. | Temperature compensated voltage regulator having beta compensation |
| US5410241A (en) * | 1993-03-25 | 1995-04-25 | National Semiconductor Corporation | Circuit to reduce dropout voltage in a low dropout voltage regulator using a dynamically controlled sat catcher |
| US6046579A (en) * | 1999-01-11 | 2000-04-04 | National Semiconductor Corporation | Current processing circuit having reduced charge and discharge time constant errors caused by variations in operating temperature and voltage while conveying charge and discharge currents to and from a capacitor |
| KR101231248B1 (ko) * | 2004-12-28 | 2013-02-08 | 매그나칩 반도체 유한회사 | 정전압 생성 회로 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3320439A (en) * | 1965-05-26 | 1967-05-16 | Fairchild Camera Instr Co | Low-value current source for integrated circuits |
| US3566289A (en) * | 1969-03-17 | 1971-02-23 | Bendix Corp | Current amplifier and inverting circuits |
| US3617859A (en) * | 1970-03-23 | 1971-11-02 | Nat Semiconductor Corp | Electrical regulator apparatus including a zero temperature coefficient voltage reference circuit |
| JPS5936219B2 (ja) * | 1975-11-04 | 1984-09-03 | アサヒコウガクコウギヨウ カブシキガイシヤ | カメラノデイジタルヒヨウジカイロ |
| US4061959A (en) * | 1976-10-05 | 1977-12-06 | Rca Corporation | Voltage standard based on semiconductor junction offset potentials |
| JPS5866129A (ja) * | 1981-10-15 | 1983-04-20 | Toshiba Corp | 定電流源回路 |
| US4490670A (en) * | 1982-10-25 | 1984-12-25 | Advanced Micro Devices, Inc. | Voltage generator |
| DE3321556A1 (de) * | 1983-06-15 | 1984-12-20 | Telefunken electronic GmbH, 7100 Heilbronn | Bandgap-schaltung |
| US4590419A (en) * | 1984-11-05 | 1986-05-20 | General Motors Corporation | Circuit for generating a temperature-stabilized reference voltage |
| JPH05318694A (ja) * | 1992-05-15 | 1993-12-03 | Chiyoda Gravure Insatsushiya:Kk | 化粧板の製造法 |
-
1987
- 1987-07-16 JP JP62178026A patent/JP2595545B2/ja not_active Expired - Lifetime
-
1988
- 1988-07-07 US US07/216,148 patent/US4843303A/en not_active Expired - Lifetime
- 1988-07-11 GB GB8816432A patent/GB2206983B/en not_active Expired - Lifetime
- 1988-07-13 FR FR888809604A patent/FR2620541B1/fr not_active Expired - Lifetime
- 1988-07-13 KR KR1019880008671A patent/KR0128251B1/ko not_active IP Right Cessation
- 1988-07-15 DE DE3824105A patent/DE3824105C2/de not_active Expired - Lifetime
-
1995
- 1995-02-04 SG SG19495A patent/SG19495G/en unknown
- 1995-03-30 HK HK46095A patent/HK46095A/xx not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102010031638A1 (de) | 2009-07-22 | 2011-02-17 | Akebono Brake Industry Co., Ltd. | Scheibenbremsvorrichtung |
| US8573370B2 (en) | 2009-07-22 | 2013-11-05 | Akebono Brake Industry Co., Ltd. | Disk brake device |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2620541B1 (fr) | 1992-02-14 |
| US4843303A (en) | 1989-06-27 |
| FR2620541A1 (fr) | 1989-03-17 |
| KR0128251B1 (ko) | 1998-04-21 |
| GB2206983A (en) | 1989-01-18 |
| HK46095A (en) | 1995-04-07 |
| JPS6420708A (en) | 1989-01-24 |
| GB8816432D0 (en) | 1988-08-17 |
| KR890003112A (ko) | 1989-04-13 |
| GB2206983B (en) | 1992-02-05 |
| DE3824105C2 (de) | 1999-05-06 |
| DE3824105A1 (de) | 1989-01-26 |
| SG19495G (en) | 1995-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2682470B2 (ja) | 基準電流回路 | |
| JP3647468B2 (ja) | 定電流およびｐｔａｔ電流のためのデュアル源 | |
| JPS61187020A (ja) | 電圧基準回路 | |
| US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
| US4578633A (en) | Constant current source circuit | |
| JPH0784659A (ja) | 電圧基準のための曲率補正回路 | |
| JP2595545B2 (ja) | 定電圧回路 | |
| JPS6326895B2 (ja) | ||
| JP2734964B2 (ja) | 基準電流回路および基準電圧回路 | |
| US4352057A (en) | Constant current source | |
| US4675592A (en) | Voltage output circuit | |
| JPH0421215B2 (ja) | ||
| JPH0680486B2 (ja) | 定電圧回路 | |
| JPS6154286B2 (ja) | ||
| JP2793393B2 (ja) | バンドギャップリファレンス回路 | |
| US6020731A (en) | Constant voltage output circuit which determines a common base electric potential for first and second bipolar transistors whose bases are connected | |
| JPH0789304B2 (ja) | 基準電圧回路 | |
| JPH0820915B2 (ja) | 定電流回路 | |
| JPH05218290A (ja) | 半導体装置の温度補償型基準電圧発生回路 | |
| JP2629234B2 (ja) | 低電圧基準電源回路 | |
| JPH0546096Y2 (ja) | ||
| JPH04338812A (ja) | 基準電圧発生回路 | |
| JP2859461B2 (ja) | 温度補償用回路 | |
| JPH0614302B2 (ja) | トランジスタ回路 | |
| JPH0316646B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 11 |