KR101231248B1 - 정전압 생성 회로 - Google Patents

Abstract

본 발명은 변동이 존재할 수 있는 전원전압으로부터 고정된 전압을 생성하기 위한 정전압 생성 회로에 관한 것이다.

본 발명의 정전압 생성 회로는, 각 콜렉터가 전원전압단(VCC)쪽에 연결되며, 각 이미터가 접지전압단(GND)쪽에 연결되며, 서로 병렬 연결 관계인 제1 바이폴라 트랜지스터 및 제2 바이폴라 트랜지스터; 상기 제1 바이폴라 트랜지스터의 콜렉터 및 전원전압단(VCC) 사이와 상기 제2 바이폴라 트랜지스터의 콜렉터 및 전원전압단(VCC) 사이에 배치되는 출력 전압 레벨 조정용 저항 집합; 제1 바이폴라 트랜지스터의 전류 유동 경로 상의 제1 노드와, 제2 바이폴라 트랜지스터의 전류 유동 경로 상의 제2 노드의 전위차를 증폭하기 위한 증폭기; 상기 증폭기 출력에 따라 전원전압단(VCC)으부터 상기 제1 바이폴라 트랜지스터 및 제2 바이폴라 트랜지스터로 유입되는 전류량을 조절하기 위한 경로 조절 모스트랜지스터; 및 상기 제1 바이폴라 모스트랜지스터의 콜렉터에 출력단이 연결되는 트리밍 전류 공급부를 포함한다.

커런트 트리밍, 정전압원, bandgap reference, 내부전압 생성, 반도체

Description

정전압 생성 회로{static voltage generating circuit}

도 1은 종래기술에 의한 밴드갭 정전압 생성 회로의 회로도,

도 2는 본 발명에 의한 밴드갭 정전압 생성 회로의 회로도,

도 3은 도 2의 정전압 생성 회로에서 출력 정전압과 트리밍 전류와의 관계를 나타낸 그래프.

본 발명은 변동이 존재할 수 있는 전원전압으로부터 고정된 전압을 생성하기 위한 정전압 생성 회로에 관한 것으로, 특히, 반도체 집적회로의 내부에 사용되는 밴드갭을 이용한 정전압 생성 회로에 관한 것이다.

반도체 집적회로의 경우 외부에서 인가되는 전원전압을 그대로 내부의 구성요소들에 공급하지 않고, 상기 외부 전원전압을 가지고 소정의 정전압 생성기에서 내부 전원전압을 내부 구성요소들에 공급한다. 이는 외부 전원전압의 크기가 일정하다는 품질을 보장할 수 없기 때문에, 별도의 정전압 생성 회로를 구비하여 품질 을 보장할 수 있는 내부 전원전압을 생성-사용하는 것이다.

반도체 집적회로 내에서 용이하게 고정된 전압 기준을 얻기 위해 p-n접합간의 밴드갭을 이용하며, 이를 적용한 정전압 생성 회로가 밴드갭 정전압 생성 회로이다.

도 1에 도시한 바와 같은 종래기술에 의한 밴드갭 정전압 생성 회로는, 3개의 저항(R1, R2, R3); 병렬 연결된 제1 바이폴라 트랜지스터(Q1) 및 제2 바이폴라 트랜지스터(Q2); 제1 바이폴라 트랜지스터(Q1)의 전류 유동 경로 상의 제1 노드와, 제2 바이폴라 트랜지스터(Q2)의 전류 유동 경로 상의 제2 노드의 전위차를 증폭하기 위한 증폭기(AMP); 및 상기 증폭기(AMP) 출력에 따라 전원전압단(VCC)으부터 상기 제1/제2 바이폴라 트랜지스터(Q1, Q2)로 유입되는 전류량을 조절하기 위한 경로 조절 모스트랜지스터(MP1)로 이루어진다.

도시한 정전압 생성 회로의 출력 정전압(Vref)의 레벨은 다음 식 1에 의한 값을 가진다.

Vref = Vbe1 + Vt × (R2/R3) × ln(n)

( n은 제1 바이폴라 트랜지스터와 제2 바이폴라 트랜지스터의 area비,

R1 = R2 )

상기 식에서 출력 정전압(Vref)의 레벨이 제1 바이폴라 트랜지스터(Q1)의 베이스-이미터간 전압(Vbe1)에 따라 결정됨을 알 수 있는데, 이러한 관계는 다음과 같은 문제점을 야기시킨다.

우선, 외부의 환경 변화나 바이폴라 트랜지스터의 품질의 열화등에 의해 상기 베이스-이미터간 전압이 변동하는 경우 바람직한 정전압 특성을 기대하기 어렵게 되는 문제점이 있다.

한편, 상기 식 1의 관계는 다른 관점에서는 정전압 생성 회로의 출력 정전압 레벨을 용도에 맞게 의도적으로 변경할 수 있는 장점으로 될 가능성이 있으나, 종래 기술에 의한 정전압 생성 회로는 이와 같은 장점을 살릴 수 없었다.

본 발명은 상기 문제점들을 해결하기 위하여 안출된 것으로서, 출력 정전압의 스테틱(static) 특성을 보장할 수 있는 정전압 생성 회로를 제공하는데 그 목적이 있다.

또한, 본 발명은 출력 정전압의 레벨을 임의로 조절할 수 있는 정전압 생성 회로를 제공하는데 다른 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 정전압 생성 회로는, 소정의 특정 전류의 크기로써 출력 정전압이 결정되는 정정압 생성 회로에 있어서, 상기 특정 전류의 유동 경로에 소정의 트리밍 전류를 공급하기 위한 트리밍 전류 공급부를 포함하는 것을 특징으로 한다.

(실시예)

본 실시예는 도 1의 종래기술의 밴드갭 정전압 생성 회로에 본 발명의 사상을 적용한 것이다.

종래기술에 대한 설명에서 살펴본 바와 같이, 종래기술의 밴드갭 정전압 회로가 출력하는 정전압의 레벨은 제1 바이폴라 트랜지스터의 베이스-이미터간 전압(Vbe)에 비례한다. 그런데, 일반적으로 바이폴라 모스트랜지스터의 베이스-이미터간 전압(Vbe)은 다음 식 2에 따라, 콜렉터 전류(Ic)가 증가함에 따라 증가하게 된다.

Vbe = Vt × ln(Ic/Is)

( Ic는 바이폴라 모스트랜지스터의 콜렉터 전류,

Is는 바이폴라 모스트랜지스터의 역포화 전류,

Vt는 바이폴라 모스트랜지스터의 thermal Voltage )

상기 식 1 및 식 2로부터, 상기 도 1의 제1 바이폴라 트랜지스터(Q1)의 콜렉터 전류(Ic)를 변경하여 밴드갭 정전압 생성 회로의 출력 전압을 조절할 수 있음을 알 수 있다. 이에 따라, 본 실시예에서는 상기 제1 바이폴라 트랜지스터의 콜렉터가 연결되는 노드에 소정의 트리밍 전류를 공급하기 위한 트리밍 전류 생성부(200)를 구비하는 구조를 가진다.

도 2에 도시한 바와 같은 본 실시예의 정전압 생성 회로는, 각 콜렉터가 전원전압단(VCC)쪽에 연결되며, 각 이미터가 접지전압단(GND)쪽에 연결되며, 서로 병렬 연결 관계인 제1 바이폴라 트랜지스터(Q1) 및 제2 바이폴라 트랜지스터(Q2); 상기 제1 바이폴라 트랜지스터(Q1)의 콜렉터 및 전원전압단(VCC) 사이와 상기 제2 바이폴라 트랜지스터(Q2)의 콜렉터 및 전원전압단(VCC) 사이에 배치되는 출력 전압 레벨 조정용 저항 집합(120); 제1 바이폴라 트랜지스터(Q1)의 전류 유동 경로 상의 제1 노드(A)와, 제2 바이폴라 트랜지스터(Q2)의 전류 유동 경로 상의 제2 노드(B)의 전위차를 증폭하기 위한 증폭기; 상기 증폭기 출력에 따라 전원전압단(VCC)으부터 상기 제1 바이폴라 트랜지스터(Q1) 및 제2 바이폴라 트랜지스터(Q2)로 유입되는 전류량을 조절하기 위한 경로 조절 모스트랜지스터(MP1); 및 상기 제1 바이폴라 모스트랜지스터(Q1)의 콜렉터에 출력단이 연결되는 트리밍 전류 생성부(200)를 포함한다.

본 실시예의 특징부를 이루는 트리밍 전류 생성부(200)는, 트리밍 저항기(Rt); 상기 트리밍 저항기(Rt)의 저항값에 따른 원시 트리밍 전류(Itr)를 생성하기 위한 원시 트리밍 전류 생성부(220); 및 상기 제1 바이폴라 모스트랜지스터(Q1)의 콜렉터로 상기 원시 트리밍 전류(Itr)가 미러링된 트리밍 전류(Itrm)를 공급하기 위한 트리밍 전류 공급부(MP4)를 포함한다.

도시한 상기 출력 전압 조정용 저항 집합(120)은, 제1 바이폴라 트랜지스터(Q1)의 콜렉터쪽에 연결되는 제1 저항기(R1)와; 제2 바이폴라 트랜지스터(Q2)의 콜렉터쪽에 연결되는 제2 저항기(R2) 및 제3 저항기(R3)로 구성하였다. 제1 저항기 내지 제3 저항기(R1, R2, R3)의 각 저항값은 식 1의 파라미터가 되어 출력 정전압(Vref)을 결정하는 요인이 되지만, 상기 3개의 저항기(R1, R2, R3)의 저항값들과 2 개의 바이폴라 트랜지스터(Q1, Q2)의 특성 수치(area 면적, 도핑 노도 등)는 상호 밀접하게 매칭되어 있어서, 어느 한 저항기의 저항값을 변경하여 출력전압을 변경하는 것은 극히 곤란하다.

본 실시예의 트리밍 저항기(Rt)는, 상기 2개의 바이폴라 트랜지스터(Q1, Q2)의 전류 유동 경로에서 격리되어 있으므로, 그 저항값의 변경은 제1 저항기 내지 제3 저항기(R1, R2, R3) 및 제1 내지 제2 바이폴라 트랜지스터(Q1, Q2)의 상호 매칭에 영향을 주지 않게 된다.

상기 원시 트리밍 전류 생성부(220)는, 소스가 전원전압단(VCC)에 연결되며 상호간 전류 미러를 형성하는 제1 피모스트랜지스터(MP2)와 제2 피모스트랜지스터(MP3); 드레인이 상기 제1 피모스트랜지스터(MP2)의 드레인에 연결되며, 소스가 접지전압단(GND)에 연결되는 제1 엔모스트랜지스터(MN1); 및 드레인이 상기 제2 피모스트랜지스터(MP3)의 드레인에 연결되며, 소스가 상기 트리밍 저항기(Rt)에 연결되며, 상기 제2 피모스트랜지스터(MP3)와 전류 미러를 형성하는 제2 엔모스트랜지스터(MN2)를 포함한다.

2개의 전류 미러를 구성하는 2쌍의 모스트랜지스터 중 서로 대각선 위치에 있는 2개의 모스트랜지스터(MP3와 MN1, 또는 MP2와 MN2)의 드레인과 게이트를 연결함으로써, 2개의 전류 유동 경로에 흐르는 전류의 동일성 및 정전류성(static)을 보장한다. 상기 2개의 전류 유동 경로에 흐르는 각 전류를 원시 트리밍 전류(Itr)라 칭하기로 하는데, 원시 트리밍 전류(Itr)는 상기 제2 엔모스트랜지스터(MN2)의 소스와 접지전압단(GND) 사이에 연결되는 트리밍 저항기(Rt)의 저항값에 따라 크기 를 조절할 수 있다. 즉, 트리밍 저항값이 커지면 원시 트리밍 전류(Itr)는 작아지고, 트리밍 저항이 작아지면 원시 트리밍 전류(Itr)는 커지게 된다.

상기 트리밍 전류 공급부(MP4)는 소스가 전원전압단(VCC)에 연결되고, 드레인이 제1 바이폴라 트랜지스터(Q1)의 콜렉터에 연결되며, 제1 피모스트랜지스터(MP2) 및 제2 피모스트랜지스터(MP3)와 전류 미러를 형성하는 트리밍 전류 공급 모스트랜지스터(MP4)로 이루어진다. 트리밍 전류 공급 모스트랜지스터(MP4)는 피모스트랜지스터이며, 그 게이트는 제2 피모스트랜지스터(MP3)의 게이트에 연결되어 있으므로, 트리밍 전류 공급 모스트랜지스터(MP4)의 드레인에서 출력되는 트리밍 전류(Itrm)는 원시 트리밍 전류(Itr)와 크기가 같게 된다.

따라서, 원시 트리밍 전류 생성부(220) 및 트리밍 전류 공급부(MP4)를 포함하는 트리밍 전류 생성부(200)는 트리밍 저항기(Rt)의 저항값으로써 조절이 가능한 트리밍 전류(Itr)를 제1 바이폴라 트랜지스터(Q1)의 콜렉터 전류(Ict)에 추가하게 된다.

결국, 상기 식 1 및 식 2의 관계에 따라, 트리밍 저항값의 조절은 트리밍 전류(Itr)의 변동을 가져오며, 트리밍 전류(Itr)의 변동은 제1 바이폴라 트랜지스터(Q1)의 콜렉터 전류(Ict)에 추가되며, 제1 바이폴라 트랜지스터(Q1)의 콜렉터 전류(Ict)의 변동은 식 2에 따라 제1 바이폴라 모스트랜지스터(Q1)의 베이스-이미터간 전압(Vbe)의 변동을 초래한다. 식 1에 따라 제1 바이폴라 모스트랜지스터(Q1)의 베이트-이미터간 전압(Vbe) 변동은 본 실시예의 정전압 생성 회로가 출력하는 정전압의 변동을 초래한다. 즉, 트리밍 저항값의 조절이 트리밍 전류(Itr)의 변동을 거쳐 출력 정전압(Vref)의 변동을 야기하는데, 도 3에 트리밍 전류(Itr)와 출력 정전압(Vref)과의 관계를 도시였으며, 도시한 바와 같이 트리밍 전류(Itr)와 출력 정전압(Vref)은 거의 선형적인 관계를 가짐을 알 수 있다.

반도체 소자 내에 구현하는 경우, 외부의 트리밍 저항기(Rt)를 연결하기 위한 입출력 단자 2개를 별도로 구비하는 것이 바람직하다. 이 경우 반도체 소자의 내부 전원전압 튜닝(정밀조정) 과정은, 상기 입출력 단자에 가변 저항기를 연결하여, 가변 저항값을 변경하면서 내부 전원전압을 측정하여 원하는 내부 전원전압을 얻을 수 있는 저항값(트리밍 저항값)을 결정한다. 이후, 상기 반도체 소자가 포함되는 제품의 양산시에는 상기 결정된 트리밍 저항값을 가지는 저항기를 연결하여 생산하게 된다. 또는 양산 자체를 가변 저항기로 트리밍 저항기를 구현하고, 각 제품마다 튜닝토록 실시할 수도 있다.

본 발명의 사상을 종래의 밴드갭 정전압 생성 회로에 적용한 정전압 생성 회로를 실시하면, 출력 정전압의 레벨을 결정하는 바이폴라 트랜지스터의 베이스 에미터간 전압을 강제적으로 일정하게 유지시키므로, 정전압 특성 품질의 향상 효과를 가져온다.

또한, 정전압 생성 회로가 내장되는 반도체 소자의 외부에 위치한 트리밍 저항의 크기에 따라, 요망하는 레벨로 정전압을 조절할 수 있는 효과가 있다.

Claims (6)

1. 삭제
2. 각 콜렉터가 전원전압단쪽에 연결되며, 각 이미터가 접지전압단쪽에 연결되며, 서로 병렬 연결 관계인 제1 바이폴라 트랜지스터 및 제2 바이폴라 트랜지스터;

   상기 제1 바이폴라 트랜지스터의 콜렉터 및 전원전압단 사이와 상기 제2 바이폴라 트랜지스터의 콜렉터 및 전원전압단 사이에 배치되는 출력 전압 레벨 조정용 저항 집합;

   제1 바이폴라 트랜지스터의 전류 유동 경로 상의 제1 노드와, 제2 바이폴라 트랜지스터의 전류 유동 경로 상의 제2 노드의 전위차를 증폭하기 위한 증폭기;

   상기 증폭기 출력에 따라 전원전압단으부터 상기 제1 바이폴라 트랜지스터 및 제2 바이폴라 트랜지스터로 유입되는 전류량을 조절하기 위한 경로 조절 모스트랜지스터;

   상기 제1 바이폴라 모스트랜지스터의 콜렉터에 출력단이 연결되는 트리밍 전류 생성부

   를 포함하는 정전압 생성 회로.
3. 제2항에 있어서, 상기 트리밍 전류 생성부는,

   트리밍 저항;

   상기 트리밍 저항의 저항값에 따른 원시 트리밍 전류를 생성하기 위한 원시 트리밍 전류 생성부; 및

   상기 제1 바이폴라 모스트랜지스터의 콜렉터로 상기 원시 트리밍 전류가 미러링된 트리밍 전류를 공급하기 위한 트리밍 전류 공급부

   를 포함하는 정전압 생성 회로.
4. 제3항에 있어서, 상기 원시 트리밍 전류 생성부는,

   소스가 전원전압단(VCC)에 연결되며 상호간 전류 미러를 형성하는 제1 피모스트랜지스터와 제2 피모스트랜지스터;

   드레인이 상기 제1 피모스트랜지스터의 드레인에 연결되며, 소스가 접지전압단에 연결되는 제1 엔모스트랜지스터; 및

   드레인이 상기 제2 피모스트랜지스터의 드레인에 연결되며, 소스가 상기 트리밍 저항에 연결되며, 상기 제2 피모스트랜지스터와 전류 미러를 형성하는 제2 엔모스트랜지스터

   를 포함하는 정전압 생성 회로.
5. 제3항에 있어서, 상기 트리밍 저항은,

   정전압 생성 회로의 외부에 위치하는 가변 저항기인 정전압 생성 회로.
6. 제2항 내지 제5항 중 어느 한 항에 있어서,

   상기 경로 조절 모스트랜지스터의 드레인단에 정전압 출력 라인이 연결되는 정전압 생성 회로.

Images