JPH05218290A - 半導体装置の温度補償型基準電圧発生回路 - Google Patents
半導体装置の温度補償型基準電圧発生回路Info
- Publication number
- JPH05218290A JPH05218290A JP2291392A JP2291392A JPH05218290A JP H05218290 A JPH05218290 A JP H05218290A JP 2291392 A JP2291392 A JP 2291392A JP 2291392 A JP2291392 A JP 2291392A JP H05218290 A JPH05218290 A JP H05218290A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reference voltage
- resistor
- semiconductor device
- generating circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】 任意の出力電圧で温度特性をキャンセルで
き、汎用性の向上を図ることができる半導体装置の温度
補償型基準電圧発生回路を実現する。 【構成】 ダイオードＱ１′、Ｑ２′のエミッタ面積に
比を持たせ、バンドギャップ電圧ΔＶBEを抵抗ＲOの両
端に発生させて線路Ｌ２に基準定電流ＩOを発生させ
る。そして、該基準定電流ＩOを、抵抗Ｒ1と、抵抗
ＲA、ＲBおよびＰＮＰトランジスタＱ３で構成される増
倍回路とが直列接続された線路Ｌ３に流し、最終的に線
路Ｌ３に接続された出力端子を介して任意の出力レベル
の基準電圧ＶOUTを得る。
き、汎用性の向上を図ることができる半導体装置の温度
補償型基準電圧発生回路を実現する。 【構成】 ダイオードＱ１′、Ｑ２′のエミッタ面積に
比を持たせ、バンドギャップ電圧ΔＶBEを抵抗ＲOの両
端に発生させて線路Ｌ２に基準定電流ＩOを発生させ
る。そして、該基準定電流ＩOを、抵抗Ｒ1と、抵抗
ＲA、ＲBおよびＰＮＰトランジスタＱ３で構成される増
倍回路とが直列接続された線路Ｌ３に流し、最終的に線
路Ｌ３に接続された出力端子を介して任意の出力レベル
の基準電圧ＶOUTを得る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の温度補償
型基準電圧発生回路に関し、より詳しくは任意の出力電
圧で温度特性をキャンセルすることができる半導体装置
の温度補償型基準電圧発生回路に関する。
型基準電圧発生回路に関し、より詳しくは任意の出力電
圧で温度特性をキャンセルすることができる半導体装置
の温度補償型基準電圧発生回路に関する。
【０００２】
【従来の技術】半導体能動素子であるトランジスタ等を
備えた半導体装置においては、温度ドリフトを補償する
ために温度補償型基準電圧発生回路を設ける必要があ
る。
備えた半導体装置においては、温度ドリフトを補償する
ために温度補償型基準電圧発生回路を設ける必要があ
る。
【０００３】図２はこの種の温度補償型基準電圧発生回
路の一従来例を示す。以下にその回路構成を動作と共に
説明する。電源ＶCCとＧＮＤとの間には、以下に示す回
路要素をそれぞれ直列接続した線路Ｌ１、Ｌ２、Ｌ３が
並列接続されている。この内、線路Ｌ１にはＭＯＳトラ
ンジスタＭ１、Ｍ４およびダイオードＱ１′が直列接続
され、線路Ｌ２にはＭＯＳトランジスタＭ２、Ｍ５、抵
抗Ｒ0およびダイオードＱ２′が直列接続されている。
また、線路Ｌ３にはＭＯＳトランジスタＭ３、抵抗Ｒ1
およびダイオードＱ３′が接続されている。
路の一従来例を示す。以下にその回路構成を動作と共に
説明する。電源ＶCCとＧＮＤとの間には、以下に示す回
路要素をそれぞれ直列接続した線路Ｌ１、Ｌ２、Ｌ３が
並列接続されている。この内、線路Ｌ１にはＭＯＳトラ
ンジスタＭ１、Ｍ４およびダイオードＱ１′が直列接続
され、線路Ｌ２にはＭＯＳトランジスタＭ２、Ｍ５、抵
抗Ｒ0およびダイオードＱ２′が直列接続されている。
また、線路Ｌ３にはＭＯＳトランジスタＭ３、抵抗Ｒ1
およびダイオードＱ３′が接続されている。
【０００４】なお、ＭＯＳトランジスタの内、ＭＯＳト
ランジスタＭ１、Ｍ２、Ｍ３はＰチャネルのＭＯＳトラ
ンジスタであり、ＭＯＳトランジスタＭ４、Ｍ５はＮチ
ャネルのＭＯＳトランジスタである。
ランジスタＭ１、Ｍ２、Ｍ３はＰチャネルのＭＯＳトラ
ンジスタであり、ＭＯＳトランジスタＭ４、Ｍ５はＮチ
ャネルのＭＯＳトランジスタである。
【０００５】このような回路構成において、ダイオード
Ｑ１′、Ｑ２′のエミッタ面積に比を持たせ、バンドギ
ャップ電圧ΔＶBEを抵抗ＲOの両端に発生させて線路Ｌ
２に基準定電流ＩOを発生させる。そして、該基準定電
流ＩOをカレントミラー回路で抵抗Ｒ1とダイオードＱ
３′とを直列に接続した線路Ｌ３に流し、該線路Ｌ３に
接続された出力端子を介して基準電圧ＶOUTを得てい
る。
Ｑ１′、Ｑ２′のエミッタ面積に比を持たせ、バンドギ
ャップ電圧ΔＶBEを抵抗ＲOの両端に発生させて線路Ｌ
２に基準定電流ＩOを発生させる。そして、該基準定電
流ＩOをカレントミラー回路で抵抗Ｒ1とダイオードＱ
３′とを直列に接続した線路Ｌ３に流し、該線路Ｌ３に
接続された出力端子を介して基準電圧ＶOUTを得てい
る。
【０００６】今、ダイオードＱ１′、Ｑ２′のエミッタ
面積の比を１：ｎとすると、抵抗ＲOの両端に発生する
バンドギャップ電圧ΔＶBEは下記（１）式で示される。
面積の比を１：ｎとすると、抵抗ＲOの両端に発生する
バンドギャップ電圧ΔＶBEは下記（１）式で示される。
【０００７】ΔＶBE＝ＶTｌnｎ …（１） 但し、ＶT＝ｋＴ／ｑであり、 ｋ：ボルツマン定数、 Ｔ：絶対温度、 ｑ：電子の電荷量 である。
【０００８】また、抵抗ＲOにより発生する基準定電流
ＩOは下記（２）式で示される。
ＩOは下記（２）式で示される。
【０００９】ＩO ＝（ＶT／ＲO）・ｌnｎ …（２） また、基準電圧ＶOUTは下記（３）式で示される。
【００１０】 ＶOUT＝（Ｒ1／Ｒ0）・ＶTｌnｎ …（３） ここで、基準電圧発生ＶOUTの温度特性をφとするため
には、上記（３）式を絶対温度Ｔで偏微分して、φとな
る条件を（３）式に与える必要がある。すなわち、下記
（４）式を満足する条件を上記（３）式に与える必要が
ある。
には、上記（３）式を絶対温度Ｔで偏微分して、φとな
る条件を（３）式に与える必要がある。すなわち、下記
（４）式を満足する条件を上記（３）式に与える必要が
ある。
【００１１】
【数１】
【００１２】よって、下記（５）式を満たすＲ1、Ｒ0、
ｎを選べば温度特性がφの基準電圧ＶOUTを得ることが
できる。
ｎを選べば温度特性がφの基準電圧ＶOUTを得ることが
できる。
【００１３】 （Ｒ1／Ｒ0）ｌnｎ＝ｑ／ｋ〔ｍＶ／゜Ｃ〕…（５）
【００１４】
【発明が解決しようとする課題】上記従来の基準電圧発
生回路において、温度特性がφの基準電圧ＶOUTを得よ
うとすると、（５）式を満たす必要があることは上述の
通りであるが、（５）式の右辺は定数（＝ｃｏｎｓｔ）
であるため、（Ｒ1／Ｒ0）ｌnｎ≒２３で一定の値とな
る。
生回路において、温度特性がφの基準電圧ＶOUTを得よ
うとすると、（５）式を満たす必要があることは上述の
通りであるが、（５）式の右辺は定数（＝ｃｏｎｓｔ）
であるため、（Ｒ1／Ｒ0）ｌnｎ≒２３で一定の値とな
る。
【００１５】そうすると、上記（３）式において、ＶT
≒２６ｍＶ（Ｔ＝３００゜Ｋ）、ＶBE≒０．６５（Ｔ＝
３００゜Ｋ）とすると、基準電圧ＶOUTはＶOUT≒１．２
５〔Ｖ〕となる。
≒２６ｍＶ（Ｔ＝３００゜Ｋ）、ＶBE≒０．６５（Ｔ＝
３００゜Ｋ）とすると、基準電圧ＶOUTはＶOUT≒１．２
５〔Ｖ〕となる。
【００１６】以上のように、従来の基準電圧発生回路に
おいては、基準電圧ＶOUTと温度特性φとの関係が一義
的に定まるため、１．２５Ｖ以外の基準電圧を得ようと
すると温度特性をφにすることができなくなる。このこ
とは、任意の出力電圧で温度特性をキャンセルできない
ことを意味し、基準電圧発生回路の汎用性の向上を図る
上で限界があった。
おいては、基準電圧ＶOUTと温度特性φとの関係が一義
的に定まるため、１．２５Ｖ以外の基準電圧を得ようと
すると温度特性をφにすることができなくなる。このこ
とは、任意の出力電圧で温度特性をキャンセルできない
ことを意味し、基準電圧発生回路の汎用性の向上を図る
上で限界があった。
【００１７】本発明はこのような従来技術の欠点を解決
するものであり、任意の出力電圧で温度特性をキャンセ
ルでき、汎用性の向上を図ることができる半導体装置の
温度補償型基準電圧発生回路を提供することを目的とす
る。
するものであり、任意の出力電圧で温度特性をキャンセ
ルでき、汎用性の向上を図ることができる半導体装置の
温度補償型基準電圧発生回路を提供することを目的とす
る。
【００１８】
【課題を解決するための手段】本発明の半導体装置の温
度補償型基準電圧発生回路は、ＰＮＰトランジスタと抵
抗を有するバンドギャップ電圧増倍回路と、該バンドギ
ャップ電圧増倍回路に直列接続された抵抗とを備え、該
バンドギャップ電圧増倍回路と該抵抗との接続回路に基
準電流を通電するようにしてなり、そのことにより上記
目的が達成される。
度補償型基準電圧発生回路は、ＰＮＰトランジスタと抵
抗を有するバンドギャップ電圧増倍回路と、該バンドギ
ャップ電圧増倍回路に直列接続された抵抗とを備え、該
バンドギャップ電圧増倍回路と該抵抗との接続回路に基
準電流を通電するようにしてなり、そのことにより上記
目的が達成される。
【００１９】
【作用】上記のようにＰＮＰトランジスタと抵抗とでバ
ンドギャップ電圧増倍回路を構成し、バンドギャップ電
圧増倍回路と該バンドギャップ電圧増倍回路に直列接続
された抵抗で構成される接続回路に基準電流を通電する
と、後述の（８）式で示されるように、種々の温度特性
をキャンセルできる任意の出力電圧ＶOUTを得ることが
できる。
ンドギャップ電圧増倍回路を構成し、バンドギャップ電
圧増倍回路と該バンドギャップ電圧増倍回路に直列接続
された抵抗で構成される接続回路に基準電流を通電する
と、後述の（８）式で示されるように、種々の温度特性
をキャンセルできる任意の出力電圧ＶOUTを得ることが
できる。
【００２０】
【実施例】以下に本発明の実施例を説明する。
【００２１】図１は本発明半導体装置の温度補償型基準
電圧発生回路の回路構成を示す。以下にその回路構成を
動作と共に説明する。
電圧発生回路の回路構成を示す。以下にその回路構成を
動作と共に説明する。
【００２２】電源ＶCCとＧＮＤとの間には、以下に示す
回路要素をそれぞれ直列接続した線路Ｌ１、Ｌ２、Ｌ３
が並列接続されている。この内、線路Ｌ１にはＭＯＳト
ランジスタＭ１、Ｍ４およびダイオードＱ１′が直列接
続され、線路Ｌ２にはＭＯＳトランジスタＭ２、Ｍ５、
抵抗Ｒ0およびダイオードＱ２′が直列接続されてい
る。また、線路Ｌ３にはＭＯＳトランジスタＭ３および
抵抗Ｒ1、ＲA、ＲBが直列接続され、かつ抵抗ＲAの両端
にＰＮＰ構造のトランジスタ（以下ＰＮＰトランジスタ
という）Ｑ３が接続されている。
回路要素をそれぞれ直列接続した線路Ｌ１、Ｌ２、Ｌ３
が並列接続されている。この内、線路Ｌ１にはＭＯＳト
ランジスタＭ１、Ｍ４およびダイオードＱ１′が直列接
続され、線路Ｌ２にはＭＯＳトランジスタＭ２、Ｍ５、
抵抗Ｒ0およびダイオードＱ２′が直列接続されてい
る。また、線路Ｌ３にはＭＯＳトランジスタＭ３および
抵抗Ｒ1、ＲA、ＲBが直列接続され、かつ抵抗ＲAの両端
にＰＮＰ構造のトランジスタ（以下ＰＮＰトランジスタ
という）Ｑ３が接続されている。
【００２３】抵抗ＲAおよびＲBとＰＮＰトランジスタＱ
３とで、バンドギャップ電圧ＶBの増倍回路が形成され
る。なお、ＭＯＳトランジスタの内、ＭＯＳトランジス
タＭ１、Ｍ２、Ｍ３はＰチャネルのＭＯＳトランジスタ
であり、ＭＯＳトランジスタＭ４、Ｍ５はＮチャネルの
ＭＯＳトランジスタである。
３とで、バンドギャップ電圧ＶBの増倍回路が形成され
る。なお、ＭＯＳトランジスタの内、ＭＯＳトランジス
タＭ１、Ｍ２、Ｍ３はＰチャネルのＭＯＳトランジスタ
であり、ＭＯＳトランジスタＭ４、Ｍ５はＮチャネルの
ＭＯＳトランジスタである。
【００２４】上記の回路構成において、ダイオードＱ
１′、Ｑ２′のエミッタ面積に比を持たせ、バンドギャ
ップ電圧ΔＶBEを抵抗ＲOの両端に発生させて線路Ｌ２
に基準定電流ＩOを発生させる。そして、該基準定電流
ＩOを抵抗Ｒ1と上記の増倍回路とからなる直列接続回路
に流し、最終的に線路Ｌ３に接続された出力端子を介し
て任意の出力レベルの基準電圧ＶOUTを得ている。以下
にその詳細を説明する。
１′、Ｑ２′のエミッタ面積に比を持たせ、バンドギャ
ップ電圧ΔＶBEを抵抗ＲOの両端に発生させて線路Ｌ２
に基準定電流ＩOを発生させる。そして、該基準定電流
ＩOを抵抗Ｒ1と上記の増倍回路とからなる直列接続回路
に流し、最終的に線路Ｌ３に接続された出力端子を介し
て任意の出力レベルの基準電圧ＶOUTを得ている。以下
にその詳細を説明する。
【００２５】今、ダイオードＱ１′とＱ２′のエミッタ
面積の比を１：ｎとすると、抵抗ＲOの両端に発生する
バンドギャップ電圧ΔＶBEは上記（１）式で示され、ま
た抵抗Ｒ0により発生する基準定電流Ｉ0は上記（２）式
で示される。
面積の比を１：ｎとすると、抵抗ＲOの両端に発生する
バンドギャップ電圧ΔＶBEは上記（１）式で示され、ま
た抵抗Ｒ0により発生する基準定電流Ｉ0は上記（２）式
で示される。
【００２６】また、出力電圧（基準電圧）ＶOUTは、上
記のように抵抗ＲAおよびＲBとＰＮＰトランジスタＱ３
とで増倍回路を構成しているため、下記（６）で示され
る値となる。
記のように抵抗ＲAおよびＲBとＰＮＰトランジスタＱ３
とで増倍回路を構成しているため、下記（６）で示され
る値となる。
【００２７】 ＶOUT＝（Ｒ1／Ｒ0 ）・ＶTｌnｎ＋ＶBE（１＋ＲB／ＲA） …（６） ここで、出力電圧ＶOUTの温度特性をφとするために
は、上記（６）式を絶対温度Ｔで偏微分して、φとなる
条件を（６）式に与える必要がある。すなわち、下記
（７）式を満足する条件を上記（６）式に与える必要が
ある。
は、上記（６）式を絶対温度Ｔで偏微分して、φとなる
条件を（６）式に与える必要がある。すなわち、下記
（７）式を満足する条件を上記（６）式に与える必要が
ある。
【００２８】
【数２】
【００２９】であるため、上記（７）式を変形すれば下
記（８）式を得る。
記（８）式を得る。
【００３０】 〔（Ｒ1／Ｒ0 ）・ｌnｎ〕＝〔１＋（ＲB／ＲA）〕×（ｑ／ｋ） ×２〔ｍＶ／゜Ｃ〕 …（８） 上記（８）式において、右辺の〔１＋（ＲB／ＲA）〕は
変数である。従って、上記の（８）式によれば、〔（Ｒ
1／Ｒ0 ）・ｌnｎ〕と〔１＋（ＲB／ＲA）〕の関係を適
宜選択することにより、任意の出力電圧ＶOUTを得るこ
とができる。すなわち、本発明の温度補償型基準電圧発
生回路によれば、種々の温度特性をキャンセルできる任
意の出力電圧ＶOUTを得ることができる。
変数である。従って、上記の（８）式によれば、〔（Ｒ
1／Ｒ0 ）・ｌnｎ〕と〔１＋（ＲB／ＲA）〕の関係を適
宜選択することにより、任意の出力電圧ＶOUTを得るこ
とができる。すなわち、本発明の温度補償型基準電圧発
生回路によれば、種々の温度特性をキャンセルできる任
意の出力電圧ＶOUTを得ることができる。
【００３１】
【発明の効果】以上の本発明半導体装置の温度補償型基
準電圧発生回路は、ＰＮＰトランジスタと抵抗とでバン
ドギャップ電圧増倍回路を構成し、バンドギャップ電圧
増倍回路と該バンドギャップ電圧増倍回路に直列接続さ
れた抵抗で構成される接続回路に基準電流を通電する構
成をとるので、種々の温度特性をキャンセルできる任意
の出力電圧ＶOUTを得ることができる。それ故、本発明
によれば、基準電圧発生回路の汎用性を格段に向上する
ことができる。
準電圧発生回路は、ＰＮＰトランジスタと抵抗とでバン
ドギャップ電圧増倍回路を構成し、バンドギャップ電圧
増倍回路と該バンドギャップ電圧増倍回路に直列接続さ
れた抵抗で構成される接続回路に基準電流を通電する構
成をとるので、種々の温度特性をキャンセルできる任意
の出力電圧ＶOUTを得ることができる。それ故、本発明
によれば、基準電圧発生回路の汎用性を格段に向上する
ことができる。
【図１】本発明半導体装置の温度補償型基準電圧発生回
路の構成を示す回路図。
路の構成を示す回路図。
【図２】温度補償型基準電圧発生回路の一従来例を示す
回路図。
回路図。
Ｌ１、Ｌ２、Ｌ１ 線路 Ｑ１′、Ｑ２′ダイオード Ｑ３ ＰＮＰトランジスタ Ｍ１、Ｍ２、Ｍ３ ＰチャネルのＭＯＳトランジスタ Ｍ４、Ｍ５ ＮチャネルのＭＯＳトランジスタ Ｒ0、Ｒ1、ＲA、ＲB 抵抗
Claims (1)
- 【請求項１】ＰＮＰトランジスタと抵抗を有するバンド
ギャップ電圧増倍回路と、 該バンドギャップ電圧増倍回路に直列接続された抵抗と
を備え、該バンドギャップ電圧増倍回路と該抵抗との接
続回路に基準電流を通電するようにした半導体装置の温
度補償型基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2291392A JP2721286B2 (ja) | 1992-02-07 | 1992-02-07 | 半導体装置の温度補償型基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2291392A JP2721286B2 (ja) | 1992-02-07 | 1992-02-07 | 半導体装置の温度補償型基準電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05218290A true JPH05218290A (ja) | 1993-08-27 |
| JP2721286B2 JP2721286B2 (ja) | 1998-03-04 |
Family
ID=12095883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2291392A Expired - Fee Related JP2721286B2 (ja) | 1992-02-07 | 1992-02-07 | 半導体装置の温度補償型基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2721286B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100468710B1 (ko) * | 1998-05-12 | 2005-04-06 | 삼성전자주식회사 | 반도체 기준전압 발생장치 |
| JP2012220211A (ja) * | 2011-04-04 | 2012-11-12 | New Japan Radio Co Ltd | 温度検出回路 |
| JP2013029963A (ja) * | 2011-07-28 | 2013-02-07 | New Japan Radio Co Ltd | 定電圧出力回路 |
| JP2016057962A (ja) * | 2014-09-11 | 2016-04-21 | 株式会社デンソー | 基準電圧回路及び電源回路 |
-
1992
- 1992-02-07 JP JP2291392A patent/JP2721286B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100468710B1 (ko) * | 1998-05-12 | 2005-04-06 | 삼성전자주식회사 | 반도체 기준전압 발생장치 |
| JP2012220211A (ja) * | 2011-04-04 | 2012-11-12 | New Japan Radio Co Ltd | 温度検出回路 |
| JP2013029963A (ja) * | 2011-07-28 | 2013-02-07 | New Japan Radio Co Ltd | 定電圧出力回路 |
| JP2016057962A (ja) * | 2014-09-11 | 2016-04-21 | 株式会社デンソー | 基準電圧回路及び電源回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2721286B2 (ja) | 1998-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6528979B2 (en) | Reference current circuit and reference voltage circuit | |
| JP2682470B2 (ja) | 基準電流回路 | |
| US4352056A (en) | Solid-state voltage reference providing a regulated voltage having a high magnitude | |
| US6351111B1 (en) | Circuits and methods for providing a current reference with a controlled temperature coefficient using a series composite resistor | |
| US7161340B2 (en) | Method and apparatus for generating N-order compensated temperature independent reference voltage | |
| JPH0618015B2 (ja) | 電 流 安 定 化 回 路 | |
| US6509783B2 (en) | Generation of a voltage proportional to temperature with a negative variation | |
| US4362985A (en) | Integrated circuit for generating a reference voltage | |
| US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
| US20020021116A1 (en) | Current source with low temperature dependence | |
| JPS6148168B2 (ja) | ||
| JPH07113864B2 (ja) | 電流源装置 | |
| US6144250A (en) | Error amplifier reference circuit | |
| JP4328391B2 (ja) | 電圧および電流基準回路 | |
| EP0080620B1 (en) | Band gap voltage regulator circuit | |
| JPH05218290A (ja) | 半導体装置の温度補償型基準電圧発生回路 | |
| JP2809927B2 (ja) | 定電流源回路 | |
| US6175265B1 (en) | Current supply circuit and bias voltage circuit | |
| JPH08339232A (ja) | 基準電圧回路 | |
| JP3173015B2 (ja) | Ｉｃ内の電子回路 | |
| US20020050811A1 (en) | Circuit generator of a voltage signal which is independent of temperature and has low sensitivity to variations in process parameters | |
| JP2695515B2 (ja) | 基準電圧発生回路 | |
| US6359499B1 (en) | Temperature and process independent CMOS circuit | |
| JPH0527139B2 (ja) | ||
| JP2722637B2 (ja) | バンドギャップ基準電圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971110 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |