JP2016057962A - 基準電圧回路及び電源回路 - Google Patents
基準電圧回路及び電源回路 Download PDFInfo
- Publication number
- JP2016057962A JP2016057962A JP2014185174A JP2014185174A JP2016057962A JP 2016057962 A JP2016057962 A JP 2016057962A JP 2014185174 A JP2014185174 A JP 2014185174A JP 2014185174 A JP2014185174 A JP 2014185174A JP 2016057962 A JP2016057962 A JP 2016057962A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- resistance element
- reference voltage
- npn transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
【課題】バンドギャップ電圧発生部を用いるが、オペアンプを用いることなく所定レベルの基準電圧を生成可能な基準電圧回路を提供する。【解決手段】バンドギャップ基準電圧VBGに基づいて生成される基準電流IR2に対し、所定の電流比となる出力電流を電流源I1及びI3により生成し、NPNトランジスタT7並びに抵抗素子R6及びR7からなる回路を前記出力電流が流れる経路に配置し、電圧VBEをN倍した電圧を発生させ、前記回路と直列に抵抗素子R5を接続する。【選択図】図1
Description
本発明は、バンドギャップ電圧発生部を有してなる基準電圧回路、及びその基準電圧回路を用いて構成される電源回路に関する。
従来、バンドギャップ基準電圧を用いて所定レベルの基準電圧を生成する回路は、オペアンプを用いて、バンドギャップ基準電圧を所定電圧に増幅する構成が一般的である。しかし、オペアンプを用いると回路規模が大きくなってしまうという問題がある。特許文献1には、バンドギャップ基準電圧とオペアンプとの組み合わせを回避するため、オペアンプを用いることなく、各素子の定数を調整することで温度特性をキャンセルして基準電圧を生成する回路の一例が開示されている。
本発明は、バンドギャップ電圧発生部を用いるが、オペアンプを用いることなく所定レベルの基準電圧を生成可能な基準電圧回路、及びその基準電圧回路を用いて構成される電源回路を提供することを目的とする。
請求項1記載の基準電圧回路によれば、電流生成手段は、電流源を有し、バンドギャップ基準電圧に基づいて生成される基準電流に対し、所定の電流比となる出力電流を生成する。電圧発生手段は、前記出力電流が流れる経路に配置され、pn接合の順方向電圧VfをN倍した電圧を発生させ、その電圧発生手段と直列に電圧発生用抵抗素子を接続する。
このように構成すれば、出力電圧は、基準電流に対する電流比と、電圧発生用抵抗素子の抵抗値と、電圧N・Vfとで決まるので、バンドギャップ基準電圧に基づいて所定のレベルに調整した基準電圧を生成出力できる。また、電流生成手段により生成される出力電流は電圧電流変換されることで正の温度特性を有し、電圧発生手段はpn接合による負の温度特性を有し、電圧発生用抵抗素子は正の温度特性を有する。したがって、これらの組み合わせにより出力電圧を生成することで、温度特性をキャンセルできる。
(第1実施形態)
図1に示す本実施形態の基準電圧発生回路1において、バンドギャップ電圧発生部2の出力端子(出力電圧VBG)は、抵抗素子R2(電流生成手段)及びNPNトランジスタT2の直列回路を介してグランドに接続されている。NPNトランジスタT2は、NPNトランジスタT1とミラー対を構成しており、両者のベースはNPNトランジスタT2のコレクタに接続されている。NPNトランジスタT1のコレクタは、電流源I1(電流生成手段)を介して電源に接続されている。
図1に示す本実施形態の基準電圧発生回路1において、バンドギャップ電圧発生部2の出力端子(出力電圧VBG)は、抵抗素子R2(電流生成手段)及びNPNトランジスタT2の直列回路を介してグランドに接続されている。NPNトランジスタT2は、NPNトランジスタT1とミラー対を構成しており、両者のベースはNPNトランジスタT2のコレクタに接続されている。NPNトランジスタT1のコレクタは、電流源I1(電流生成手段)を介して電源に接続されている。
電源とグランドとの間には、電流源I3(電流生成手段)、抵抗素子R5(電圧発生用抵抗素子)、NPNトランジスタT7の直列回路が接続されている。電流源I3は、電流源I1と連動して同じ定電流を供給する(I1=I3)。NPNトランジスタT7のコレクタ、ベース間には抵抗素子R6(第1抵抗素子)が接続され、ベース、エミッタ間には抵抗素子R7(第2抵抗素子)が接続されている。そして、電流源I3と抵抗素子R5との共通接続点が、基準電圧発生回路1の出力端子OUTとなっている。
抵抗素子R2に流れる電流をIR2,NPNトランジスタT1、T2のミラー比をT1/T2とすると、(1)式は(2)式のようになる。
また、NPNトランジスタT2のベース−エミッタ間電圧VBE2をとすると、
IR2=(VBG−VBE2)/R2であるから、(2)式は(3)式のようになる。
ここで、(3)式右辺第1項の係数(I3/I1)(T1/T2)(R5/R2)と、第2項の係数(1+R6/R7)とは、何れも回路定数からなり調整可能であるから、両者の値が等しくNとなるように調整する。また、NPNトランジスタT2及びT7を同一特性の素子にすれば、両者のベース−エミッタ間電圧が等しくなるから、
VBE2=VBE7=VBE
とすると、
VOUT=N・(VBG−VBE)+N・VBE
=N・VBG …(4)
となる。例えば、VBG=1.2Vであり、N=2.5とすれば、VOUT=3Vになる。
IR2=(VBG−VBE2)/R2であるから、(2)式は(3)式のようになる。
VBE2=VBE7=VBE
とすると、
VOUT=N・(VBG−VBE)+N・VBE
=N・VBG …(4)
となる。例えば、VBG=1.2Vであり、N=2.5とすれば、VOUT=3Vになる。
以上のように本実施形態によれば、バンドギャップ基準電圧VBGに基づいて生成される基準電流IR2に対し、所定の電流比となる出力電流を電流源I1及びI3により生成し、NPNトランジスタT7並びに抵抗素子R6及びR7からなる回路を前記出力電流が流れる経路に配置し、電圧VBEをN倍した電圧を発生させ、前記回路と直列に抵抗素子R5を接続した。このように構成すれば、出力電圧VOUTは、基準電流IR2に対する電流比と、抵抗素子R6及びR7の抵抗値と、電圧N・VBEとで決まる。したがって、バンドギャップ基準電圧VBGに基づいて所定のレベルに調整した基準電圧VOUTを生成出力できる。
また、基準電流IR2は、抵抗素子R2により電流に変換されるので正の温度特性を有し、ベース−エミッタ間電圧VBEは負の温度特性を有し、抵抗素子R5は正の温度特性を有しているから、これらの組み合わせにより出力電圧VOUTを生成することで、温度特性をキャンセルできる。
(第2実施形態)
以下、第1実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図2に示す第2実施形態の基準電源回路3は、基準電圧発生回路1の出力段にNPNトランジスタT6及びT8からなる電圧出力部4を追加した構成である。NPNトランジスタT6のコレクタは電源に接続されており、ベースはNPNトランジスタT8のコレクタに接続されている。NPNトランジスタT8のベースは自身のコレクタに接続されており、エミッタは抵抗素子R5に接続されている。そして、NPNトランジスタT6のエミッタが、基準電源回路3の出力端子OUTとなっている。
以下、第1実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図2に示す第2実施形態の基準電源回路3は、基準電圧発生回路1の出力段にNPNトランジスタT6及びT8からなる電圧出力部4を追加した構成である。NPNトランジスタT6のコレクタは電源に接続されており、ベースはNPNトランジスタT8のコレクタに接続されている。NPNトランジスタT8のベースは自身のコレクタに接続されており、エミッタは抵抗素子R5に接続されている。そして、NPNトランジスタT6のエミッタが、基準電源回路3の出力端子OUTとなっている。
次に、第2実施形態の作用について説明する。NPNトランジスタT8はダイオード接続されているので、そのコレクタ電位は、エミッタ電位よりも順方向電圧Vfだけ高い。そして、出力端子OUTの電位は、前記コレクタ電位より、NPNトランジスタT6のベース−エミッタ間電圧VBE6だけ低下した電位である。したがって、Vf=VBE6であれば、出力端子OUTの電位はNPNトランジスタT8のエミッタ電位に等しい。
以上のように第2実施形態によれば、基準電圧発生回路1に、NPNトランジスタT6及びT8からなる電圧出力部4を加えて基準電源回路3を構成した。したがって、電圧出力部4により、出力インピーダンスをより低い状態に変換して基準電圧VOUTを外部に出力して負荷に供給できる。
(第3実施形態)
図3に示す第3実施形態の基準電源回路5は、バンドギャップ電圧発生部6を備えており、バンドギャップ電圧発生部6は、基準電源回路3の構成の一部を共有した構成となっている。電流源I1、NPNトランジスタT1及びT2、抵抗素子R2については基準電源回路3と同様の構成であるが、抵抗素子R2の上端は、抵抗素子R1を介して電源に接続されている。
図3に示す第3実施形態の基準電源回路5は、バンドギャップ電圧発生部6を備えており、バンドギャップ電圧発生部6は、基準電源回路3の構成の一部を共有した構成となっている。電流源I1、NPNトランジスタT1及びT2、抵抗素子R2については基準電源回路3と同様の構成であるが、抵抗素子R2の上端は、抵抗素子R1を介して電源に接続されている。
また、NPNトランジスタT3は、NPNトランジスタT2とミラー対を構成しており、コレクタは抵抗素子R3を介して抵抗素子R1及びR2の共通接続点に接続され、エミッタは抵抗素子R4を介してグランドに接続されている。電源とグランドとの間には、電流源I2、NPNトランジスタT4の直列回路が接続されている。電流源I2は、電流源I1と連動して同じ定電流を供給する(I1=I2)。そして、NPNトランジスタT4のベースは、NPNトランジスタT3のコレクタに接続されている。NPNトランジスタT5のコレクタは電源に接続され、ベースはNPNトランジスタT4のコレクタに接続され、エミッタは抵抗素子R1及びR3の共通接続点に接続されている。以上がバンドギャップ電圧発生部6を構成しており、電流源I3以降の構成は基準電源回路3と同じである。
次に、第3実施形態の作用について説明する。バンドギャップ電圧発生部6を構成するNPNトランジスタT1、T4に同じ特性の素子を用い、I1=I2とすることで、NPNトランジスタT2及びT3のコレクタ電位が等しくなる。そして、NPNトランジスタT5のエミッタ電位がバンドギャップ電圧VBGとなる。また、出力電圧VOUTの調整作用については、第1実施形態と同様である。
以上のように第3実施形態によれば、基準電源回路5は、電流源I1、NPNトランジスタT1及びT2、並びにバンドギャップ電圧VBGに基づき基準電圧IR2を生成する抵抗素子R2をバンドギャップ電圧発生部6と共通化して構成したので、少ない素子数でより小型に構成できる。
(第4実施形態)
図4に示す第4実施形態の基準電源回路7は、第2実施形態の基準電源回路3における抵抗素子R5を、NPNトランジスタT7のエミッタとグランドとの間に配置したものである。
図4に示す第4実施形態の基準電源回路7は、第2実施形態の基準電源回路3における抵抗素子R5を、NPNトランジスタT7のエミッタとグランドとの間に配置したものである。
(第5実施形態)
図5に示す第5実施形態の基準電源回路8は、第1実施形態の基準電源回路1における電流源I3に接続される各素子の接続順を、抵抗素子R5、NPNトランジスタT7並びに抵抗素子R6及びR7、NPNトランジスタT8に置き換えたものである。
図5に示す第5実施形態の基準電源回路8は、第1実施形態の基準電源回路1における電流源I3に接続される各素子の接続順を、抵抗素子R5、NPNトランジスタT7並びに抵抗素子R6及びR7、NPNトランジスタT8に置き換えたものである。
(第6、第7実施形態)
図6に示す第6実施形態の基準電源回路9は、第2実施形態の基準電源回路3におけるNPNトランジスタT8を、ダイオードD1に置き換えたものである。
また、図7に示す第7実施形態の基準電源回路10は、基準電源回路3におけるNPNトランジスタT8を、ツェナーダイオードZD1に置き換えたものである。
図6に示す第6実施形態の基準電源回路9は、第2実施形態の基準電源回路3におけるNPNトランジスタT8を、ダイオードD1に置き換えたものである。
また、図7に示す第7実施形態の基準電源回路10は、基準電源回路3におけるNPNトランジスタT8を、ツェナーダイオードZD1に置き換えたものである。
(第8実施形態)
図8に示す第8実施形態の基準電源回路11は、基準電源回路3におけるNPNトランジスタT7を、PNPトランジスタT9に置き換えたものである。すなわち、PNPトランジスタ9のエミッタは抵抗素子R5に接続され、コレクタはグランドに接続されている。
図8に示す第8実施形態の基準電源回路11は、基準電源回路3におけるNPNトランジスタT7を、PNPトランジスタT9に置き換えたものである。すなわち、PNPトランジスタ9のエミッタは抵抗素子R5に接続され、コレクタはグランドに接続されている。
(第9実施形態)
図9に示す第8実施形態の基準電源回路12は、基準電源回路3におけるNPNトランジスタT8(電圧発生手段)のコレクタ、ベース間に抵抗素子R8(電圧発生手段)を接続し、ベース、エミッタ間に抵抗素子R9(電圧発生手段)を接続したものである。このように構成すれば、NPNトランジスタT8のベース、エミッタ間電圧VBE8を、抵抗素子R8及びR9の抵抗比に応じた倍率で増幅することができる。
図9に示す第8実施形態の基準電源回路12は、基準電源回路3におけるNPNトランジスタT8(電圧発生手段)のコレクタ、ベース間に抵抗素子R8(電圧発生手段)を接続し、ベース、エミッタ間に抵抗素子R9(電圧発生手段)を接続したものである。このように構成すれば、NPNトランジスタT8のベース、エミッタ間電圧VBE8を、抵抗素子R8及びR9の抵抗比に応じた倍率で増幅することができる。
(第10実施形態)
図10に示す第10実施形態の基準電源回路13は、基準電源回路9におけるNPNトランジスタT7並びに抵抗素子R6及びR7に替えて、ダイオードD2及びD3(電圧発生手段)の直列回路を配置したものである、このように構成すれば、前記直列回路を構成するダイオードの直列接続数を変更することで、出力電圧VOUTを、順方向電圧Vfを単位として調整できる。
図10に示す第10実施形態の基準電源回路13は、基準電源回路9におけるNPNトランジスタT7並びに抵抗素子R6及びR7に替えて、ダイオードD2及びD3(電圧発生手段)の直列回路を配置したものである、このように構成すれば、前記直列回路を構成するダイオードの直列接続数を変更することで、出力電圧VOUTを、順方向電圧Vfを単位として調整できる。
(第11実施形態)
図11に示す第10実施形態の基準電源回路14は、基準電源回路3における抵抗素子R5とNPNトランジスタT7との間にダイオードD2〜D4の直列回路(電圧発生手段)を配置した構成である。このように構成すると、以下の効果が得られる。例えば、N=4.5に設定する場合、基準電源回路3であれば、例えば
R6/R7=3.5=350kΩ/100kΩ
と抵抗値を設定するのに対し、基準電源回路14ではダイオードD2〜D4の直列回路を挿入したことで
R6/R7=3.5−3=0.5=50kΩ/100kΩ
といったように、抵抗値をより小さい値に設定できる。
図11に示す第10実施形態の基準電源回路14は、基準電源回路3における抵抗素子R5とNPNトランジスタT7との間にダイオードD2〜D4の直列回路(電圧発生手段)を配置した構成である。このように構成すると、以下の効果が得られる。例えば、N=4.5に設定する場合、基準電源回路3であれば、例えば
R6/R7=3.5=350kΩ/100kΩ
と抵抗値を設定するのに対し、基準電源回路14ではダイオードD2〜D4の直列回路を挿入したことで
R6/R7=3.5−3=0.5=50kΩ/100kΩ
といったように、抵抗値をより小さい値に設定できる。
(第12実施形態)
図12に示す第12実施形態の基準電源回路15は、第1実施形態の基準電圧発生回路1における電流源I3と抵抗素子R5との共通接続点に電圧バッファ16(電圧出力部)を接続し、電圧バッファ16の出力端子を基準電源回路15の出力端子OUTとしたものである。このように電圧バッファ16を備えることで、出力インピーダンスをより低くすると共に、電源回路としての負荷駆動能力を向上させることができる。
図12に示す第12実施形態の基準電源回路15は、第1実施形態の基準電圧発生回路1における電流源I3と抵抗素子R5との共通接続点に電圧バッファ16(電圧出力部)を接続し、電圧バッファ16の出力端子を基準電源回路15の出力端子OUTとしたものである。このように電圧バッファ16を備えることで、出力インピーダンスをより低くすると共に、電源回路としての負荷駆動能力を向上させることができる。
(第13実施形態)
図13に示す第13実施形態の基準電源回路17は、基準電源回路3における電流源I3、NPNトランジスタT6〜T8、抵抗素子R5〜R7に対応する構成として、電流源I4(電流生成手段)、NPNトランジスタT10及びT12(電圧出力部)並びにT11(電圧発生手段)、抵抗素子R10(電圧発生用抵抗素子)並びにR11及びR12(電圧発生手段)からなる構成を並列に備えたものである。
図13に示す第13実施形態の基準電源回路17は、基準電源回路3における電流源I3、NPNトランジスタT6〜T8、抵抗素子R5〜R7に対応する構成として、電流源I4(電流生成手段)、NPNトランジスタT10及びT12(電圧出力部)並びにT11(電圧発生手段)、抵抗素子R10(電圧発生用抵抗素子)並びにR11及びR12(電圧発生手段)からなる構成を並列に備えたものである。
そして、NPNトランジスタT6、T10のエミッタが、それぞれ出力端子OUT1、OUT2となっている。このように構成すれば、出力端子OUT2側を構成する各素子の定数を適宜設定することで、出力電圧VOUT1、VOUT2を、それぞれ異なる電圧に設定することが可能になる。
(第14実施形態)
図14に示す第14実施形態の基準電圧発生回路18は、基準電源回路16よりNPNトランジスタT6、T8、T10、T12を削除したもので、電流源I3と抵抗素子R5との共通接続点を出力端子OUT1とし、電流源I4と抵抗素子R10との共通接続点を出力端子OUT2としている。このように構成すれば、基準電源回路16のような負荷駆動能力はないが、出力電圧VOUT1、VOUT2よりそれぞれ異なる基準電圧を出力できる。
図14に示す第14実施形態の基準電圧発生回路18は、基準電源回路16よりNPNトランジスタT6、T8、T10、T12を削除したもので、電流源I3と抵抗素子R5との共通接続点を出力端子OUT1とし、電流源I4と抵抗素子R10との共通接続点を出力端子OUT2としている。このように構成すれば、基準電源回路16のような負荷駆動能力はないが、出力電圧VOUT1、VOUT2よりそれぞれ異なる基準電圧を出力できる。
(第15実施形態)
図15に示す第15実施形態の基準電圧発生回路19は、基準電圧発生回路18より電流源I4を削除し、抵抗素子R10〜R12及びNPNトランジスタT11からなる構成部分を、NPNトランジスタT7とグランドとの間に直列に配置したものである。そして、NPNトランジスタT7のエミッタが出力端子OUT2となっている。このように構成した場合も、出力電圧VOUT1、VOUT2よりそれぞれ異なる基準電圧を出力できる。
図15に示す第15実施形態の基準電圧発生回路19は、基準電圧発生回路18より電流源I4を削除し、抵抗素子R10〜R12及びNPNトランジスタT11からなる構成部分を、NPNトランジスタT7とグランドとの間に直列に配置したものである。そして、NPNトランジスタT7のエミッタが出力端子OUT2となっている。このように構成した場合も、出力電圧VOUT1、VOUT2よりそれぞれ異なる基準電圧を出力できる。
本発明は上記した、又は図面に記載した実施形態にのみ限定されるものではなく、以下のような変形又は拡張可能である。
第2実施形態の基準電源回路の構成を、基準電圧発生回路に適用しても良い。また、その他の実施形態の基準電源回路に適用しても良い。
第12実施形態の電圧バッファを、第2〜第11、第13実施形態の基準電源回路に適用しても良い。
第15実施形態の基準電圧発生回路の構成を、基準電源回路に適用しても良い。
第14、第15実施形態における出力段の並列接続数、直列接続数は、それぞれ「3」以上でも良い。
第2実施形態の基準電源回路の構成を、基準電圧発生回路に適用しても良い。また、その他の実施形態の基準電源回路に適用しても良い。
第12実施形態の電圧バッファを、第2〜第11、第13実施形態の基準電源回路に適用しても良い。
第15実施形態の基準電圧発生回路の構成を、基準電源回路に適用しても良い。
第14、第15実施形態における出力段の並列接続数、直列接続数は、それぞれ「3」以上でも良い。
図面中、1は基準電圧発生回路、2はバンドギャップ電圧発生部、I1,I3は電流源(電流生成手段)、R2は抵抗素子(電流生成手段)、R5は抵抗素子(電圧発生用抵抗素子)、R6は抵抗素子(第1抵抗素子、電圧発生手段)、R7は抵抗素子(第2抵抗素子、電圧発生手段)、T7はNPNトランジスタ(電圧発生手段)を示す。
Claims (10)
- バンドギャップ基準電圧を発生させるバンドギャップ電圧発生部(2、6)と、
電流源(I1,I3)を有し、前記バンドギャップ基準電圧に基づいて生成される基準電流に対し、所定の電流比となる出力電流を生成する電流生成手段と、
前記出力電流が流れる経路に配置され、pn接合の順方向電圧VfをN(N>1)倍した電圧を発生させる電圧発生手段(R6、R7、T7、D2、D3)と、
この電圧発生手段と直列に接続される電圧発生用抵抗素子(R5)を備えることを特徴とする基準電圧回路。 - 前記電流生成手段が有する電流源と前記基準電流を生成する構成部分とが、前記バンドギャップ電圧発生部(6)を構成する要素と共通化されていることを特徴とする請求項1記載の基準電圧回路。
- 前記電圧発生手段は、前記経路に直列に接続されるNPNトランジスタ(T7)と、
前記NPNトランジスタのコレクタ−ベース間に接続される第1抵抗素子(R6)と、
前記NPNトランジスタのベース−エミッタ間に接続される第2抵抗素子(R7)とで構成されることを特徴とする請求項1又は2記載の基準電圧回路。 - 前記電圧発生手段は、前記経路に直列に接続されるPNPトランジスタ(T9)と、
前記NPNトランジスタのエミッタ−ベース間に接続される第1抵抗素子と、
前記NPNトランジスタのベース−コレクタ間に接続される第2抵抗素子とで構成されることを特徴とする請求項1又は2記載の基準電圧回路。 - 前記電圧発生手段は、2個以上のダイオード(D2、D3)で構成されることを特徴とする請求項1又は2記載の基準電圧回路。
- 前記電圧発生手段は、前記トランジスタと直列に接続される複数のダイオード(D2、D3、D4)を備えることを特徴とする請求項3又は4記載の基準電圧回路。
- 前記電流源と、前記電圧発生手段と、前記電圧発生用抵抗素子との直列回路を複数組並列に備えることを特徴とする請求項1から6の何れか一項に記載の基準電圧回路。
- 1つの電流源に対し、前記電圧発生手段と前記電圧発生用抵抗素子との直列回路を、複数直列に接続したことを特徴とする請求項1から6の何れか一項に記載の基準電圧回路。
- 請求項1から8の何れか一項に記載の基準電圧回路と、
前記電圧発生手段と前記電圧発生用抵抗素子との直列回路の端子電圧を、出力インピーダンスをより低い状態に変換して外部に出力するための電圧出力部(4、16)とを備えることを特徴とする電源回路。 - 前記電圧出力部(4)は、前記電流源と前記電圧発生手段との間に接続され、両端電圧が前記順方向電圧Vfとなる順方向電圧発生素子(T6)と、
コレクタが電源に接続され、ベースが前記電流源と前記順方向電圧発生素子との共通接続点に接続され、エミッタが電圧出力端子となるNPNトランジスタ(T8)とを備えることを特徴とする請求項9記載の電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014185174A JP2016057962A (ja) | 2014-09-11 | 2014-09-11 | 基準電圧回路及び電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014185174A JP2016057962A (ja) | 2014-09-11 | 2014-09-11 | 基準電圧回路及び電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016057962A true JP2016057962A (ja) | 2016-04-21 |
Family
ID=55758633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014185174A Pending JP2016057962A (ja) | 2014-09-11 | 2014-09-11 | 基準電圧回路及び電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016057962A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI700571B (zh) * | 2019-06-04 | 2020-08-01 | 瑞昱半導體股份有限公司 | 參考電壓產生裝置 |
CN112068634A (zh) * | 2019-06-11 | 2020-12-11 | 瑞昱半导体股份有限公司 | 参考电压产生装置 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5875221A (ja) * | 1981-10-29 | 1983-05-06 | Mitsubishi Electric Corp | 基準電圧発生回路 |
JPS6446812A (en) * | 1987-05-01 | 1989-02-21 | Nat Semiconductor Corp | Band gap voltage reference circuit including npn current bypass circuit |
JPH01258113A (ja) * | 1987-12-15 | 1989-10-16 | Gazelle Microcircuits Inc | 基準電圧発生回路 |
JPH02350A (ja) * | 1987-05-22 | 1990-01-05 | Hitachi Ltd | 半導体装置 |
JPH03225402A (ja) * | 1990-01-31 | 1991-10-04 | Fujitsu Ltd | 定電圧発生回路 |
JPH05218290A (ja) * | 1992-02-07 | 1993-08-27 | Sharp Corp | 半導体装置の温度補償型基準電圧発生回路 |
JPH05241671A (ja) * | 1992-02-28 | 1993-09-21 | Fuji Electric Co Ltd | 基準電圧発生装置および過電流防止機能付半導体装置 |
JPH0816265A (ja) * | 1994-06-29 | 1996-01-19 | Fuji Electric Co Ltd | 安定化電源回路 |
JPH08272465A (ja) * | 1995-03-31 | 1996-10-18 | Seiko Epson Corp | 出力電圧の温度特性の制御方法、この方法を用いて温度特性を調整した電圧源回路、その方法を用いて温度特性を変化させる機構を有する電圧源回路、ならびにその方法を用いて温度特性を変化させる機構を有する液晶用安定化電源回路 |
JP2010086056A (ja) * | 2008-09-29 | 2010-04-15 | Sanyo Electric Co Ltd | 定電流回路 |
-
2014
- 2014-09-11 JP JP2014185174A patent/JP2016057962A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5875221A (ja) * | 1981-10-29 | 1983-05-06 | Mitsubishi Electric Corp | 基準電圧発生回路 |
JPS6446812A (en) * | 1987-05-01 | 1989-02-21 | Nat Semiconductor Corp | Band gap voltage reference circuit including npn current bypass circuit |
JPH02350A (ja) * | 1987-05-22 | 1990-01-05 | Hitachi Ltd | 半導体装置 |
JPH01258113A (ja) * | 1987-12-15 | 1989-10-16 | Gazelle Microcircuits Inc | 基準電圧発生回路 |
JPH03225402A (ja) * | 1990-01-31 | 1991-10-04 | Fujitsu Ltd | 定電圧発生回路 |
JPH05218290A (ja) * | 1992-02-07 | 1993-08-27 | Sharp Corp | 半導体装置の温度補償型基準電圧発生回路 |
JPH05241671A (ja) * | 1992-02-28 | 1993-09-21 | Fuji Electric Co Ltd | 基準電圧発生装置および過電流防止機能付半導体装置 |
JPH0816265A (ja) * | 1994-06-29 | 1996-01-19 | Fuji Electric Co Ltd | 安定化電源回路 |
JPH08272465A (ja) * | 1995-03-31 | 1996-10-18 | Seiko Epson Corp | 出力電圧の温度特性の制御方法、この方法を用いて温度特性を調整した電圧源回路、その方法を用いて温度特性を変化させる機構を有する電圧源回路、ならびにその方法を用いて温度特性を変化させる機構を有する液晶用安定化電源回路 |
JP2010086056A (ja) * | 2008-09-29 | 2010-04-15 | Sanyo Electric Co Ltd | 定電流回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI700571B (zh) * | 2019-06-04 | 2020-08-01 | 瑞昱半導體股份有限公司 | 參考電壓產生裝置 |
CN112068634A (zh) * | 2019-06-11 | 2020-12-11 | 瑞昱半导体股份有限公司 | 参考电压产生装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101995697B1 (ko) | 기준 전압 회로 | |
JP2008108009A (ja) | 基準電圧発生回路 | |
US8786271B2 (en) | Circuit and method for generating reference voltage and reference current | |
JP5326648B2 (ja) | 基準信号発生回路 | |
US9141124B1 (en) | Bandgap reference circuit | |
JP2006262348A (ja) | 半導体回路 | |
CN105676928A (zh) | 一种带隙基准电路 | |
JP2017134756A (ja) | 電圧電流変換回路及びこれを備えたスイッチングレギュレータ | |
TWI402655B (zh) | 定電流電路 | |
KR101934598B1 (ko) | 기준 전압 회로 | |
EP3021189B1 (en) | Voltage reference source and method for generating a reference voltage | |
JP2016057962A (ja) | 基準電圧回路及び電源回路 | |
JP2008271503A (ja) | 参照電流回路 | |
KR101443178B1 (ko) | 전압제어회로 | |
JP6864516B2 (ja) | レギュレータ回路 | |
JP2013200767A (ja) | バンドギャップリファレンス回路 | |
JP2013058155A (ja) | 基準電圧回路 | |
JP2016212476A (ja) | バンドギャップリファレンス回路 | |
JPWO2008120350A1 (ja) | 基準電圧生成回路 | |
JP2014203213A (ja) | バンドギャップリファレンス回路 | |
JP4445916B2 (ja) | バンドギャップ回路 | |
JP2018045534A (ja) | 半導体回路 | |
KR100724145B1 (ko) | 씨모스 레퍼런스 회로 | |
US20130278331A1 (en) | Reference Potential Converter Circuit | |
JP2010277479A (ja) | 電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170320 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180206 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180807 |