JPH01258113A - 基準電圧発生回路 - Google Patents

基準電圧発生回路

Info

Publication number
JPH01258113A
JPH01258113A JP63315193A JP31519388A JPH01258113A JP H01258113 A JPH01258113 A JP H01258113A JP 63315193 A JP63315193 A JP 63315193A JP 31519388 A JP31519388 A JP 31519388A JP H01258113 A JPH01258113 A JP H01258113A
Authority
JP
Japan
Prior art keywords
voltage supply
transistor
terminal
current
supply terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63315193A
Other languages
English (en)
Inventor
Mark E Fitzpatrick
マーク イー.フィッツパトリック
Gary R Gouldsberry
ゲイリー アール.グーズベリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gazelle Microcircuits Inc
Original Assignee
Gazelle Microcircuits Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gazelle Microcircuits Inc filed Critical Gazelle Microcircuits Inc
Publication of JPH01258113A publication Critical patent/JPH01258113A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 従来技術 本発明は、実質的に一定な基準電圧を発生することが可
能な電子回路に関するものであって、更に詳細には、ガ
リウム砒素技術において実現することが可能なその様な
回路に関するものである。
1コ   的 本発明は、以上の点に鑑みなされたものであって、回路
が実現される技術にかかわらず極めて効率的な態様で上
述した如き種々の基準電圧及び電流を発生することが可
能な回路を提供し且つこの様な回路をガリウム砒素技術
において効果的に実現されることを可能とすることを目
的とする。
構成 広義においては、本発明は、ガリウム砒素技術において
実現される半導体装置に関するものであり、それへ電源
を印加することにより実質的に一定な基準電圧を発生す
る回路手段を有する半導体装置を提供するものである。
本発明は、更に、ガリウム砒素技術において実現した半
導体装置を提供するものであって、それへ電圧が印加さ
れると実質的に一定の電流を発生する回路手段を有する
半導体装置が提供される。
本発明は、更に、基準電圧を発生する装置を提供するも
のであって、該装置が、第一電圧供給端子と第二電圧供
給端子を有している。第−及び第二電界効果トランジス
タが前記第−及び第二電圧供給端子の間に直列接続され
ており、且つ前記第一トランジスタと動作的に関連され
ており前記第一トランジスタのピンチオフ電圧と実質的
に等しい電圧を発生するための手段が設けられている。
更に、第二トランジスタと動作的に関連しており前記第
二トランジスタのスレッシュホールド電圧と実質的に等
しい電圧を発生する手段が設けられている。前記基準電
圧は、前記第−及び第二電圧供給端子の間のノードにお
いて得られる。
本発明は、更に、電圧を発生する装置を提供するもので
あって、該装置は第一電圧供給端子と第二電圧供給端子
とを有している。デプリションモード電界効果トランジ
スタが第−及び第二電流取扱端子と電流制御端子とを有
しており、前記第一電流取扱端子は前記第一電圧供給端
子へ接続されている。抵抗が前記デプリションモード電
界効果トランジスタの前記第二電流取扱端子と前記第二
電圧供給端子とに接続されている。前記デプリションモ
ード電界効果トランジスタの電流制御端子が前記第二電
圧供給端子へ接続されており、その際に前記抵抗を横断
しての電圧が前記デプリションモード電界効果トランジ
スタのピンチオフ電圧と実質的に等しくなっている。
本発明は、更に、前記最初の抵抗を前記第二電圧供給端
子へ接続する第二抵抗を有しており、前記デプリション
モード電界効果トランジスタの前記電流制御端子は前記
第二の抵抗を介して前記第二電圧供給端子へ接続されて
いる。本発明は、更に、第−及び第二電流取扱端子と電
流制御端子とを持った第二のエンハンスメントモード電
界効果トランジスタを有している。前記第二抵抗は、前
記第二トランジスタの前記第一電流取扱端子へ接続され
ており、前記第二トランジスタの前記第二電流取扱端子
は前記第二電圧供給端子へ接続されており、その際に前
記第二抵抗は前記第二トランジスタを介して前記第二電
圧供給端子へ接続されている。前記最初のデプリション
モード電界効果トランジスタの前記電流制御端子は前記
第−及び第二抵抗の間に接続されており、第三抵抗が前
記第二トランジスタの前記第一電流取扱端子と電流制御
端子とを接続している。第四抵抗が、前記第二電圧供給
端子において前記第二トランジスタの電流制御端子へ接
続しており、前記供給電圧は前記第−及び第二抵抗の間
のノードにおいて得られる。
広義において、本発明は、更に第−及び第二端子を持っ
た可変抵抗構成体を提供するものであり、それは、前記
第一端子へ接続された第一抵抗、前記第−抵抗及び第二
端子へ接続された第二抵抗、前記第一抵抗の一端を前記
第一抵抗の他端と接続する第一遮断可能リンク、及び前
記第二抵抗の一端を前記第二端子と接続する第二遮断可
能リンク、を有することを特徴としている。
広義において、本発明は、更に、第一電圧供給端子と第
二電圧供給端子とを有しており、可変電流をシンク(吸
い込み)する一方丈質的に一定な基準電圧を発生する装
置を提供している。第一電流源が前記第一電圧供給端子
へ接続されている。
負荷が前記第一電流源へ接続されている。第二電流源が
前記負荷へ接続されており且つ前記第二電圧供給端子へ
接続されている。電界効果トランジスタは、前記第一電
流源と前記負荷との間に接続された第一電流取扱端子、
前記第二電圧供給端子へ接続された第二電流取扱端子、
前記負荷と前記第二電流源との間に接続された電流制御
端子を有している。
実施例 以下、添付の図面を参考に、本発明の具体的実施の態様
について詳細に説明する。
第1図に示したものは、トランジスタ30,32から構
成される典型的な差動対である。この実施例においては
、該トランジスタはエンハンスメントモード接合電界効
果トランジスタであって、その各々はそのドレインをそ
れぞれの抵抗RLIを介して電圧供給端子36へ接続し
ており且つそれらのソースを互いに共通接続させている
。これらのソースは、更に、別のエンハンスメントモー
ド接合電界効果トランジスタ38のドレインへ接続され
ており、該トランジスタ38のソースは抵抗40を介し
て第二電圧供給端子42へ接続しており、該端子42は
接地電圧供給端子である。反転信号A及びAが、公知の
如く、それぞれのトランジスタ30.37のゲートへ印
加される。
この様な回路の動作において、各抵抗RLIを横断して
実質的に一定な電圧の振れが発生することが所望される
ことが認識されている。しかしながら、これらの抵抗R
LIの抵抗値は温度と共に変化し更に装置の製造プロセ
スにおける変動によっても変化することが知られている
各抵抗RLIを横断しての実質的に一定な電圧の振れは
、抵抗40を横断しての電圧が製造プロセス及び温度の
変動に対して実質的に一定状態を維持することを与える
ことによって達成することが可能である。一方、トラン
ジスタ38のゲートへ印加される電圧VRIH’lを適
切に発生することによってこの特徴を達成することも可
能である。
与えられた電界効果トランジスタプロセスの場合に、2
つの異なったスレッシュホールドタイプのトランジスタ
間のスレッシュホールド電圧における差異は実質的に一
定であることが判明した。
即ち、例えば、1個のエンハンスメントと1個のデプリ
ションモードトランジスタとから2つのトランジスタが
構成されている特定の実施例において、V、−V、−一
定である。
この回路は、更に、抵抗40を横断しての電圧、即ちK
を定数としてK (V、−V、)を与えることに関係し
ている。理解される如く、これが達成されると、抵抗4
0を横断しての電圧は、温度変動及び装置の製造プロセ
スにおける変動とは無関係に実質的に一定に維持される
次に第2図及び第3図を参照して説明すると、第3図に
はデプリションモード接合電界効果トランジスタ50が
示されており、そのドレインは電圧供給端子52へ接続
されており、且つそのソースは抵抗54へ接続されてお
り、該抵抗54は接地端子の形態における第二電圧供給
端子56へ接続されている。トランジスタ50のゲート
も第二電圧供給端子56へ接続されている。第2図のグ
ラフ図は、電圧Vas(ゲートとソースを横切る電圧)
が変化する場合の、ドレインとソースを横断する電圧v
D5を印加した場合の装置を介しての電流IDとの関係
において典型的なトランジスタの性能を図示したもので
ある。図示される如く、VaSを減少させることにより
、ゲートとソースとの間の電圧が装置のピンチオフ電圧
であるvPと等しくなるまで、装置を介して流される最
大電流を減少させる。抵抗54の抵抗値が比較的高いも
のと仮定すると、外部電圧が端子52へ供給されると、
抵抗54を横断しての電圧降下(vR54”I osX
 R54)は迅速に−vPを越え、それはトランジスタ
50をターンオフする傾向となる。しかしながら、トラ
ンジスタ50がオフしていると、V5−V、であり、従
ってVas”Oであり、トランジスタ50がオンしてい
ることを意味する。その正味の降下は、トランジスタ5
0のソースが、ゲート電圧上方の約−VPにおいて平寵
させる。
従って、抵抗54を横断しての電圧は、抵抗54の抵抗
値とは無関係に、実質的に−VPである。
第4図を参照すると、エンハンスメントモード接合電界
効果トランジスタ60が示されており、そのドレインは
電圧供給端子62へ接続されており、且つそのソースは
接地端子の形態における第二電圧供給端子64へ接続さ
れている。トランジスタ60は、そのゲートをそのドレ
インへ接続しており、且つそのゲートを抵抗66へ接続
し、それは第二電圧供給端子へ接続されている。端子6
2へ供給される外部電圧及びトランジスタ60がオフ状
態において電圧供給端子62からトランジスタ60を介
して電圧供給端子64へ流れる電流を仮定すると、全て
の電流は抵抗66を介して流れる。しかしながら、電流
と抵抗66の抵抗値の積がトランジスタ60のスレッシ
ュホールド電圧vTよりも一層大きいものであるように
抵抗66の値が選択されている場合には、トランジスタ
60はオフとされることがなく、従って幾らかの電流が
トランジスタ60を介して通過せねばならない。しかし
ながら、トランジスタ60が著しくオンしていると、抵
抗66を介して流れる電流を減少させるのに十分な電流
を取り、そのことは抵抗66を横断しての電圧を降下さ
せ且つトランジスタ60をターンオフする傾向となる。
従って、トランジスタ60の寸法が十分に大きく選択さ
れると(即ち、トランジスタ60がオンしている場合に
、それを介して流れる実際の電流よりも実質的に大きな
電流をシンク(吸い込み)することが可能であることを
意味する)、トランジスタ60はちょうどオンの状態に
バイアスし、即ち、抵抗66を横断しての電圧はトラン
ジスタ60のスレッシュホールド電圧V。と実質的に等
しい。
第5図を参照すると、この回路は第4図に示した回路の
変形例であって、トランジスタ60のドレインとトラン
ジスタ60のゲートとの間に接続して抵抗68を有して
いる。理解される如く、抵抗68を介して流れる電流は
抵抗66を介して流れる電流と同一であり、且つ抵抗6
8の抵抗値を抵抗66の抵抗値のある倍数であるように
選択することによって、トランジスタ60のスレッシュ
ホールド電圧v7の倍数がノードAにおいて発生される
。例えば、抵抗68の抵抗値が抵抗66の抵抗値の3倍
であると仮定すると、これらの抵抗66.68を横断し
ての全電圧降下は4 V Tであり、それはノードAに
おける電圧と等しい。
第6図は、前述した特徴を組込んだ回路の実施例を示し
ている。図示した如く、この回路は、デプリションモー
ド接合電界効果トランジスタ80を有しており、そのド
レインは第一電圧供給端子82へ接続されており、且つ
そのソースは第一抵抗84へ接続されている。第二抵抗
86は第一抵抗84と直列しており、第二抵抗86はエ
ンハンスメントモード接合電界効果トランジスタ88の
ドレインへ接続されており、該トランジスタ88はその
ソースを接地端子である第二電圧端子90へ接続してい
る。トランジスタ80.88は直列接続されている。ト
ランジスタ80のゲートは抵抗84を介してそのソース
へ接続しており、且つ抵抗84.86の間のノードBへ
も接続されている。トランジスタ88のドレインは抵抗
92を介してそのゲートへ接続されており、そのトラン
ジスタ88のゲートも抵抗94を介して接地端子90へ
接続されている。
別のエンハンスメントモード接合電界効果トランジスタ
96は、そのゲートを抵抗84.86の間のノードBへ
接続しており(このノードは又トランジスタ80,88
の間でもある)、そのドレインを第一電圧供給端子82
へ接続されており、且つそのソースは可変抵抗98へ接
続されており、その詳細は後に説明する。可変抵抗98
は、又、別のエンハンスメントモード接合電界効果トラ
ンジスタ100のドレインへ接続されており、該トラン
ジスタ100はそのソースを接地供給端子90へ接続し
ている。トランジスタ100のゲートμ、抵抗102を
介してそのドレインへ接続しており、更に、抵抗104
を介して接地供給端子へ接続している。可変抵抗98の
出力値は、別のエンハンスメントモード接合電界効果ト
ランジスタ106のゲートへ印加され、該トランジスタ
106はそのドレインを電圧供給端子82へ接続してお
り、且つそのソースを負荷108を介して接地供給端子
90へ接続している。出力信号は、トランジスタ106
のソースからノードCにおいてとられ、且つ第1図に示
したトランジスタ38の均等物でありトランジスタ11
6,118からなるそれぞれの差動対と動作的に結合さ
れている一連のトランジスタ110,112.114の
ゲートへ印加される。
2個のトランジスタ80.88を有する回路の部分は、
実質的に一定な基準電圧(V Rpp+)発生器として
作用し、その動作について以下詳細に説明する。初期的
に、電力が端子82へ供給され、且つ一例として、抵抗
84,86,92.94が、それぞれ、5にΩ、10に
Ω、20にΩ、22にΩの値を持っているものと仮定す
ると、抵抗84を横断しての電圧降下は、実質的にトラ
ンジスタ80の一■、であり、一方抵抗86を横断して
の電圧降下は実質的にトランジスタ80の一2Vpであ
る(なぜならば、上述した如き抵抗84.86が異なっ
た値を持っており、且つ両方の抵抗84.86を介して
同一の電流が通過すると言う事実に基づく)。更に、抵
抗92を横断しての電圧降下は、実質的にトランジスタ
88のvTであり、一方抵抗94を横断しての電圧降下
も実質的にトランジスタ88のV丁である。抵抗84.
86の間のノードBは、実質的に、 2V□ −2Vp   =   2(Vt   Vp)
にある。この点において注意すべきことであるが、VT
−VPは実質的に一定である。ノードDは実質的にトラ
ンジスタ88の2v↑にある。従って、理解される如く
、本回路は、ノードBにおいて2(VT  VP)に等
しい実質的に一定な電圧を発生する。
抵抗84,86,92.94が、それぞれ、5にΩ、1
0にΩ、80にΩ、20にΩの値を持つものと仮定する
と、ノードBにおける電圧の値は以下の如くなる。
5V、(トランジスタ88)    2Vp(トランジ
スタ80) この電圧はトランジスタ96のゲートへ印加され、それ
はV。の電圧降下を与え、従ってトランジスタのソース
における電圧は4V7−2VPである。
抵抗102,104がそれぞれ20にΩ及び20にΩの
抵抗値を持つものと仮定すると、ノードFは2VTにあ
り、従って可変抵抗98から読取られ且つトランジスタ
106のゲートへ印加される電圧は以下の如くなる。
V  −K’  (V、。、抵抗98 −  V、、。
抵抗9g)  +  Vb。、抵抗98尚、K−2に’
であるから、 ”  K’  [(4Vt    2V、)  −2V
t]   +  2V’T  −K(V7  −V、)
  +  2V丁 上述した如く、この電圧は、トランジスタ106のゲー
トへ印加され、トランジスタ106及びトランジスタ1
10を介して2個のスレッシュホールド電圧付降下し、
従ってノードEに現れる電圧はK (Vt    Vp
 )であり(これは抵抗120を横断しての電圧である
)、それはまさに所望のものである。
可変抵抗構成体98の実施例を第7図に示しである。そ
れを製造する場合、図示した抵抗の各々は実質的に同一
の抵抗値を持つべく製造され、且つそれらは、全体的な
In成体が端子150,151.152を有しており且
つトランジスタ106のゲートへ印加される端子151
から出力が取られるようにセットアツプされている。
可変抵抗構成体98のレイアウトは端子151の両側に
おいて対称的であるので、第7図に示される端子151
の下側の可変抵抗構成体98の部分についてのみ詳細に
説明し、151の上方の構成部分に対して対応する構成
要素には対応する番号を付しである。
抵抗154,156,158は直列しており、抵抗15
8は一対の並列接続された抵抗160゜162へ接続さ
れており、これらの並列接続された抵抗160,162
は4個の並列接続された抵抗164,166.168,
170へ接続されており、これら4個の並列接続された
抵抗は端子152へ接続されている。レーザプログラム
可能なヒユーズ172を有する遮断可能なリンクが、端
子150を抵抗156,158の間のノードGと接続し
ており、一方レーザプログラム可能なヒユーズ174を
有する同様な遮断可能なリンクが、ノードGを抵抗15
8と並列接続した一対の抵抗160.162の間のノー
ドHと接続している。
更に、レーザプログラム可能なヒユーズ176の形態に
おける遮断可能なリンクがノードHを並列接続した一対
の抵抗160,162と並列接続した4個の抵抗164
,166.168,170との間のノードJと接続して
おり、且つ最後に、レーザプログラム可能なヒユーズ1
78の形態の遮断可能なリンクがノードJを端子152
と接続している。理解される如く、各抵抗値は実質的に
同一であるので、4個の並列抵抗164,166゜16
8.170を横断しての電圧降下がR1であることを考
慮すると、並列した2つの抵抗160゜162を横断し
ての電圧降下は2R,であり、抵抗158を横断しての
電圧降下は4R,であり、且つ抵抗154.156を横
断しての電圧降下は8R,である。適宜のヒユーズをブ
ロウ即ち飛ばすことによって、端子150から端子15
2への第7図の構成体の全体的な抵抗値を選択すること
が可能であり、又抵抗値をそのように選択することによ
って(又それを横断しての電圧降下を選択することによ
り)、端子150において読取られる電圧信号を選択す
ることが可能である。
更に、実質的に一定な基準電圧を発生する回路を第8図
に示しである。この回路は、前述したのと同様にトラン
ジスタ216,218からなる差動対が設けられる場合
に適用可能なものであるが、この場合には、トランジス
タ216のゲートへ印加される電圧は実質的に一定(V
 REP3)であり、一方トランジスタ218のゲート
へ印加される電圧はV REP3よりも一層高い値から
VREF3よりも一層低い値へ変化することが可能であ
る。この場合に、トランジスタ216のゲートへの入力
信号が、約1.5VであるTTL入カスレツシュホール
ド条件を満足するものであることが望ましい。
更に、トランジスタ218のゲートへの信号の方向にお
いて逆バイアスされたダイオード219を介して信号が
印加される。電圧供給端子182が負荷を介してトラン
ジスタ218のゲートとダイオード219との間のノー
ドRへ接続されており、且つ別のダイオード221がト
ランジスタ218のゲートと付加的な実質的に一定の基
準電圧vREF4と接続しており、この基準電圧の発生
については後に詳細に説明するダイオード221は、又
、基準電圧V REF4からトランジスタ218のゲー
トへ向かう方向において逆バイアスされている。
残りの構成は第6図の左側部分に示したものと同様であ
るが、抵抗198が可変ではなく値が一定しており、且
つダイオード223が抵抗184゜186を接続し且つ
電圧供給端子182から電圧供給(接地)端子190へ
の方向に順方向バイアスされており、トランジスタ18
0のゲートは1氏抗84とダイオード223との間のノ
ードB′へ接続されており、更にトランジスタ196の
ソースと抵抗198を接続する別のダイオード225が
設けられており、そのダイオードは電圧供給端子182
から電圧供給端子190への方向において順方向バイア
スされており、トランジスタ216のゲートはトランジ
スタ196のソースへ接続されている。抵抗198は、
ダイオード225とトランジスタ200のドレインとを
接続している。
この場合、トランジスタ218は、約1.5■+ φに
おいて一方の状態から他方の状態ヘスイッチする。尚、
φはダイオード225の順方向降下分の値である。従っ
て、トランジスタ216のゲートへ印加される基準電圧
V R1!P3は、実質的に1.5V + φに設定さ
れるべきである。
この場合において、実施したプロセスは2VT−2V、
  −1,5Vを達成することが可能である。従って、
第6図の実施例におけるノードBにおける電圧がK (
Vt    Vp )にある場合に、ダイオード223
を加えることによって、第8図のノードB′における電
圧はφ 十 K(Vt    VP )となる。Kを2
と等しく選択すると、抵抗は以下の如き値を持つ。
抵抗184 − 5にΩ 抵抗186 − 10にΩ 抵抗192 − 20にΩ 抵抗194 − 10にΩ 抵抗198 − 10にΩ 抵抗202 − 10にΩ 抵抗204 − 10にΩ 抵抗184を横断しての電圧は−vPであり、ダイオー
ド223を横断しての電圧降下はφであり、抵抗186
を横断しての電圧降下は一2Vpであり、抵抗192を
横断しての電圧は2V□であり、且つ抵抗194を横断
しての電圧は7丁である。
ノードB′における電圧は3 Vt    2 Vp+
 φであり、従ってトランジスタ196のソースから取
られる基Y$雷電圧ノードM)は2Vt2Vp  + 
φであり、即ちダイオード225を横断しての電圧はφ
であり、抵抗198を横断しての電圧降下は一2Vpで
あり、且つ抵抗202.204の各々を横断しての電圧
降下はV□である。
第9図を参照すると、この回路の左側部分は第6図に示
したものと類似しているが、抵抗286とトランジスタ
288のドレインとの間にダイオード223が設けられ
ており、電圧供給端子382から電圧供給(接地)端子
390へ向かう方向において順方向バイアスされている
。しかしながら、トランジスタ306のソースから取ら
れる出力は差動対316,318へ接続されているトラ
ンジスタ310へ印加されることはない。そうではなく
、トランジスタ310のゲートへ印加される電圧は上に
最初に記載した基準電圧VREPIである。この回路は
、更に、直列接続されたエンハンスメントモード接合電
界効果トランジスタ351゜353を有しており、即ち
トランジスタ351のドレインは電圧供給端子382へ
接続されており、且つそのソースはトランジスタ353
のドレインへ接続されている。トランジスタ353のソ
ースは抵抗355へ接続されており、抵抗355は接地
供給端子390へ接続されている。
同様に、エンハンスメントモード接合電界効果トランジ
スタ359,361は直列接続されており、即ちトラン
ジスタ359のドレインは電圧供給端子382へ接続し
ており、且つトランジスタ359のソースはトランジス
タ361のドレインへ接続している。トランジスタ36
1のソースは、抵抗363を介して電圧供給端子390
へ接続している。トランジスタ351のゲートはトラン
ジスタ318のドレインへ接続しており、一方トランジ
スタ359のゲートはトランジスタ31.6のトレイン
へ接続している。
コンデンサ357,365の形態におけるロード即ち負
荷は、温度変動及び装置の製造プロセスにおける変動に
関して実質的に一定である。
公知の如く、I  −CdV/dtである。定電流を得
るためには、I/C−dV/dtである、従ってdV/
dtは実質的に一定である。
抵抗355,363を介して定電流を得るために、同一
の値のものを選択し、且つ同一の値のコンデンサ357
,365を選択し、この様な各抵抗の値は温度によって
変化することを銘記しながら、各抵抗357,363を
横断しての電圧の値がその抵抗の値における変動(1−
V/R)をトラッキング即ち追跡することが望ましい。
ガリウム砒素技術においては抵抗の抵抗値が温度が増加
すると共に増加するということが知られているので、φ
 −KV、の和は、所望のKmを選択することによって
、抵抗の値と同一の割合で温度と共に増加させるように
することが可能である。
更に、抵抗284を横断しての電圧は一■、であり、一
方抵抗286を横断しての電圧は−KV、であり、ダイ
オードを横断しての電圧はφであり、且つトランジスタ
288を横断しての電圧はNVTである(前述した如く
vTを操作することを仮定する)。抵抗284,286
,292゜294の抵抗値を適宜選択したと仮定すると
、ノードB′は−KV、  +  φ +  3V丁(
7)電圧レベルにあり、抵抗286を横断しての電圧は
一3VPであり、且っノードFにおける電圧は3VTで
ある。可変抵抗298の上部における電圧は2 V 7
   3 V p  + φであり、一方可変抵抗29
8の底部における電圧は2VTである。
該可変抵抗から取り出される電圧は、K(v、、、  
  −Vb、t)    +   V、、+    −
K(BVp  + φ)  +  2VTであり、従っ
て抵抗355(又は367)を横断しての電圧はK(B
Vp  + φ)である。従って理解される如く、抵抗
355(又は367)を横断しての電圧降下は、上述し
た所望の限定を充足すべく選択されており、即ち、φ 
−KV、の和は、抵抗値と実質的に同一の割合で温度と
共に増加及び減少する。
最後に、第10図を参照すると、実質的に一定な基準電
圧VREP4を発生する回路が示されている。
前述した如く、差動対216,218 (第8図)のト
ランジスタ216へ印加される基準電圧は2V 7  
 2 V p  + φ −1,5V+φである。ノー
ドRが基準電圧VREP3よりも一層高いφに等しい電
圧にクランプされるように、逆バイアスされたダイオー
ド221へ印加される基準電圧V REP4が基準電圧
VRI!P3と実質的に等しいことが望ましい。更に、
この基準電圧VREP4を発生する手段がゼロから各ス
テージ(段)を介しての電流の11倍へシンク(吸い込
み)せねばならないように多数のステージ(例えば、最
大で11個のステージ)を基準電圧V REP4へ接続
することが望ましい場合がある。
この様な回路を第10図に示しである。そこに示した如
く、抵抗400がバイアス電流源402へ接続されてお
り、該バイアス電流源402は電圧供給端子404へ接
続されている。抵抗400は、又、エンハンスメントモ
ード接合電界効果トランジスタ406のドレインへ接続
しており、又該トランジスタ406のドレインはそのゲ
ートへ接続されている。そのトランジスタ406のソー
スはデプリションモード接合電界効果トランジスタ40
8のドレインへ接続されており、該トランジスタ408
のソースは抵抗410へ接続されている。その抵抗は、
デプリションモード接合電界効果トランジスタ412の
ドレインへ接続しており、該トランジスタ412のソー
スは抵抗416を介して電圧供給端子414へ接続され
ている。
トランジスタ408のゲートは、トランジスタ412の
ドレインへ接続されており、一方トランジスタ412の
ゲートは電圧供給端子414へ接続されている。ダイオ
ード418が、トランジスタ412のドレインと接地電
圧供給端子である電圧供給端子420との間に接続され
ており、ダイオード418は電圧供給端子404から電
圧供給端子420へ向かう方向において逆バイアスされ
ている。
更に、エンハンスメントモード接合電界効果トランジス
タ422が設けられており、そのドレインは電圧供給端
子404へ接続されており、そのゲートはトランジスタ
406のソース及びトランジスタ408のドレインへ接
続されており、且つそのソースはダイオード424へ接
続されており、一方該ダイオード424は電圧供給端子
420へ接続されており、このダイオード424は電圧
供給端子404から電圧供給端子420へ向かう方向に
おいて順方向バイアスされている。トランジスタ422
のドレインが電流バイアス源402を介して電圧供給端
子404へ接続されている。
前述した如く、電流源426(これまで説明してきた回
路に対してロード即ち負荷として作用する)を介しての
電流は、0(ゼロ)■から111へ変化することが可能
である。電流バイアス源402が設けられているので、
トランジスタ422を介しての電流は111から221
へ変化し、従って11対約0ではなく2対1の変化が得
られている。
第10図の回路において、前述した如く抵抗値を適切に
選択すると、抵抗400を横断しての電圧降下は一2V
、であり、トランジスタ406を横断しての電圧降下は
約vTであり、且つ抵抗410を横断しての電圧降下は
−vPである。トランジスタ422のゲート対ソース接
合を横断しての電圧降下は約vTであり、一方ダイオー
ド424を横断しての電圧降下はφである。トランジス
タ422は大型装置として設けられており、従って、そ
れは最大で22!までシンク(吸い込み)するために多
少vTを越えてターンオンすることを必要とするに過ぎ
ない。ノードTは接地より下側の約φに維持される。な
ぜならば、シンク(吸い込み)電流は常に基準電流より
も実質的に大きいからである。シンク電流は、抵抗41
6を介して通過し、且つ負の電圧が第二電圧供給端子4
14において発生される。理解される如く、トランジス
タ422を介しての負荷電流が変動するので、本装置の
全体的なシンク電流において大きな変動があったとして
も、抵抗400.)ランジスタ406、トランジスタ4
08及び抵抗416を介して指向される基準電流は実質
的に一定に維持される。
本回路の種々の実施例は、回路の特定の環境に依存して
、適宜種々の実質的に一定な基準電圧及び/又は電流を
発生することが可能なものであることを容易に理解する
ことが可能である。ここに記載した実施例の各々は、複
合半導体技術において容易に実施可能なものであり、こ
の様な実質的に一定な基準電圧又は電流を発生させるこ
とが特に問題となるものとして判明しているガリウム砒
素技術においても゛特に有利に実施することが可能なも
のである。
【図面の簡単な説明】
第1図は本発明回路を有利に適用することが可能なトラ
ンジスタからなる差動対を示した概略図、′4/ A 
@11従4ミ1人ηノ匂771回格と木U−オIL机各
−田、第2図は典型的な電界効果トランジスタに対する
電圧対電流特性を示したグラフ図、第3図は電界効果ト
ランジスタのピンチオフ電圧に実質的に等しい電圧を発
生するための回路を示した概略図、第4図は電界効果ト
ランジスタのスレッシュホールド電圧に実質的に等しい
電圧を発生する回路を示した概略図、第5図は電界効果
トランジスタのスレッシュホールド電圧を乗算するため
の回路を示した概略図、第6図は第1の実質的に一定な
基準電圧を発生するための回路を示した概略図、第7図
は第6図の可変抵抗の回路を示した概略図、第8図は第
2の実質的に一定な基準電圧を発生する回路を示した概
略図、第9図は実質的に一定な基準電流を発生すべく適
用された基準電圧を発生するための回路を示した概略図
、第10図は第3の実質的に一定な基準電圧を発生する
ための回路を示した概略図、である。 (符号の説明) 52.56:電圧供給端子 62.64:電圧供給端子 82    :tri圧供給端子 90   :接地端子 98   :可変抵抗 108   :ロード(負荷) 150.151,152:端子 172.174.178ニレ−ザブログラム可能ヒユー
ズ 402   :バイアス電流源 404.414,420:電圧供給端子426    
:?l流源 特許出願人    ガゼール マイクロサーキッツ、 
 インコーポレイテ ラド 凹面の浄書(内iに変更なし) 口G、 1 0G、 3                    
口G、 4口G、 7 手続補正書(絋) 平成元年4月7日 特許庁長官  吉 1)文 毅 殿 1、事件の表示   昭和63年 特許願 第3151
93号2、発明の名称 基準電圧発生回路 3、補正をする者 事件との関係   特許出願人 4、代理人 5、補正命令の日付  平成1年3月13日(平成1年
3月28日発送)7、補正の内容     別紙の通り

Claims (1)

  1. 【特許請求の範囲】 1、変化する電流をシンクする一方実質的に一定の基準
    電圧を発生する装置において、第一電圧供給端子、第二
    電圧供給端子、前記第一電圧供給端子へ接続されている
    第一電流源、負荷、尚前記第一電流源が前記第一電圧供
    給端子及び負荷を接続しており、前記第二電圧供給端子
    及び前記負荷を介して前記第一電流源へ接続されている
    第二電流源、前記第一電流源と負荷との間に接続されて
    いる第一電流取扱端子を具備しており前記第二電圧供給
    端子へ接続された第二電流取扱端子を具備しており且つ
    前記負荷と前記第二電流源との間に接続された電流制御
    端子を具備する電界効果トランジスタ、を有することを
    特徴とする装置。 2、特許請求の範囲第1項において、前記第二電流源が
    、前記負荷へ接続されている第一電流取扱端子を具備し
    ており、第二電流取扱端子を具備しており、前記第二電
    圧供給端子へ接続されている電流制御端子を具備してお
    り、且つ前記第二トランジスタの前記第二電流取扱端子
    と前記第二電圧供給端子とを接続する抵抗を具備する第
    二デプリションモード電界効果トランジスタを有するこ
    とを特徴とする装置。 3、特許請求の範囲第1項において、更に、前記負荷と
    第二電流源との間に接続を与える付加的電界効果トラン
    ジスタを有しており、前記付加的電界効果トランジスタ
    が、前記負荷に接続されている第一電流取扱端子と、前
    記第二電流源へ接続されている第二電流取扱端子と、前
    記付加的トランジスタの前記第一電流取扱端子へ接続さ
    れている電流制御端子とを具備することを特徴とする装
    置。 4、特許請求の範囲第1項において、前記負荷が抵抗を
    有することを特徴とする装置。 5、特許請求の範囲第1項において、更に、前記トラン
    ジスタの前記第二電流取扱端子と前記第二電圧供給端子
    とを接続しており、且つ前記第一電圧供給端子から前記
    第二電圧供給端子へ向かう方向において順方向バイアス
    されているダイオードを有することを特徴とする装置。 6、変化する電流をシンクする一方実質的に一定な基準
    電圧を発生する装置において、第一電圧供給端子、第二
    電圧供給端子、第三電圧供給端子、前記第一電圧供給端
    子へ接続されている第一電流源、第一負荷、尚前記第一
    電流源は前記第一電圧供給端子と第一負荷とを接続して
    おり、第二電流源、尚前記第一負荷は前記第一電流源と
    第二電流源とを接続しており、前記第二電流源と第三電
    圧供給端子との間に接続された第二負荷、尚前記第一電
    圧供給端子と第一電流源と第一負荷と第二電流源と第二
    負荷と第三電圧供給端子とは直列接続されており、前記
    第二電圧供給端子に対し且つ前記第二電流源と前記第二
    負荷との間に接続されており且つ前記第一電圧供給端子
    から前記第二電圧供給端子へ向かう方向において逆バイ
    アスされているダイオード、前記第一負荷と第一電流源
    との間に接続された第一電流取扱端子と前記第二電圧供
    給端子へ接続されている第二電流取扱端子と前記第一負
    荷及び第二電流源との間に接続されている電流制御端子
    とを具備するトランジスタ、を有することを特徴とする
    装置。 7、特許請求の範囲第6項において、前記第二電流源が
    、前記第一負荷へ接続されている第一電流取扱端子と、
    第二電流取扱端子と、前記ダイオード及び第二負荷の接
    続へ接続されている電流制御端子と、前記第二トランジ
    スタの前記第二電流取扱端子及び前記第二電圧供給端子
    を接続する前記抵抗とを具備する第二のデプリションモ
    ード電界効果トランジスタを有することを特徴とする装
    置。 8、特許請求の範囲第6項において、更に、前記第一負
    荷と第二電流源との間に接続を与える付加的電界効果ト
    ランジスタを有しており、且つ前記付加的電界効果トラ
    ンジスタが、前記第一負荷へ接続されている第一電流取
    扱端子と、前記第二電流源へ接続されている第二電流取
    扱端子と、前記付加的トランジスタの前記第一電流取扱
    端子へ接続されている電流制御端子とを具備することを
    特徴とする装置。 9、特許請求の範囲第6項において、前記第一負荷が抵
    抗を有することを特徴とする装置。 10、特許請求の範囲第6項において、更に、前記トラ
    ンジスタの前記第二電流取扱端子及び前記第二電圧供給
    端子を接続しており、且つ前記第一電圧供給端子から前
    記第二電圧供給端子へ向かう方向において順方向バイア
    スされているダイオードを有することを特徴とする装置
JP63315193A 1987-12-15 1988-12-15 基準電圧発生回路 Pending JPH01258113A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/133,115 US4868416A (en) 1987-12-15 1987-12-15 FET constant reference voltage generator
US133,115 1987-12-15

Publications (1)

Publication Number Publication Date
JPH01258113A true JPH01258113A (ja) 1989-10-16

Family

ID=22457087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63315193A Pending JPH01258113A (ja) 1987-12-15 1988-12-15 基準電圧発生回路

Country Status (4)

Country Link
US (1) US4868416A (ja)
JP (1) JPH01258113A (ja)
DE (1) DE3842288A1 (ja)
GB (1) GB2211321A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016057962A (ja) * 2014-09-11 2016-04-21 株式会社デンソー 基準電圧回路及び電源回路

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5191279A (en) * 1990-03-15 1993-03-02 Ixys Corporation Current limiting method and apparatus
US5233289A (en) * 1991-04-23 1993-08-03 Harris Corporation Voltage divider and use as bias network for stacked transistors
US5300877A (en) * 1992-06-26 1994-04-05 Harris Corporation Precision voltage reference circuit
US5422563A (en) * 1993-07-22 1995-06-06 Massachusetts Institute Of Technology Bootstrapped current and voltage reference circuits utilizing an N-type negative resistance device
DE4335683A1 (de) * 1993-10-20 1995-04-27 Deutsche Aerospace Konstantstromquelle
US5650668A (en) * 1995-06-23 1997-07-22 Lucent Technologies Inc. Low current voltage regulator circuit
US5949276A (en) * 1996-11-25 1999-09-07 United Microelectronics Corp. Adjustable bias voltage generating apparatus
US6292050B1 (en) * 1997-01-29 2001-09-18 Cardiac Pacemakers, Inc. Current and temperature compensated voltage reference having improved power supply rejection
SG83670A1 (en) * 1997-09-02 2001-10-16 Oki Techno Ct Singapore A bias stabilization circuit
US6215708B1 (en) * 1998-09-30 2001-04-10 Integrated Device Technology, Inc. Charge pump for improving memory cell low VCC performance without increasing gate oxide thickness
JP5646360B2 (ja) * 2011-02-04 2014-12-24 株式会社東芝 半導体装置
US9806720B1 (en) * 2016-10-07 2017-10-31 Analog Devices Global Compound semiconductor based inverter
JP7175172B2 (ja) * 2018-12-12 2022-11-18 エイブリック株式会社 基準電圧発生装置
JP2021153259A (ja) * 2020-03-24 2021-09-30 ミツミ電機株式会社 放電制御回路および電流源回路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3806742A (en) * 1972-11-01 1974-04-23 Motorola Inc Mos voltage reference circuit
JPS51138848A (en) * 1975-05-28 1976-11-30 Hitachi Ltd Steady current circuit
FR2454651A1 (fr) * 1979-04-20 1980-11-14 Radiotechnique Compelec Generateur de tension constante pour circuits integres
WO1982004143A1 (en) * 1981-05-18 1982-11-25 Hellums James Roger Reference voltage circuit
US4453121A (en) * 1981-12-21 1984-06-05 Motorola, Inc. Reference voltage generator
JPS60103827A (ja) * 1983-11-11 1985-06-08 Fujitsu Ltd 電圧変換回路
JPS60229125A (ja) * 1984-04-26 1985-11-14 Toshiba Corp 電圧出力回路
KR880700349A (ko) * 1984-10-01 1988-02-22 마이클 와이·엡스타인 전류원을 구비한 집적회로
JPS61103223A (ja) * 1984-10-26 1986-05-21 Mitsubishi Electric Corp 定電圧発生回路
US4677369A (en) * 1985-09-19 1987-06-30 Precision Monolithics, Inc. CMOS temperature insensitive voltage reference
JPS62191907A (ja) * 1986-02-19 1987-08-22 Hitachi Ltd 半導体回路
US4686451A (en) * 1986-10-15 1987-08-11 Triquint Semiconductor, Inc. GaAs voltage reference generator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016057962A (ja) * 2014-09-11 2016-04-21 株式会社デンソー 基準電圧回路及び電源回路

Also Published As

Publication number Publication date
US4868416A (en) 1989-09-19
GB8829155D0 (en) 1989-01-25
DE3842288A1 (de) 1989-06-29
GB2211321A (en) 1989-06-28

Similar Documents

Publication Publication Date Title
JPH01258113A (ja) 基準電圧発生回路
US6147520A (en) Integrated circuit having controlled impedance
JP2882163B2 (ja) 比較器
JP3553625B2 (ja) 差動ヒューズ回路並びにその形成方法
US4978904A (en) Circuit for generating reference voltage and reference current
JP2008544714A (ja) 低電圧vccを供給される差動トランジスタ対電流スイッチ
JPH0653807A (ja) ラッチを組込んだcmos−ecl変換器
US5079516A (en) User-proof post-assembly offset voltage trim
US5966042A (en) Current steering output circuit with switchable shunt resistor
US6720818B1 (en) Method and apparatus for maximizing an amplitude of an output signal of a differential multiplexer
JPH01258112A (ja) 基準電圧及び基準電流発生用回路
JPH09179646A (ja) 半導体装置の定電圧発生回路
US6677784B2 (en) Low voltage bipolar logic and gate device
JPH0440020A (ja) D/aコンバータ
US6518797B2 (en) Current mode logic circuit with output common mode voltage and impedance control
JP3322600B2 (ja) 電流調整回路
JPS63318817A (ja) レベル変換回路
JPS58145237A (ja) 電界効果トランジスタの論理回路
US20240071539A1 (en) Ultra-low power, high speed poly fuse eprom
US5221889A (en) Bidirectional current mirrors and method for bidirectional current conduction
JPS63276304A (ja) 半導体相互接続回路に使用する非反転中継増幅器
EP0385018A2 (en) MOS analog amplifier
KR960005319B1 (ko) 프로그램어블 가변저항기 및 조정방법
JPH01284114A (ja) バイポーラcmosレベル変換回路
JPS59191911A (ja) 差動増幅回路