JPH01258112A - 基準電圧及び基準電流発生用回路 - Google Patents

基準電圧及び基準電流発生用回路

Info

Publication number
JPH01258112A
JPH01258112A JP31519288A JP31519288A JPH01258112A JP H01258112 A JPH01258112 A JP H01258112A JP 31519288 A JP31519288 A JP 31519288A JP 31519288 A JP31519288 A JP 31519288A JP H01258112 A JPH01258112 A JP H01258112A
Authority
JP
Japan
Prior art keywords
terminal
transistor
resistor
voltage
voltage supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31519288A
Other languages
English (en)
Inventor
Mark E Fitzpatrick
マーク イー.フィッツパトリック
Gary R Gouldsberry
ゲイリー アール,グールズベリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gazelle Microcircuits Inc
Original Assignee
Gazelle Microcircuits Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gazelle Microcircuits Inc filed Critical Gazelle Microcircuits Inc
Publication of JPH01258112A publication Critical patent/JPH01258112A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は種々の実質的に一定な基準電圧及び実質的に一
定の基準電流を発生することの可能な電子回路に関する
ものであって、更に詳細には、ガリウム砒素技術におい
て実現することの可能なその様な回路に関するものであ
る。
従来技術 半導体技術において実施するための典型的な回路は、そ
の適切な動作のために適宜の位置において印加されるべ
き複数個の異なった基準電圧を必要とする場合がある。
その−例として、第1A図に示した人力バッフ7回路は
、トランジスタ22゜24からなる差動対及びトランジ
スタ26.28からなる差動対の動作中抵抗RLI、R
L2を横断して実質的に一定の電圧の振れを与えるため
にそれぞれトランジスタ20.21のゲートへ印加され
るべき基準電圧VゎFlを必要とする場合がある。
更に、トランジスタ26.28からなる差動対と動作的
に関連したそれぞれの抵抗R6の各々を介して一定の電
流が[%給されることを確保するための能力を持つため
に基準電圧V RBP2が必要とされる場合がある。更
に、トランジスタ22.24が「シングルエンデツド」
人力型、即ちトランジスタ22のゲートへの入力が人力
信号VREP3の上及び下へ変化されるタイプのトラン
ジスタからなる差動対を構成する場合に基準電圧VRF
!P3は有用である。又、例えば基準電圧VRRP4の
場合の如きある場合においては、この基準電圧は、ノー
ド30上の電圧が高くなり過ぎることを制限するために
多数の差動対トランジスタ(その内の一つのみ22.2
4において示しである)と動作的に結合させると言う事
実に起因して、大きな且つ変化する電流をシンク(吸い
込み)することが可能な場合がある。
従来、上述した如き必要性を充足するために、この様な
基準電圧及び電流を発生するための回路を提供するため
の試みがなされている。この様な回路は、これらの目的
を達成する上で制限を有しており、且つこの様な目的を
達成する上での困難性は、その様な回路をガリウム砒素
技術において実現しようと試みる場合には更に増加され
る。
目  的 本発明は、以上の点に鑑みなされたものであって、回路
が実現される技術にかかわらず極めて効率的な態様で上
述した如き種々の基準電圧及び電流を発生することが可
能な回路を提供し且つこの様な回路をガリウム砒素技術
において効果的に実現されることを可能とすることを目
的とする。
構成 広義においては、本発明は、ガリウム砒素技術において
実現される半導体装置に関するものであり、それへ電源
を印加することにより実質的に一定な基準電圧を発生す
る回路手段を有する半導体装置を提供するものである。
本発明は、更に、ガリウム砒素技術において実現した半
導体装置を提供するものであって、それへ電圧が印加さ
れると実質的に一定の電流を発生する回路手段を有する
半導体装置が提13F、される。
本発明は、更に、基準電圧を発生する装置を提供するも
のであって、該装置が、第一電圧供給端子と第二電圧供
給端子を有している。第一及び第二電界効果トランジス
タが前記第一及び第二電圧供給端子の間に直列接続され
ており、且つ前記第一トランジスタと動作的に関連され
ており前記第一トランジスタのピンチオフ電圧と実質的
に等しい電圧を発生するための手段が設けられている。
更に、第二トランジスタと動作的に関連しており前記第
二トランジスタのスレッシュホールド電圧と実質的に等
しい電圧を発生する手段が設けられている。前記基準電
圧は、前記第一及び第二電圧供給端子の間のノードにお
いて得られる。
本発明は、更に、電圧を発生する装置を提供するもので
あって、該装置は第一電圧供給端子と第二電圧供給端子
とを有している。デプリションモード電界効果トランジ
スタが第一及び第二電流取扱端子と電流制御端子とを有
しており、前記第一電流取扱端子は前記第一電圧供給端
子へ接続されている。抵抗が前記デプリションモード電
界効果トランジスタの前記第二電流取扱端子と前記第二
電圧(9給端子とに接続されている。前記デプリション
モード電界効果トランジスタの電流制御端子が前記第二
電圧供給端子へ接続されており、その際に前記抵抗を横
断しての電圧が前記デプリションモード電界効果トラン
ジスタのピンチオフ電圧と実質的に等しくなっている。
本発明は、更に、前記最初の抵抗を前記第二電圧供給端
子へ接続する第二抵抗を有しており、前記デプリション
モード電界効果トランジスタの前記電流制御端子は前記
第二の抵抗を介して前記第二電圧供給端子へ接続されて
いる。本発明は、更に、第一及び第二電流取扱端子と電
流制御端子とを持った第二のエンハンスメントモード電
界効果トランジスタを有している。前記第二抵抗は、前
記第二トランジスタの前記第一電流取扱端子へ接続され
ており、前記第二トランジスタの前記第二電流取扱端子
は前記第二電圧供給端子へ接続されており、その際に前
記第二抵抗は前記第二トランジスタを介して前記第二電
圧供給端子へ接続されている。前記最初のデプリション
モード電界効果トランジスタの前記電流制御端子は前記
第一及び第二抵抗の間に接続されており、第三抵抗が前
記第二トランジスタの前記第一電流取扱端子と電流制御
端子とを接続している。第四抵抗が、前記第二電圧0(
給端子において前記第二トランジスタの電流制御端子へ
接続しており、前記供給電圧は前記第一及び第二抵抗の
間のノードにおいて得られる。
広義において、本発明は、更に第一及び第二端子を持っ
た可変抵抗構成体を提供するものであり、それは、前記
第一端子へ接続された第一抵抗、前記第一抵抗及び第二
端子へ接続された第二抵抗、前記第一抵抗の一端を前記
第一抵抗の他端と接続する第一遮断可能リンク、及び前
記第二抵抗の一端を前記第二端子と接続する第二遮断可
能リンク、を有することを特徴としている。
広義において、本発明は、更に、第一電圧供給端子と第
二電圧O(給端子とを有しており、可変電流をシンク(
吸い込み)する一方丈質的に一定な基準電圧を発生する
装置を提供している。第一電流源が前記第一電圧供給端
子へ接続されている。
負荷が前記第一電流源へ接続されている。第二電流源が
前記負荷へ接続されており且つ前記第二電圧供給端子へ
接続されている。電界効果トランジスタは、前記第一電
流源と前記負荷との間に接続された第一電流取扱端子、
前記第二電圧供給端子へ接続された第二電流取扱端子、
前記負荷と前記第二電流源との間に接続された電流制御
端子を有している。
実施例 以下、添付の図面を参考に、本発明の具体的実施の態様
について詳細に説明する。
第1図に示したものは、トランジスタ30.32から構
成される典型的な差動対である。この実施例においては
、該トランジスタはエンハンスメントモード接合電界効
果トランジスタであって、その各々はそのドレインをそ
れぞれの抵抗RL1を介して電圧供給端子36へ接続し
ており且つそれらのソースを互いに共通接続させている
。これらのソースは、更に、別のエンハンスメントモー
ド接合電界効果トランジスタ38のドレインへ接続され
ており、該トランジスタ38のソースは抵抗40を介し
て第二電圧供給端子42へ接続しており、該端子42は
接地電圧供給端子である。反転信号A及びAが、公知の
如く、それぞれのトランジスタ30.37のゲートへ印
加される。
この様な回路の動作において、各抵抗RL1を横断して
実質的に一定な電圧の振れが発生することが所望される
ことが認識されている。しかしながら、これらの抵抗R
LIの抵抗値は温度と共に変化し更に装置の製造プロセ
スにおける変動によっても変化することが知られている
各抵抗RLIを横断しての実質的に一定な電圧の振れは
、抵抗40を)黄断じての電圧が製造プロセス及び温度
の変動に対して実質的に一定状態を維持することを与え
ることによって達成することが可能である。一方、トラ
ンジスタ38のゲートへ印加される電圧VRI!PIを
適切に発生することによってこの特徴を達成することも
可能である。
Ljえられた電界効果トランジスタプロセスの場合に、
2つの異なったスレッシュホールドタイプのトランジス
タ間のスレッシュホールド電圧における差異は実質的に
一定であることが判明した。
即ち、例えば、1個のエンハンスメントと1個のデプリ
ションモードトランジスタとから2つのトランジスタが
構成されている特定の実施例において、V、−V、−一
定である。
この回路は、更に、抵抗40を横断しての電圧、即ちK
を定数としてK (V、−V、)を与えることに関係し
ている。理解される如く、これが達成されると、抵抗4
0を横断しての電圧は、温度変動及び装置の製造プロセ
スにおける変動とは無関係に実質的に一定に維持される
次に第2図及び第3図を参照して説明すると、第3図に
はデプリションモード接合電界効果トランジスタ50が
示されており、そのドレインは電圧(j%給端子52へ
接続されており、「Lつそのソースは抵抗54へ接続さ
れており、該抵抗54は接地端子の形態における第二電
圧供給端子56へ接続されている。トランジスタ50の
ゲートも第二電圧供給端子56へ接続されている。第2
図のグラフ図は、電圧Vcs(ゲートとソースを横切る
電圧)が変化する場合の、ドレインとソースを横断する
電圧V。5を印加した場合の装置を介しての電流IDと
の関係において典型的なトランジスタの性能を図示した
ものである。図示される如く、vGsを減少させること
により、ゲートとソースとの間の電圧が装置のピンチオ
フ電圧であるvPと等しくなるまで、装置を介して流さ
れる最大電流を減少させる。抵抗54の抵抗値が比較的
高いものと仮定すると、外部電圧が端子52へ供給され
ると、抵抗54を横断しての電圧降下(VR94−ID
SXR54)は迅速に一■、を越え、それはトランジス
タ50をターンオフする傾向となる。しかしながら、ト
ランジスタ50がオフしていると、VsWVoであり、
従ってVGS−0であり、トランジスタ50がオンして
いることを意味する。その正味の降下は、トランジスタ
50のソースが、ゲート電圧上方の約−vPにおいて平
衡させる。
従って、抵抗54を横断しての電圧は、抵抗54の抵抗
値とは無関係に、実質的に−V、である。
第4図を参照すると、エンハンスメントモード接合電界
効果トランジスタ60が示されており、そのドレインは
電圧供給端子62へ接続されており、且つそのソースは
接地端子の形態における第二電圧供給端子64へ接続さ
れている。トランジスタ60は、そのゲートをそのドレ
インへ接続しており、且つそのゲートを抵抗66へ接続
し、それは第二電圧供給端子へ接続されている。端子6
2へ供給される外部電圧及びトランジスタ60がオフ状
態において電圧供給端子62からトランジスタ60を介
して電圧供給端子64へ流れる電流を仮定すると、全て
の電流は抵抗66を介して流れる。しかしながら、電流
と抵抗66の抵抗値の積がトランジスタ60のスレッシ
ュホールド電圧vTよりも一層大きいものであるように
抵抗66の値が選択されている場合には、トランジスタ
60はオフとされることがなく、従って幾らかの電流が
トランジスタ60を介して通過せねばならない。しかし
ながら、トランジスタ60が著しくオンしていると、抵
抗66を介して流れる電流を減少させるのに十分な電流
を取り、そのことは抵抗66を横断しての電圧を降下さ
せ且つトランジスタ60をターンオフする傾向となる。
従って、トランジスタ60の寸法が十分に大きく選択さ
れると(即ち、トランジスタ60がオンしている場合に
、それを介して流れる実際の電流よりも実質的に大きな
電流をシンク(吸い込み)することが可能であることを
意味する)、トランジスタ60はちょうどオンの状態に
バイアスし、即ち、抵抗66を横断しての電圧はトラン
ジスタ60のスレッシュホールド電圧■7と実質的に等
しい。
第5図を参照すると、この回路は第4図に示した回路の
変形例であって、トランジスタ60のドレインとトラン
ジスタ60のゲートとの間に接続して抵抗68を有して
いる。理解される如く、抵抗68を介して流れる電流は
抵抗66を介して流れる電流と同一であり、且つ抵抗6
8の抵抗値を抵抗66の抵抗値のある倍数であるように
選択することによって、トランジスタ60のスレッシュ
ホールド電圧v7の倍数がノードAにおいて発生される
。例えば、抵抗68の抵抗値が抵抗66の抵抗値の3倍
であると仮定すると、これらの抵抗66.68を横断し
ての全電圧降下は4V、であり、それはノードAにおけ
る電圧と等しい。
第6図は、前述した特徴を組込んだ回路の実施例を示し
ている。図示した如く、この回路は、デプリションモー
ド接合電界効果トランジスタ80を有しており、そのド
レインは第一電圧供給端子82へ接続されており、且つ
そのソースは第一抵抗84へ接続されている。第二抵抗
86は第一抵抗84と直列しており、第二抵抗86はエ
ンハンスメントモード接合電界効果トランジスタ88の
ドレインへ接続されており、該トランジスタ88はその
ソースを接地端子である第二電圧端子90へ接続してい
る。トランジスタ80.88は直列接続されている。ト
ランジスタ80のゲートは抵抗84を介してそのソース
へ接続しており、且つ抵抗84.86の間のノードBへ
も接続されている。トランジスタ88のドレインは抵抗
92を介してそのゲートへ接続されており、そのトラン
ジスタ88のゲートも抵抗94を介して接地端子90へ
接続されている。
別のエンハンスメントモード接合電界効果トランジスタ
96は、そのゲートを抵抗84.86の間のノードBへ
接続しており(このノードは又トランジスタ80.88
の間でもある)、そのドレインを第一電圧供給端子82
へ接続されており、且つそのソースは可変抵抗98へ接
続されており、その詳細は後に説明する。可変抵抗98
は、又、別のエンハンスメントモード接合電界効果トラ
ンジスタ100のドレインへ接続されており、該トラン
ジスタ100はそのソースを接地供給端子90へ接続し
ている。トランジスタ100のゲートは、抵抗102を
介してそのドレインへ接続しており、更に、抵抗104
を介して接地供給端子へ接続している。可変抵抗98の
出力値は、別のエンハンスメントモード接合電界効果ト
ランジスタ106のゲートへ印加され、該トランジスタ
106はそのドレインを電圧供給端子82へ接続してお
り、且つそのソースを負荷108を介して接地供給端子
90へ接続している。出力信号は、トランジスタ106
のソースからノードCにおいてとられ、且つ第1図に示
したトランジスタ38の均等物でありトランジスタ11
6,118からなるそれぞれの差動対と動作的に結合さ
れている一連のトランジスタ110,112,114の
ゲートへ印加される。
2個のトランジスタ80.88を有する回路の部分は、
実質的に一定な基準電圧(V REFI)発生器として
作用し、その動作について以下詳細に説明する。初期的
に、電力が端子82へ供給され、且つ一例として、抵抗
84,86,92.94が、それぞれ、5にΩ、10に
Ω、20にΩ、22にΩの値を持っているものと仮定す
ると、抵抗84を横断しての電圧降下は、実質的にトラ
ンジスタ80の一■、であり、一方抵抗86を横断して
の電圧降下は実質的にトランジスタ80の一2V。
である(なぜならばミ上述した如き抵抗84,86が異
なった値を持っており、且つ両方の抵抗84.86を介
して同一の電流が通過すると言う事実に基づく)。更に
、抵抗92を横断しての電圧降下は、実質的にトランジ
スタ88のv7であり、一方抵抗94を横断しての電圧
降下も実質的にトランジスタ88のvlである。抵抗8
4.86の間のノードBは、実質的に、 2V□−2V、  =  2(Vt  Vp)にある。
この点において注意すべきことであるが、V、−VPは
実質的に一定である。ノードDは実質的にトランジスタ
88の2Vtにある。従って、理解される如く、本回路
は、ノードBにおいて2(VT  VP)に等しい実質
的に一定な電圧を発生する。
抵抗84,86.92.94が、それぞれ、51(Ω、
10にΩ、80にΩ、20にΩの値を持つものと仮定す
ると、ノードBにおける電圧の値は以下の如くなる。
5VT  (トランジスタ88 )    2 V p
(トランジスタ80) この電圧はトランジスタ96のゲートへ印加され、それ
はv7の電圧降下を!jえ、従ってトランジスタのソー
スにおける電圧は4VT  2VPである。
抵抗102,104がそれぞれ201(Ω及び20にΩ
の抵抗値を持つものと仮定すると、ノードFは2VTに
あり、従って可変抵抗98から読取られ丁[つトランジ
スタ106のゲートへ印加される電圧は以下の如くなる
V  −K’  (V、0.抵抗98 −  Vt、、
抵抗98)  +  V、。、抵抗98尚、K−2に’
であるから、 −K’  [(4Vt     2V、)  −2VT
]   +  2VT   =  K(VT   −V
、)    +  2VT 上述した如く、この電圧は、トランジスタ106のゲー
トへ印加され、トランジスタ106及びトランジスタ1
10を介して2個のスレッシュホールド電圧分降下し、
従ってノードEに現れる電圧はK(Vt  −Va)で
あり(これは抵抗120を横断しての電圧である)、そ
れはまさに所望のものである。
可変抵抗構成体98の実施例を第7図に示しである。そ
れを製造する場合、図示した抵抗の各々は実質的に同一
の抵抗値を持つべく製造され、且つそれらは、全体的な
構成体が端子150,1.51.152をHしており1
1つトランジスタ106のゲートへ印加される端子15
1から出力が取られるようにセットアツプされている。
可変抵抗構成体98のレイアウトは端子151の両側に
おいて対称的であるので、第7図に示される端子151
の下側の可変抵抗構成体98の部分についてのみ詳細に
説明し、15]の上方の構成部分に対して対応する構成
要素には対応する番号を付しである。
抵抗154,156,158は直列しており、抵抗15
8は一対の並列接続された抵抗160゜162へ接続さ
れており、これらの並列接続された抵抗160.162
は4個の並列接続された抵抗164,166.168,
170へ接続されており、これら4個の並列接続された
抵抗は端子152へ接続されている。レーザプログラム
可能なヒユーズ172を有する遮断可能なリンクが、端
子150を抵抗156,158の間のノードGと接続し
ており、一方レーザプログラム可能なヒユーズ174を
有する同様な遮断可能なリンクが、ノードGを抵抗15
8と並列接続した一対の抵抗160.162の間のノー
ドHと接続している。
更に、レーザプログラム可能なヒユーズ176の形態に
おける遮断可能なリンクがノードHを並列接続した一対
の抵抗160,162と並列接続した4個の抵抗164
,166.168,170との間のノードJと接続して
おり、且つ最後に、レーザプログラム可能なヒユーズ1
78の形態の遮断可能なリンクがノードJを端子152
と接続している。理解される如く、各抵抗値は実質的に
同一であるので、4個の並列抵抗164,166゜16
8.170を横断しての電圧降下がR3であることを考
慮すると、並列した2つの抵抗160゜162を横断し
ての電圧降下は2R,であり、抵抗158を横断しての
電圧降下は4R,であり、且つ抵抗154,156を横
断しての電圧降下は8 R+である。適宜のヒユーズを
ブロウ即ち飛ばすことによって、端子150から端子1
52への第7図の+1■成体の全体的な抵抗値を選択す
ることか可能であり、又抵抗値をそのように選択するこ
とによって(又それを横断しての電圧降下を選択するこ
とにより)、端子150において読取られる電圧信号を
選択することが可能である。
更に、実質的に一定な基準電圧を発生する回路を第8図
に示しである。この回路は、前述したのと同様にトラン
ジスタ216,218からなる差動対が設けられる場合
に適用可能なものであるが、この場合には、トランジス
タ2〕6のゲートへ印加される電圧は実質的に一定(V
 hpp、)であり、一方トランジスタ218のゲート
へ印加される電圧はV REF3よりも一層高い値から
V REP3よりも一層低い値へ変化することが可能で
ある。この場合に、トランジスタ216のゲートへの入
力信号が、約1.5vであるTTL人力スレッシュホー
ルド条件を満足するものであることが望ましい。
更に、トランジスタ218のゲートへの信号の方向にお
いて逆バイアスされたダイオード219を介して信号が
印加される。電圧0%給端子182が負荷を介してトラ
ンジスタ218のゲートとダイオード219との間のノ
ードRへ接続されており、1つ別のダイオード221が
トランジスタ218のゲートと付加的な実質的に一定の
基準電圧V REP4と接続しており、この基準電圧の
発生については後に詳細に説明するダイオード221は
、又、基準電圧V R1!P4からトランジスタ218
のゲートへ向かう方向において逆バイアスされている。
残りの構成は第6図の左側部分に示したものと同様であ
るが、抵抗198が可変ではなく値が一定しており、且
つダイオード223が抵抗184゜186を接続し且つ
電圧(3%給端子182から電圧1jI−給(接地)端
子190への方向に順方向バイアスされており、トラン
ジスタ180のゲートは抵抗84とダイオード223と
の間のノードB′へ接続されており、更にトランジスタ
196のソースと抵抗198を接続する別のダイオード
225が設けられており、そのダイオードは電圧供給端
子182から電圧[%給端子190への方向において順
方向バイアスされており、トランジスタ216のゲート
はトランジスタ196のソースへ接続されている。抵抗
198は、ダイオード225とトランジスタ200のド
レインとを接続している。
この場合、トランジスタ218は、約1.5v十 φに
おいて一方の状態から他方の状態ヘスイッチする。尚、
φはダイオード225の順方向降下分の値である。従っ
て、トランジスタ216のゲートへ印加される基準電圧
V REP3は、実質的に1.5■ + φに設定され
るべきである。
この場合において、実施したプロセスは2vT−2VP
  −1,5Vを達成することが可能である。従って、
第6図の実施例におけるノードBにおける電圧がK(V
T  −Vr)にある場合に、ダイオード223を加え
ることによって、第8図のノードB′における電圧はφ
 + K(VT    VP )となる。Kを2と等し
く選択すると、抵抗は以下の如き値を持つ。
抵抗184 − 5にΩ 抵抗186 − 10にΩ 抵抗192 − 20にΩ 抵抗194 − 10にΩ 抵抗198 − 10にΩ 抵抗202 − 10にΩ 抵抗204 − 10にΩ 抵抗184を横断しての電圧は−vPであり、ダイオー
ド223を横断しての電圧降下はφであり、抵抗186
を横断しての電圧降下は一2V、であり、抵抗192を
横断しての電圧は2V、であり、且つ抵抗194を横断
しての電圧はVTである。
ノードB′における電圧は3VT  −2Vp+ φで
あり、従ってトランジスタ196のソースから取られる
基準電圧(ノードM)は2 V ’r−2V、 + φ
であり、即ちダイオード225を横断しての電圧はφで
あり、抵抗198を横断しての電圧降下は一2Vpであ
り、且つ抵抗202.204の各々を横断しての電圧降
下は■7である。
第9図を参照すると、この回路の左側部分は第6図に示
したものと類似しているが、抵抗286とトランジスタ
288のドレインとの間にダイオード223が設けられ
ており、電圧供給端子382から電圧供給(接地)端子
390へ向かう方向において順方向バイアスされている
。しかしながら、トランジスタ306のソースから取ら
れる出力は差動対316,318へ接続されているトラ
ンジスタ310へ印加されることはない。そうではなく
、トランジスタ310のゲートへ印加される電圧は上に
最初に記載した基準電圧V IIEPIである。この回
路は、更に、直列接続されたエンハンスメントモード接
合電界効果トランジスタ351゜353を有しており、
即ちトランジスタ351のドレインは電圧供給端子38
2へ接続されており、且つそのソースはトランジスタ3
53のドレインへ接続されている。トランジスタ353
のソースは抵抗355へ接続されており、抵抗355は
接地供給端子390へ接続されている。
同様に、エンハンスメントモード接合電界効果トランジ
スタ359,361は直列接続されており、即ちトラン
ジスタ359のドレインは電圧供給端子382へ接続し
ており、且つトランジスタ359のソースはトランジス
タ361のドレインへ接続している。トランジスタ36
1のソースは、抵抗363を介して電圧供給端子390
へ接続している。トランジスタ351のゲートはトラン
ジスタ318のドレインへ接続しており、一方トランジ
スタ359のゲートはトランジスタ316のドレインへ
接続している。
コンデンサ357,365の形態におけるロード即ち負
荷は、温度変動及び装置の製造プロセスにおける変動に
関して実質的に一定である。
公知の如く、I  −CdV/dtである。定電流を得
るためには、I/C−dV/diである、従ってdV/
dtは実質的に一定である。
抵抗355,363を介して定電流を得るために、同一
の値のものを選択し、且つ同一の値のコンデンサ357
,365を選択し、この様な各抵抗の値は温度によって
変化することを銘記しながら、各抵抗357.363を
横断しての電圧の値がその抵抗の値における変動(1−
V/R)をトラッキング即ち追跡することが望ましい。
ガリウム砒素技術においては抵抗の抵抗値が温度が増加
すると共に増加するということが知られているので、φ
 −KV、の和は、所望のに値を選択することによって
、抵抗の値と同一の割合で温度と共に増加させるように
することが可能である。
更に、抵抗284を横断しての電圧は−vPであり、一
方抵抗286を(黄断しての電圧は−KV、であり、ダ
イオードを横断しての電圧はφであり、且つトランジス
タ288を横断しての電圧はNVTである(前述した如
<VTを操作することを仮定する)。抵抗284,28
6,292゜294の抵抗値を適宜選択したと仮定する
と、ノードB′は−Kv、 + φ 十 3VTの電圧
レベルにあり、抵抗286を横断しての電圧は一3Vp
であり、且つノードFにおける電圧は3Voである。可
変抵抗298の上部における電圧は2V丁 −BVp 
 + φてあり、一方可変抵抗298の底部における電
圧は2vTである。
該可変抵抗から取り出される電圧は、K(V+ap  
−Vb−1)+  Vb−+  −K(BVp  + 
φ)  +  2V7であり、従って抵抗355(又は
367)を横断しての電圧はK (−3Vp  + φ
)である。従って理解される如く、抵抗355(又は3
67)を横断しての電圧降下は、上述した所望の限定を
充足すべく選択されており、即ち、φ −KV、の和は
、抵抗値と実質的に同一の割合で温度と共に増加及び減
少する。
最後に、第10図を参照すると、実質的に一定な基準電
圧V RBP4を発生する回路が示されている。
前述した如く、差動対21.6,218(第8図)のト
ランジスタ216へ印加される基準電圧は2Vt  −
’2Vp  +  φ−1,5V  +φである。ノー
ドRが基中電圧V□、3よりも一層高いφに等しい電圧
にクランプされるように、逆バイアスされたダイオード
221へ印加される基/f!電圧vllEp4が基■電
圧V R2F3と実質的に等しいことが望ましい。更に
、この基準電圧VRP、F4を発生する手段がゼロから
各ステージ(段)を介しての電流の11倍ヘシンク(吸
い込み)せねばならないように多数のステージ(例えば
、最大で11個のステージ)を基準電圧VR1!F4へ
接続することが望ましい場合がある。
この様な回路を第10図に示しである。そこに示した如
く、抵抗400がバイアス電流源402へ接続されてお
り、該バイアス電流源402は電圧供給端子404へ接
続されている。抵抗400は、又、エンハンスメントモ
ード接合電界効果トランジスタ406のドレインへ接続
しており、又該トランジスタ406のドレインはそのゲ
ートへ接続されている。そのトランジスタ406のソー
スはデプリションモード接合電界効果トランジスタ40
8のドレインへ接続されており、該トランジスタ408
のソースは抵抗410へ接続されている。その抵抗は、
デプリションモード接合電界効果トランジスタ412の
ドレインへ接続しており、該トランジスタ4]2のソー
スは抵抗416を介して電圧供給端子414へ接続され
ている。
トランジスタ408のゲートは、トランジスタ412の
ドレインへ接続されており、一方トランジスタ412の
ゲートは電圧供給端子414へ接続されている。ダイオ
ード418が、トランジスタ412のドレインと接地電
圧供給端子である電圧[%給端子420との間に接続さ
れており、ダイオード418は電圧供給端子404から
電圧供給端子420へ向かう方向において逆バイアスさ
れている。
更に、エンハンスメンi・モード接合電界効果トランジ
スタ422が設けられており、そのドレインは電圧[%
給端子404へ接続されており、そのゲートはトランジ
スタ406のソース及びトランジスタ408のドレイン
へ接続されており、且つそのソースはダイオード424
へ接続されており、一方該ダイオード424は電圧供給
端子420へ接続されており、このダイオード424は
電圧供給端子404から電圧供給端子420へ向かう方
向において順方向バイアスされている。トランジスタ4
22のドレインが電流バイアス源402を介して電圧供
給端子404へ接続されている。
前述した如く、電流源426(これまで説明してきた回
路に対してロード即ち負荷として作用する)を介しての
電流は、0(ゼロ)■から111へ変化することが可能
である。電流バイアス源402が設けられているので、
トランジスタ422を介しての電流は111から221
へ変化し、従って11対約Oではなく2対1の変化が得
られている。
第10図の回路において、前述した如く抵抗値を適切に
選択すると、抵抗400を横断しての電圧降下は一2V
pであり、トランジスタ406を横断しての電圧降下は
約V、であり、且つ抵抗410を横断しての電圧降下は
−VPである。トランジスタ422のゲート対ソース接
合を横断しての電圧降下は約v7であり、一方ダイオー
ド424を横断しての電圧降下はφである。トランジス
タ422は大型装置として設けられており、従って、そ
れは最大で221までシンク(吸い込み)するために多
少vTを越えてターンオンすることを必要とするに過ぎ
ない。ノードTは接地より下側の約φに維持される。な
ぜならば、シンク(吸い込み)電流は常に基準電流より
も実質的に大きいからである。シンク電流は、抵抗41
6を介して通過し、且つ負の電圧が第二電圧供給端子4
14において発生される。理解される如く、トランジス
タ422を介しての負荷電流が変動するので、本装置の
全体的なシンク電流において大きな変動があったとして
も、抵抗400.トランジスタ406、トランジスタ4
08及び抵抗416を介して指向される基準電流は実質
的に一定に維持される。
本回路の種々の実施例は、回路の特定の環境に依存して
、適宜間々の実質的に一定な基準電圧及び/又は電流を
発生することが可能なものであることを容品に理解する
ことが可能である。ここに記載した実施例の各々は、複
合半導体技術において容易に実施可能なものであり、こ
の様な実質的に一定な基準電圧又は電流を発生させるこ
とが特に問題となるものとして判明しているガリウム砒
素技術においても特に有利に実施することが可能なもの
である。
【図面の簡単な説明】
第1図は本発明回路を有利に適用することが可電圧対電
流特性を示したグラフ図、第3図は電界効果トランジス
タのピンチオフ電圧に実質的に等しい電圧を発生するた
めの回路を示した概略図、第4図は電界効果トランジス
タのスレッシュホールド電圧に実質的に等しい電圧を発
生する回路を示した概略図、第5図は電界効果トランジ
スタのスレッシュホールド電圧を乗算するための回路を
示した概略図、第6図は第1の実質的に一定な基準電圧
を発生するための回路を示した概略図、第°7図は第6
図の可変抵抗の回路を示した概略図、第8図は第2の実
質的に一定な基準電圧を発生する回路を示した概略図、
第9図は実質的に一定な基準電流を発生すべく適用され
た基準電圧を発生するための回路を示した概略図、第1
0図は第3の実質的に一定な基準電圧を発生するための
回路を示した概略図、である。 (符号の説明) 52.567電圧13(給端子 62.647電圧供給端子 82   :電圧供給端子 90   :接地端子 98   :可変抵抗 108   :ロード(負荷) 150.151,152:端子 172.174.178ニレ−ザブログラム可能ヒユー
ズ 402   :バイアス電流源 404.414.420:電圧供給端子426   :
電流源 図面の浄書(内容に変更なし) 口G、 1 0G、 3                   口
G、 4手続補正書防幻 平成元年4月7日 特許庁長官  吉 1)文 毅 殿 1、事件の表示   昭和63年 特許願 第3151
92号2、発明の名称   基準電圧及び基準電流発生
用回路3、補正をする者 事件との関係   特許出願人 4、代理人

Claims (1)

  1. 【特許請求の範囲】 1、ガリウム砒素技術で構成した半導体装置において、
    それに電圧を印加すると実質的に一定な基準電圧を発生
    する回路手段を有することを特徴とする半導体装置。 2、基準電圧発生装置において、第一電圧供給端子、第
    二電圧供給端子、前記第一及び第二電圧供給端子間に直
    列接続された第一及び第二電界効果トランジスタ、前記
    第一トランジスタと動作的に関連しており前記第一トラ
    ンジスタのピンチオフ電圧に実質的に等しい電圧を発生
    するための手段、前記第二トランジスタと動作的に関連
    されており前記第二トランジスタのスレッシュホールド
    電圧に実質的に等しい電圧を発生するための手段、を有
    しており、前記基準電圧が前記第一及び第二電圧供給端
    子間のノードで得られることを特徴とする装置。 3、特許請求の範囲第2項において、前記第一トランジ
    スタがデプリションモードトランジスタであることを特
    徴とする装置。 4、特許請求の範囲第2項又は第3項の何れか1項にお
    いて、前記第二トランジスタがエンハンスメントモード
    トランジスタであることを特徴とする装置。 5、ガリウム砒素技術において構成した半導体装置にお
    いて、それへ電圧を印加することにより実質的に一定な
    電流を発生する回路手段を有することを特徴とする半導
    体装置。 6、電圧発生用装置において、第一電圧供給端子、第二
    電圧供給端子、第一及び第二電流取扱端子と電流制御端
    子とを持っており前記第一電流取扱端子が前記第一電圧
    供給端子へ接続されているデプリションモード電界効果
    トランジスタ、前記デプリションモード電界効果トラン
    ジスタの前記第二電流取扱端子と前記第二電圧供給端子
    とに接続されている抵抗、を有しており、前記デプリシ
    ョンモード電界効果トランジスタの前記電流制御端子が
    前記第二電圧供給端子へ接続されており、その際に前記
    抵抗を横断しての電圧が前記デプリションモード電界効
    果トランジスタのピンチオフ電圧に実質的に等しいこと
    を特徴とする装置。 7、特許請求の範囲第5項において、前記抵抗を前記第
    二電圧供給端子へ接続させる第二の抵抗を有しており、
    前記デプリションモード電界効果トランジスタの前記電
    流制御端子が前記第二の抵抗を介して前記第二電圧供給
    端子へ接続されていることを特徴とする装置。 8、特許請求の範囲第7項において、第一及び第二電流
    取扱端子と電流制御端子とを持った第二のエンハンスメ
    ントモード電界効果トランジスタを有しており、前記第
    二の抵抗が前記第二のトランジスタの前記第一電流取扱
    端子へ接続されており、前記第二のトランジスタの前記
    第二電流取扱端子が前記第二電圧供給端子へ接続されて
    おり、その際に前記第二の抵抗が前記第二のトランジス
    タを介して前記第二電圧供給端子へ接続されており、前
    記最初のデプリションモード電界効果トランジスタの前
    記電流制御端子が前記第一及び第二トランジスタの間に
    接続されており、前記第二のトランジスタの前記第一電
    流取扱端子と電流制御端子とを接続する第三の抵抗を有
    しており、前記第二のトランジスタの前記電流制御端子
    と前記第二電圧供給端子とを接続する第四の抵抗を有し
    ており、前記基準電圧が前記第一及び第二抵抗の間のノ
    ードにおいて得られることを特徴とする装置。 9、特許請求の範囲第8項において、更に、付加的な回
    路手段を有しており、前記付加的な回路手段が、前記第
    一電圧供給端子へ接続した第一電流取扱端子を具備する
    と共に第二電流取扱端子を具備しており且つ前記ノード
    に接続した電流制御端子を具備した第三の電界効果トラ
    ンジスタ、前記第三のトランジスタの第二電流取扱端子
    へ接続した第五の抵抗、前記第五の抵抗へ接続した第一
    電流取扱端子を具備すると共に前記第二電圧供給端子へ
    接続した第二電流取扱端子を具備しており且つ電流制御
    端子を具備する第四の電界効果トランジスタ、前記第四
    のトランジスタの前記第一電流取扱端子を前記第四のト
    ランジスタの前記電流制御端子へ接続する第六の抵抗、
    前記第四のトランジスタの前記電流制御端子と前記第二
    電圧供給端子とを接続する第七の抵抗、を有することを
    特徴とする装置。 10、特許請求の範囲第9項において、更に、前記第一
    及び第二の抵抗を接続しており且つ前記第一電圧供給端
    子から前記第二電圧供給端子へ向かう方向に順方向バイ
    アスされたダイオードを有しており、前記ノードが前記
    第一の抵抗とダイオードとの間であることを特徴とする
    装置。 11、特許請求の範囲第9項において、更に、前記第五
    の抵抗と前記第三のトランジスタの前記第二電流取扱端
    子との間に接続しており且つ前記第一電圧供給端子から
    前記第二電圧供給端子へ向かう方向に順方向バイアスさ
    れているダイオードを有することを特徴とする装置。 12、特許請求の範囲第10項において、更に、前記第
    五の抵抗と前記第三のトランジスタの前記第二電流取扱
    端子を接続しており且つ前記第一電圧供給端子から前記
    第二電圧供給端子へ向かう方向に順方向バイアスされて
    いるダイオードを有することを特徴とする装置。 13、特許請求の範囲第9項において、更に、前記第一
    電圧供給端子へ接続された第一電流取扱端子を具備して
    おり前記第五の抵抗へ接続された電流制御端子を具備し
    ており且つ第二電流取扱端子を具備している第五の電界
    効果トランジスタ、前記第五のトランジスタの前記第二
    電流取扱端子及び前記第二電圧供給端子へ接続されてい
    る負荷手段、を有することを特徴とする装置。 14、特許請求の範囲第13項において、更に、前記第
    一電圧供給端子へ接続されている第一電流端子を具備し
    ており前記第五のトランジスタの前記第二電流取扱端子
    へ接続されている電流制御端子を具備しており且つ第二
    電流取扱端子を具備している第六のトランジスタ、前記
    第六のトランジスタの前記第二電流取扱端子と前記第二
    電圧供給端子との間に接続されている負荷手段、を有す
    ることを特徴とする装置。 15、特許請求の範囲第14項において、前記第六のト
    ランジスタの前記第二電流取扱端子と前記第二電圧供給
    端子との間に接続されている前記負荷手段が抵抗を有す
    ることを特徴とする装置。 16、特許請求の範囲第9項において、前記第五の抵抗
    が可変抵抗であることを特徴とする装置。 17、第一及び第二端子を持った可変抵抗構成体におい
    て、前記第一端子に接続された第一抵抗、前記第一抵抗
    及び前記第二端子へ接続された第二抵抗、前記第一抵抗
    の一端を前記第一抵抗の他端と接続する第一遮断可能リ
    ンク、前記第二抵抗の一端を前記第二抵抗の他端と接続
    している第二遮断可能リンク、を有することを特徴とす
    る可変抵抗構成体。 18、特許請求の範囲第17項において、更に、前記第
    二抵抗と並列な第三抵抗を有することを特徴とする可変
    抵抗構成体。 19、特許請求の範囲第6項乃至第18項のうちの何れ
    か1項において、前記装置がガリウム砒素技術によって
    構成されていることを特徴とする装置。
JP31519288A 1987-12-15 1988-12-15 基準電圧及び基準電流発生用回路 Pending JPH01258112A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13366887A 1987-12-15 1987-12-15
US133,668 1987-12-15

Publications (1)

Publication Number Publication Date
JPH01258112A true JPH01258112A (ja) 1989-10-16

Family

ID=22459746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31519288A Pending JPH01258112A (ja) 1987-12-15 1988-12-15 基準電圧及び基準電流発生用回路

Country Status (3)

Country Link
JP (1) JPH01258112A (ja)
DE (1) DE3842249A1 (ja)
GB (1) GB2211322A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2531104B2 (ja) * 1993-08-02 1996-09-04 日本電気株式会社 基準電位発生回路
DE4335683A1 (de) * 1993-10-20 1995-04-27 Deutsche Aerospace Konstantstromquelle
DE102006016199A1 (de) 2006-04-06 2007-10-11 Alfa Laval Kolding A/S Selbstentlüftende Zentrifugalpumpe

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4686451A (en) * 1986-10-15 1987-08-11 Triquint Semiconductor, Inc. GaAs voltage reference generator

Also Published As

Publication number Publication date
DE3842249A1 (de) 1989-07-20
GB8829156D0 (en) 1989-01-25
GB2211322A (en) 1989-06-28

Similar Documents

Publication Publication Date Title
JP2882163B2 (ja) 比較器
US4782251A (en) Level conversion circuit
JPH01258113A (ja) 基準電圧発生回路
GB2235795A (en) Device for providing reference signal.
US5214317A (en) CMOS to ECL translator with incorporated latch
US4978904A (en) Circuit for generating reference voltage and reference current
JP2008544714A (ja) 低電圧vccを供給される差動トランジスタ対電流スイッチ
JPH02503141A (ja) 帰還ソース結合fetロジツク
US5010256A (en) Gate output driver using slew-rate control
JPS63300623A (ja) 半導体バツフア回路
US5079516A (en) User-proof post-assembly offset voltage trim
JPH01258112A (ja) 基準電圧及び基準電流発生用回路
US6288660B1 (en) BiCMOS circuit for controlling a bipolar current source
JP3229271B2 (ja) 電流ドライバ回路
US5124586A (en) Impedance multiplier
US20020084806A1 (en) Low voltage bipolar logic and gate device
JPH0440020A (ja) D/aコンバータ
JP3322600B2 (ja) 電流調整回路
JPS61293022A (ja) Ecl−ttl変換出力回路
JPH0345579B2 (ja)
JPS63318817A (ja) レベル変換回路
JPH0514174A (ja) レベルシフタ回路
US20200228119A1 (en) Lower voltage switching of current mode logic circuits
JP2734231B2 (ja) レベル変換回路
EP0385018A2 (en) MOS analog amplifier