JP3229271B2 - 電流ドライバ回路 - Google Patents
電流ドライバ回路Info
- Publication number
- JP3229271B2 JP3229271B2 JP27394598A JP27394598A JP3229271B2 JP 3229271 B2 JP3229271 B2 JP 3229271B2 JP 27394598 A JP27394598 A JP 27394598A JP 27394598 A JP27394598 A JP 27394598A JP 3229271 B2 JP3229271 B2 JP 3229271B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- switch
- mos transistor
- output node
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、非対称電流モード
出力回路に関する。
出力回路に関する。
【０００２】
【従来の技術】ＳＣＳＩアーキテクチャで用いられてい
るような従来の非対称データインタフェースは、アクテ
ィブなインタフェース上にベース電流が常に存在するこ
とを要求する。インタフェースに接続された出力バッフ
ァ回路は、出力データ状態により異なる向きの電流を出
力しなければならない。あるデータ状態では、ドライバ
によって出力される電流はベース電流と同じ向きであ
る。従って、インタフェース上の正味の電流は、出力電
流にベース電流が加わったものとなる。別の状態では、
ドライバによって出力される電流は逆向きであり、従っ
てベース電流により減少する。
るような従来の非対称データインタフェースは、アクテ
ィブなインタフェース上にベース電流が常に存在するこ
とを要求する。インタフェースに接続された出力バッフ
ァ回路は、出力データ状態により異なる向きの電流を出
力しなければならない。あるデータ状態では、ドライバ
によって出力される電流はベース電流と同じ向きであ
る。従って、インタフェース上の正味の電流は、出力電
流にベース電流が加わったものとなる。別の状態では、
ドライバによって出力される電流は逆向きであり、従っ
てベース電流により減少する。
【０００３】従来の電流ステアリング出力バッファを図
１に示す。回路は、電流スイッチによって出力ノードに
接続される電流ドライバ（ここでは整合する電流のソー
スおよびシンクからなる）を含む。出力ノードは負荷の
両端に接続される。負荷には、他のソース（図示せず）
からも電流が流れる可能性がある。第１の状態では、ス
イッチＳ1は閉じ、スイッチＳ2は開き、電流ドライバは
全負荷電流に電流Ｉの寄与をする。第２の状態では、ス
イッチＳ2は閉じ、スイッチＳ1は開き、電流ドライバは
全負荷電流に電流−Ｉの寄与をする。第３の状態では、
スイッチＳ1およびＳ2は両方とも開き、電流ドライバは
正味の負荷電流への電流寄与をしない。
１に示す。回路は、電流スイッチによって出力ノードに
接続される電流ドライバ（ここでは整合する電流のソー
スおよびシンクからなる）を含む。出力ノードは負荷の
両端に接続される。負荷には、他のソース（図示せず）
からも電流が流れる可能性がある。第１の状態では、ス
イッチＳ1は閉じ、スイッチＳ2は開き、電流ドライバは
全負荷電流に電流Ｉの寄与をする。第２の状態では、ス
イッチＳ2は閉じ、スイッチＳ1は開き、電流ドライバは
全負荷電流に電流−Ｉの寄与をする。第３の状態では、
スイッチＳ1およびＳ2は両方とも開き、電流ドライバは
正味の負荷電流への電流寄与をしない。
【０００４】いくつかのアプリケーションでは、データ
バス上に正味の対称な電流を生じるように選択された比
で、２つのデータ状態におけるドライバの出力電流が非
対称になることを要求する。例えば、非対称データバス
は−２ｍＡのベース負荷を有し、ドライバは状態１（第
１状態）で＋１２ｍＡ、状態２（第２状態）で−８ｍＡ
の出力電流を有するとする。第１状態では、正味の電流
は＋１２ｍＡ−２ｍＡ＝＋１０ｍＡである。第２状態で
は、正味の電流は−８ｍＡ−２ｍＡ＝−１０ｍＡであ
る。従って、非対称な電流で非対称な負荷を駆動した正
味の結果は、＋１０ｍＡおよび−１０ｍＡという対称な
電流となる。
バス上に正味の対称な電流を生じるように選択された比
で、２つのデータ状態におけるドライバの出力電流が非
対称になることを要求する。例えば、非対称データバス
は−２ｍＡのベース負荷を有し、ドライバは状態１（第
１状態）で＋１２ｍＡ、状態２（第２状態）で−８ｍＡ
の出力電流を有するとする。第１状態では、正味の電流
は＋１２ｍＡ−２ｍＡ＝＋１０ｍＡである。第２状態で
は、正味の電流は−８ｍＡ−２ｍＡ＝−１０ｍＡであ
る。従って、非対称な電流で非対称な負荷を駆動した正
味の結果は、＋１０ｍＡおよび−１０ｍＡという対称な
電流となる。
【０００５】従来の非対称電流ステアリング出力バッフ
ァを図２に示す。回路は、２個の独立な電流ドライバ
（ここではＣＭＯＳデバイスとして示す）を含む。これ
らの電流ドライバは、データ状態が変化するとオン／オ
フが切り替わる。第１データ状態では、電流ソースおよ
び電流シンクのトランジスタＰ1およびＮ1は、スイッチ
Ｓ1によって負荷に接続されることにより、負荷への電
流Ｉ1の寄与をする。第２データ状態では、電流ソース
および電流シンクのトランジスタＰ2およびＮ2は、スイ
ッチＳ2によって負荷に接続されることにより、負荷へ
の電流−Ｉ2の寄与をする。
ァを図２に示す。回路は、２個の独立な電流ドライバ
（ここではＣＭＯＳデバイスとして示す）を含む。これ
らの電流ドライバは、データ状態が変化するとオン／オ
フが切り替わる。第１データ状態では、電流ソースおよ
び電流シンクのトランジスタＰ1およびＮ1は、スイッチ
Ｓ1によって負荷に接続されることにより、負荷への電
流Ｉ1の寄与をする。第２データ状態では、電流ソース
および電流シンクのトランジスタＰ2およびＮ2は、スイ
ッチＳ2によって負荷に接続されることにより、負荷へ
の電流−Ｉ2の寄与をする。
【０００６】
【発明が解決しようとする課題】これらの従来の回路は
いくつかの欠点を有する。なかでも、データ状態が変化
するときに、各電流ドライバの電流がオン／オフするこ
とによって引き起こされるスイッチングノイズが問題で
ある。複数の電流ソースが用いられる場合（例えば図２
の場合）、一般に、電流ソーストランジスタＰ1および
Ｐ2のゲートどうしが接続されるとともにバイアス電圧
にも接続される。これにより、スイッチング中のデバイ
ス間に容量結合が生じ、これは、一時的に、バイアス基
準電圧の値に影響を及ぼし、その結果、出力電流の大き
さに影響を及ぼす。スイッチングノイズおよび結合効果
は、スイッチングバッファのバイアスおよび出力のレベ
ルに影響するだけでなく、同じ基準電圧に接続された他
のバッファのバイアスにも影響する。
いくつかの欠点を有する。なかでも、データ状態が変化
するときに、各電流ドライバの電流がオン／オフするこ
とによって引き起こされるスイッチングノイズが問題で
ある。複数の電流ソースが用いられる場合（例えば図２
の場合）、一般に、電流ソーストランジスタＰ1および
Ｐ2のゲートどうしが接続されるとともにバイアス電圧
にも接続される。これにより、スイッチング中のデバイ
ス間に容量結合が生じ、これは、一時的に、バイアス基
準電圧の値に影響を及ぼし、その結果、出力電流の大き
さに影響を及ぼす。スイッチングノイズおよび結合効果
は、スイッチングバッファのバイアスおよび出力のレベ
ルに影響するだけでなく、同じ基準電圧に接続された他
のバッファのバイアスにも影響する。
【０００７】
【課題を解決するための手段】本発明による出力バッフ
ァ回路は、電流スイッチによってバッファの第１および
第２の出力ノードに接続された、電流Ｉを供給する電流
ドライバを有する。また、本発明の回路は、電流ドライ
バに接続されたスイッチ可能シャント抵抗を有する。ド
ライバによって供給される電流は、スイッチ可能シャン
ト抵抗を通じて分路され、ドライバからの電流は一定に
保たれ、正味の負荷電流に寄与しないようにすることが
可能である。電流スイッチは、第１データ状態におい
て、電流ドライバによって供給される電流が第１出力ノ
ードから第２出力ノードへ流れ、接続された負荷に電流
Ｉを供給するように設定される。第２データ状態におい
て、電流は、第２出力ノードから第１出力ノードへ流
れ、電流−Ｉを負荷に供給する。第３データ状態におい
て、電流スイッチは、出力ノードから電流ドライバを切
断し、電流ドライバからの電流はスイッチ可能シャント
抵抗を通じて分路され、負荷には電流が供給されないよ
うに設定される。
ァ回路は、電流スイッチによってバッファの第１および
第２の出力ノードに接続された、電流Ｉを供給する電流
ドライバを有する。また、本発明の回路は、電流ドライ
バに接続されたスイッチ可能シャント抵抗を有する。ド
ライバによって供給される電流は、スイッチ可能シャン
ト抵抗を通じて分路され、ドライバからの電流は一定に
保たれ、正味の負荷電流に寄与しないようにすることが
可能である。電流スイッチは、第１データ状態におい
て、電流ドライバによって供給される電流が第１出力ノ
ードから第２出力ノードへ流れ、接続された負荷に電流
Ｉを供給するように設定される。第２データ状態におい
て、電流は、第２出力ノードから第１出力ノードへ流
れ、電流−Ｉを負荷に供給する。第３データ状態におい
て、電流スイッチは、出力ノードから電流ドライバを切
断し、電流ドライバからの電流はスイッチ可能シャント
抵抗を通じて分路され、負荷には電流が供給されないよ
うに設定される。
【０００８】第２実施例では、複数の電流ドライバが設
けられる。各電流ドライバは、電流スイッチを通じて負
荷に接続されるとともに、上記のスイッチ可能シャント
抵抗にも接続される。この構成で、各電流ドライバは、
選択的に負荷に接続されて正または負の電流の寄与を
し、あるいは、電流はスイッチ可能シャント抵抗を通じ
て分路されて負荷への電流の寄与がないようにすること
が可能である。この構成により、回路の正味の出力電流
は、各ドライバによって供給される電流の一部または全
部の和または差に等しい大きさを有することが可能であ
る。相異なる大きさの電流を供給する電流ドライバを選
択することにより、指数関数的に多数の相異なる負荷電
流を規定することが可能である。例えば、それぞれ電流
Ｉおよび２Ｉを供給する２個の電流ドライバは、−３Ｉ
から３Ｉまでの、Ｉを増分とする大きさを有するディジ
タル的に可変の負荷電流を供給することが可能であり、
いずれの場合でも、電流ドライバを出入りする電流は３
Ｉに維持される。
けられる。各電流ドライバは、電流スイッチを通じて負
荷に接続されるとともに、上記のスイッチ可能シャント
抵抗にも接続される。この構成で、各電流ドライバは、
選択的に負荷に接続されて正または負の電流の寄与を
し、あるいは、電流はスイッチ可能シャント抵抗を通じ
て分路されて負荷への電流の寄与がないようにすること
が可能である。この構成により、回路の正味の出力電流
は、各ドライバによって供給される電流の一部または全
部の和または差に等しい大きさを有することが可能であ
る。相異なる大きさの電流を供給する電流ドライバを選
択することにより、指数関数的に多数の相異なる負荷電
流を規定することが可能である。例えば、それぞれ電流
Ｉおよび２Ｉを供給する２個の電流ドライバは、−３Ｉ
から３Ｉまでの、Ｉを増分とする大きさを有するディジ
タル的に可変の負荷電流を供給することが可能であり、
いずれの場合でも、電流ドライバを出入りする電流は３
Ｉに維持される。
【０００９】本発明のもう１つの実施例では、出力バッ
ファは第１の電流を供給する第１の電流ドライバと、第
２の電流を供給する第２の電流ドライバを有する。第１
電流ドライバは、電流スイッチによってバッファの第１
および第２の出力ノードに接続される。電流スイッチ
は、負荷が２つの出力ノードの間に接続されている場合
に、第１データ状態において、第１電流が第１出力ノー
ドから第２出力ノードへ流れ、第２データ状態におい
て、第１電流が第２出力ノードから第１出力ノードへ流
れるように設定される。
ファは第１の電流を供給する第１の電流ドライバと、第
２の電流を供給する第２の電流ドライバを有する。第１
電流ドライバは、電流スイッチによってバッファの第１
および第２の出力ノードに接続される。電流スイッチ
は、負荷が２つの出力ノードの間に接続されている場合
に、第１データ状態において、第１電流が第１出力ノー
ドから第２出力ノードへ流れ、第２データ状態におい
て、第１電流が第２出力ノードから第１出力ノードへ流
れるように設定される。
【００１０】第２電流ドライバは、スイッチング要素に
よって出力ノードに接続され、第１データ状態におい
て、第２電流が第１出力ノードから第２出力ノードへ流
れるようにされる。この状態において、全電流（第１電
流と第２電流の和に等しい）が、第１出力ノードから、
接続されている外部負荷を通り、第２出力ノードへ流れ
る。第２データ状態において、第２電流ドライバは、出
力ノードから切断され、第２電流は、スイッチ可能シャ
ント抵抗を通じて分路される。こうして、第２データ状
態において、部分電流（例えば、第１電流）のみが、接
続されている負荷を通して流れ、この電流は、第１デー
タ状態の場合と逆向きである。第１データ状態と第２デ
ータ状態で外部負荷に供給される電流の比は、２つの電
流ドライバの電流出力を調整することによって制御する
ことができる。
よって出力ノードに接続され、第１データ状態におい
て、第２電流が第１出力ノードから第２出力ノードへ流
れるようにされる。この状態において、全電流（第１電
流と第２電流の和に等しい）が、第１出力ノードから、
接続されている外部負荷を通り、第２出力ノードへ流れ
る。第２データ状態において、第２電流ドライバは、出
力ノードから切断され、第２電流は、スイッチ可能シャ
ント抵抗を通じて分路される。こうして、第２データ状
態において、部分電流（例えば、第１電流）のみが、接
続されている負荷を通して流れ、この電流は、第１デー
タ状態の場合と逆向きである。第１データ状態と第２デ
ータ状態で外部負荷に供給される電流の比は、２つの電
流ドライバの電流出力を調整することによって制御する
ことができる。
【００１１】すべての構成において、本発明の回路は、
ディスクリート部品から形成することも、ＩＣに集積化
することも可能である。回路を集積化する場合、シャン
ト抵抗の抵抗素子は能動抵抗とすることも受動抵抗とす
ることも可能であり、また、集積化することもチップの
外部に配置することも可能である。外部抵抗を用いる場
合、回路を適当な外部接続とともに製造して、所望の抵
抗をユーザが接続することができるようにすることも可
能である。
ディスクリート部品から形成することも、ＩＣに集積化
することも可能である。回路を集積化する場合、シャン
ト抵抗の抵抗素子は能動抵抗とすることも受動抵抗とす
ることも可能であり、また、集積化することもチップの
外部に配置することも可能である。外部抵抗を用いる場
合、回路を適当な外部接続とともに製造して、所望の抵
抗をユーザが接続することができるようにすることも可
能である。
【００１２】
【発明の実施の形態】図３は、本発明による電流ステア
リング出力回路１０の概念図である。電流ステアリング
出力回路１０は、２個の出力ノード３２および３４と、
電流Ｉを供給するように設定された電流ソース２０およ
び電流シンク２６からなる電流ドライバとを有する。電
流ドライバは、電流スイッチによって第１および第２の
出力ノード３２、３４に接続され、出力ノード３２、３
４に接続された負荷５０を通る電流Ｉの向きがデータ状
態に従って選択されるようになっている。実施例では、
電流スイッチは、電流ソース２０と出力ノード３２、３
４との接続を切り替えることが可能な第１スイッチング
要素と、電流シンク２６と出力ノード３２、３４との接
続を切り替えることが可能な第２スイッチング要素とか
らなる。好ましくは、第１スイッチング要素は、電流ソ
ース２０を出力ノード３２に選択的に接続するスイッチ
３６と、電流ソース２０を出力ノード３４に選択的に接
続するスイッチ４４とによって形成され、第２スイッチ
ング要素は、電流シンク２６を出力ノード３４に選択的
に接続するスイッチ４０と、電流シンク２６を出力ノー
ド３２に選択的に接続するスイッチ４６とによって形成
される。当業者に周知の他のスイッチング要素も使用可
能である。
リング出力回路１０の概念図である。電流ステアリング
出力回路１０は、２個の出力ノード３２および３４と、
電流Ｉを供給するように設定された電流ソース２０およ
び電流シンク２６からなる電流ドライバとを有する。電
流ドライバは、電流スイッチによって第１および第２の
出力ノード３２、３４に接続され、出力ノード３２、３
４に接続された負荷５０を通る電流Ｉの向きがデータ状
態に従って選択されるようになっている。実施例では、
電流スイッチは、電流ソース２０と出力ノード３２、３
４との接続を切り替えることが可能な第１スイッチング
要素と、電流シンク２６と出力ノード３２、３４との接
続を切り替えることが可能な第２スイッチング要素とか
らなる。好ましくは、第１スイッチング要素は、電流ソ
ース２０を出力ノード３２に選択的に接続するスイッチ
３６と、電流ソース２０を出力ノード３４に選択的に接
続するスイッチ４４とによって形成され、第２スイッチ
ング要素は、電流シンク２６を出力ノード３４に選択的
に接続するスイッチ４０と、電流シンク２６を出力ノー
ド３２に選択的に接続するスイッチ４６とによって形成
される。当業者に周知の他のスイッチング要素も使用可
能である。
【００１３】電流ソース２０は、スイッチ可能シャント
抵抗４８によって電流シンク２６にも接続される。スイ
ッチ可能シャント抵抗４８は、非導通状態から抵抗性導
通状態へ切り替え可能である。スイッチ可能シャント抵
抗４８は、スイッチと直列接続された受動抵抗、イネー
ブルまたはディスエーブルとなることが可能な能動抵
抗、あるいは、同じ結果を達成するその他の素子の任意
の組合せとすることが可能である。実施例では、スイッ
チ可能シャント抵抗４８は、１個以上のスイッチが直列
接続された能動抵抗である。
抵抗４８によって電流シンク２６にも接続される。スイ
ッチ可能シャント抵抗４８は、非導通状態から抵抗性導
通状態へ切り替え可能である。スイッチ可能シャント抵
抗４８は、スイッチと直列接続された受動抵抗、イネー
ブルまたはディスエーブルとなることが可能な能動抵
抗、あるいは、同じ結果を達成するその他の素子の任意
の組合せとすることが可能である。実施例では、スイッ
チ可能シャント抵抗４８は、１個以上のスイッチが直列
接続された能動抵抗である。
【００１４】出力ノード３２、３４の間に接続された負
荷５０を通る電流Ｉの向きは、スイッチ３６、４０、４
４、および４６の状態を調整することによって選択され
る。第１データ状態では、スイッチ３６および４０は導
通であり、スイッチ４４および４６は非導通である。こ
の状態では、電流Ｉが、出力ノード３２から負荷５０を
通りノード３４へ流れる。第２データ状態では、スイッ
チ３６および４０は非導通であり、スイッチ４４および
４６は導通である。この状態では、電流−Ｉが負荷５０
を流れる。
荷５０を通る電流Ｉの向きは、スイッチ３６、４０、４
４、および４６の状態を調整することによって選択され
る。第１データ状態では、スイッチ３６および４０は導
通であり、スイッチ４４および４６は非導通である。こ
の状態では、電流Ｉが、出力ノード３２から負荷５０を
通りノード３４へ流れる。第２データ状態では、スイッ
チ３６および４０は非導通であり、スイッチ４４および
４６は導通である。この状態では、電流−Ｉが負荷５０
を流れる。
【００１５】第３データ状態では、スイッチ３６、４
０、４４、および４６は非導通であり、スイッチ可能シ
ャント抵抗４８が導通状態になる。この状態では、電流
Ｉは負荷５０をバイパスし、ノード５６からスイッチ可
能シャント抵抗４８を通りノード５８へ（これは「シャ
ント」電流路（分路）を規定する）流れる。こうして、
第３データ状態では、回路１０は負荷に電流を供給しな
い。好ましくは、スイッチ可能シャント抵抗４８の抵抗
値は、ノード５６と５８の間のシャント電流路の抵抗
が、電流が負荷を流れているときのノード５６と５８の
間の期待される抵抗にほぼ等しくなるように選択され
る。
０、４４、および４６は非導通であり、スイッチ可能シ
ャント抵抗４８が導通状態になる。この状態では、電流
Ｉは負荷５０をバイパスし、ノード５６からスイッチ可
能シャント抵抗４８を通りノード５８へ（これは「シャ
ント」電流路（分路）を規定する）流れる。こうして、
第３データ状態では、回路１０は負荷に電流を供給しな
い。好ましくは、スイッチ可能シャント抵抗４８の抵抗
値は、ノード５６と５８の間のシャント電流路の抵抗
が、電流が負荷を流れているときのノード５６と５８の
間の期待される抵抗にほぼ等しくなるように選択され
る。
【００１６】当業者には認識されるように、出力回路１
０は、チップに集積化することも、ディスクリート部品
から形成することも、あるいは両者の組合せとすること
も可能である。特に、回路を集積化する場合、スイッチ
可能シャント抵抗の抵抗素子は、外部素子とすることも
可能であり、また、レーザトリミングのような精密製造
技術によって、あるいは、適当な回路により「調整」さ
れる能動デバイスによって、チップ上に形成することも
可能である。
０は、チップに集積化することも、ディスクリート部品
から形成することも、あるいは両者の組合せとすること
も可能である。特に、回路を集積化する場合、スイッチ
可能シャント抵抗の抵抗素子は、外部素子とすることも
可能であり、また、レーザトリミングのような精密製造
技術によって、あるいは、適当な回路により「調整」さ
れる能動デバイスによって、チップ上に形成することも
可能である。
【００１７】この構成は、従来の非対称電流ステアリン
グ出力回路よりすぐれたいくつかの利点を有する。従来
の非対称電流出力回路とは異なり、本発明による回路に
おける電流ドライバは、データ状態が変わるときにオン
／オフされない。従って、内部ノード電圧はスイッチン
グノイズの影響を受けないため、ドライバが定常状態に
達するのを待つ必要がない。このため、スイッチングは
非常に高速に行うことが可能である。また、ドライバか
らの電流は停止せず、単に内部的に流路が変わるだけで
あるため、内部ノードへの容量結合によって引き起こさ
れるバイアス電圧に対する影響は大幅に低減される。
グ出力回路よりすぐれたいくつかの利点を有する。従来
の非対称電流出力回路とは異なり、本発明による回路に
おける電流ドライバは、データ状態が変わるときにオン
／オフされない。従って、内部ノード電圧はスイッチン
グノイズの影響を受けないため、ドライバが定常状態に
達するのを待つ必要がない。このため、スイッチングは
非常に高速に行うことが可能である。また、ドライバか
らの電流は停止せず、単に内部的に流路が変わるだけで
あるため、内部ノードへの容量結合によって引き起こさ
れるバイアス電圧に対する影響は大幅に低減される。
【００１８】図４に、それぞれ負荷５０に接続された図
３の電流ステアリング出力回路１０を複数個含む電流ス
テアリング出力回路１１を示す。この構成は、可変ある
いは非対称の出力電流を提供する。第１電流Ｉ1を供給
し電流ソース２０および電流シンク２６からなる第１ド
ライバは、上記のように、スイッチ３６、４０、４４、
および４６によって負荷５０に接続されるとともに、ス
イッチ可能シャント抵抗４８に接続される。第２電流ド
ライバは、電流ソース２２および電流シンク２８からな
り、第２電流Ｉ2を供給するように設定される。第２電
流ドライバは、スイッチ３８、３９、４２、および４３
からなる電流スイッチによって出力ノード３２、３４に
接続される。第２スイッチ可能シャント抵抗４８′が、
電流ソース２２と電流シンク２８の間に接続される。電
流ソース２３および電流シンク２９として図示される、
電流Ｉnを供給するさらに別の電流ドライバも、同様に
負荷５０に接続される。
３の電流ステアリング出力回路１０を複数個含む電流ス
テアリング出力回路１１を示す。この構成は、可変ある
いは非対称の出力電流を提供する。第１電流Ｉ1を供給
し電流ソース２０および電流シンク２６からなる第１ド
ライバは、上記のように、スイッチ３６、４０、４４、
および４６によって負荷５０に接続されるとともに、ス
イッチ可能シャント抵抗４８に接続される。第２電流ド
ライバは、電流ソース２２および電流シンク２８からな
り、第２電流Ｉ2を供給するように設定される。第２電
流ドライバは、スイッチ３８、３９、４２、および４３
からなる電流スイッチによって出力ノード３２、３４に
接続される。第２スイッチ可能シャント抵抗４８′が、
電流ソース２２と電流シンク２８の間に接続される。電
流ソース２３および電流シンク２９として図示される、
電流Ｉnを供給するさらに別の電流ドライバも、同様に
負荷５０に接続される。
【００１９】この構成により、回路の正味の出力電流
は、各ドライバによって供給される電流の一部または全
部の和または差に等しい大きさを有することが可能とな
る。相異なる大きさの電流を供給する電流ドライバを選
択することにより、指数関数的に多数の相異なる負荷電
流を規定することが可能である。例えば、電流Ｉ1の大
きさがＩであり、電流Ｉ2の大きさが２Ｉである場合、
回路１１は、次の表に示されるように、−３Ｉから３Ｉ
までの大きさの出力電流を供給することができる。
は、各ドライバによって供給される電流の一部または全
部の和または差に等しい大きさを有することが可能とな
る。相異なる大きさの電流を供給する電流ドライバを選
択することにより、指数関数的に多数の相異なる負荷電
流を規定することが可能である。例えば、電流Ｉ1の大
きさがＩであり、電流Ｉ2の大きさが２Ｉである場合、
回路１１は、次の表に示されるように、−３Ｉから３Ｉ
までの大きさの出力電流を供給することができる。
【表１】 各ドライバの全電流は常に一定であるため、電流路の漂
遊インダクタンス（すなわち、ボンディングワイヤ、パ
ッケージリードなど）の両端の電圧降下は０に低減され
る。換言すれば、Ｖ＝Ｌ×（ｄｉ／ｄｔ）＝０であり、
これは、上記のように、本発明の回路が、従来の回路よ
りもはるかに少ないノイズしか発生しないことを意味す
る。
遊インダクタンス（すなわち、ボンディングワイヤ、パ
ッケージリードなど）の両端の電圧降下は０に低減され
る。換言すれば、Ｖ＝Ｌ×（ｄｉ／ｄｔ）＝０であり、
これは、上記のように、本発明の回路が、従来の回路よ
りもはるかに少ないノイズしか発生しないことを意味す
る。
【００２０】図５は、本発明の第２実施例による非対称
電流出力回路１２の概念的な概略図である。非対称電流
出力回路１２は、２個の出力ノード３２および３４と、
２個の電流ドライバを有する。この実施例は、上記の図
４の回路の変形版である。第１電流ドライバは、第１電
流Ｉ1を供給するように設定された電流ソース２０およ
び電流シンク２６からなる。第２電流ドライバは、第２
電流Ｉ2を供給するように設定された電流ソース２２お
よび電流シンク２８からなる。実施例では、電流ソース
２０、２２はソースバイアス電圧ＶSOURCE２４によって
制御され、電流シンク２６、２８はシンクバイアス電圧
ＶSINK３０によって制御される。
電流出力回路１２の概念的な概略図である。非対称電流
出力回路１２は、２個の出力ノード３２および３４と、
２個の電流ドライバを有する。この実施例は、上記の図
４の回路の変形版である。第１電流ドライバは、第１電
流Ｉ1を供給するように設定された電流ソース２０およ
び電流シンク２６からなる。第２電流ドライバは、第２
電流Ｉ2を供給するように設定された電流ソース２２お
よび電流シンク２８からなる。実施例では、電流ソース
２０、２２はソースバイアス電圧ＶSOURCE２４によって
制御され、電流シンク２６、２８はシンクバイアス電圧
ＶSINK３０によって制御される。
【００２１】第１電流ドライバは、上記の図３の実施例
で説明したように、スイッチ３６、４０、４４、および
４６からなる電流スイッチによって第１および第２の出
力ノード３２、３４に接続される。
で説明したように、スイッチ３６、４０、４４、および
４６からなる電流スイッチによって第１および第２の出
力ノード３２、３４に接続される。
【００２２】出力ノード３２、３４の間に接続された負
荷５０を通る電流Ｉ1の向きは、スイッチ３６、４０、
４４、および４６の状態を選択することによって決定さ
れる。第１データ状態では、スイッチ３６および４０は
導通であり、スイッチ４４および４６は非導通である。
この状態では、電流Ｉ1は、ノード３２から負荷５０を
通りノード３４へ流れる。第２データ状態では、スイッ
チ３６および４０は非導通であり、スイッチ４４および
４６は導通である。この状態では、電流Ｉ1は、ノード
３４から負荷５０を通りノード３２へ流れる。この実施
例では、電流Ｉ 1は常に負荷５０を流れ、従って、分路
は不要である。
荷５０を通る電流Ｉ1の向きは、スイッチ３６、４０、
４４、および４６の状態を選択することによって決定さ
れる。第１データ状態では、スイッチ３６および４０は
導通であり、スイッチ４４および４６は非導通である。
この状態では、電流Ｉ1は、ノード３２から負荷５０を
通りノード３４へ流れる。第２データ状態では、スイッ
チ３６および４０は非導通であり、スイッチ４４および
４６は導通である。この状態では、電流Ｉ1は、ノード
３４から負荷５０を通りノード３２へ流れる。この実施
例では、電流Ｉ 1は常に負荷５０を流れ、従って、分路
は不要である。
【００２３】第２電流ソース２２は、スイッチ３８によ
って第１出力ノード３２に切り替え可能な形で接続さ
れ、第２電流シンク２８は、スイッチ４２によって第２
出力ノード３４に切り替え可能な形で接続される。電流
ソース２２は、スイッチ可能シャント抵抗４８によって
電流シンク２８にも接続される。
って第１出力ノード３２に切り替え可能な形で接続さ
れ、第２電流シンク２８は、スイッチ４２によって第２
出力ノード３４に切り替え可能な形で接続される。電流
ソース２２は、スイッチ可能シャント抵抗４８によって
電流シンク２８にも接続される。
【００２４】第１データ状態では、スイッチ３８および
４２は導通であり、スイッチ可能シャント抵抗４８は非
導通である。この状態では、電流Ｉ2は、ノード５２か
らスイッチ３８、負荷５０、およびスイッチ４２を通り
ノード５４へ（これは「負荷」電流路を規定する）流れ
る。こうして、第１データ状態で負荷５０を流れる全電
流はＩ1＋Ｉ2である。第２データ状態では、スイッチ３
８および４２は非導通であり、スイッチ可能シャント抵
抗４８は導通状態にされる。この状態では、電流Ｉ2は
負荷５０をバイパスし、ノード５２からスイッチ可能シ
ャント抵抗４８を通りノード５４へ（すなわち、シャン
ト電流路を通って）流れる。こうして、第２データ状態
では、負荷５０を流れる全電流は−Ｉ1である。好まし
くは、スイッチ可能シャント抵抗４８の抵抗値は、ノー
ド５２と５４の間のシャント電流路の抵抗が、ノード５
２と５４の間の負荷電流路の期待される抵抗にほぼ等し
くなるように選択される。
４２は導通であり、スイッチ可能シャント抵抗４８は非
導通である。この状態では、電流Ｉ2は、ノード５２か
らスイッチ３８、負荷５０、およびスイッチ４２を通り
ノード５４へ（これは「負荷」電流路を規定する）流れ
る。こうして、第１データ状態で負荷５０を流れる全電
流はＩ1＋Ｉ2である。第２データ状態では、スイッチ３
８および４２は非導通であり、スイッチ可能シャント抵
抗４８は導通状態にされる。この状態では、電流Ｉ2は
負荷５０をバイパスし、ノード５２からスイッチ可能シ
ャント抵抗４８を通りノード５４へ（すなわち、シャン
ト電流路を通って）流れる。こうして、第２データ状態
では、負荷５０を流れる全電流は−Ｉ1である。好まし
くは、スイッチ可能シャント抵抗４８の抵抗値は、ノー
ド５２と５４の間のシャント電流路の抵抗が、ノード５
２と５４の間の負荷電流路の期待される抵抗にほぼ等し
くなるように選択される。
【００２５】バッファ１０は、ノード３２および３４に
接続されたすべてのスイッチを非導通状態にすることに
より「三状態（トライステート）化」することも可能で
ある。これは実質的に、バッファを、接続されている負
荷から切断し分離する。バッファ１０が三状態化されて
いるときには、スイッチ可能シャント抵抗もまた非導通
にして、電力を節約することも可能である。
接続されたすべてのスイッチを非導通状態にすることに
より「三状態（トライステート）化」することも可能で
ある。これは実質的に、バッファを、接続されている負
荷から切断し分離する。バッファ１０が三状態化されて
いるときには、スイッチ可能シャント抵抗もまた非導通
にして、電力を節約することも可能である。
【００２６】第１データ状態と第２データ状態の出力電
流の比は、電流ドライバを適当に設定することによって
設定可能である。例えば、ベース負荷電流が−２ｍＡで
あり、所望の出力は、正味の電流で±１０ｍＡである場
合、電流ソース２０および電流シンク２６は電流Ｉ1＝
８ｍＡを供給するように設定され、電流ソース２２およ
び電流シンク２８は電流Ｉ2＝４ｍＡを供給するように
設定される。第１データ状態では、バッファ１０は負荷
５０を通る電流Ｉ1＋Ｉ2＝１２ｍＡを出力する。負荷に
おける−２ｍＡのベース電流のために、正味の結果とし
ては、負荷電流は１０ｍＡとなる。第２データ状態で
は、電流Ｉ2はスイッチ可能シャント抵抗４８を通って
分路され、バッファは負荷５０を通る電流として−Ｉ1
＝−８ｍＡを出力する結果、正味の負荷電流は−８ｍＡ
−２ｍＡ＝−１０ｍＡとなる。
流の比は、電流ドライバを適当に設定することによって
設定可能である。例えば、ベース負荷電流が−２ｍＡで
あり、所望の出力は、正味の電流で±１０ｍＡである場
合、電流ソース２０および電流シンク２６は電流Ｉ1＝
８ｍＡを供給するように設定され、電流ソース２２およ
び電流シンク２８は電流Ｉ2＝４ｍＡを供給するように
設定される。第１データ状態では、バッファ１０は負荷
５０を通る電流Ｉ1＋Ｉ2＝１２ｍＡを出力する。負荷に
おける−２ｍＡのベース電流のために、正味の結果とし
ては、負荷電流は１０ｍＡとなる。第２データ状態で
は、電流Ｉ2はスイッチ可能シャント抵抗４８を通って
分路され、バッファは負荷５０を通る電流として−Ｉ1
＝−８ｍＡを出力する結果、正味の負荷電流は−８ｍＡ
−２ｍＡ＝−１０ｍＡとなる。
【００２７】従来の非対称電流出力バッファとは異な
り、電流ソース２０、２２および電流シンク２６、２８
からなる電流ドライバは常にオンである。これにより、
ノード５２、５４、５６および５８における内部電圧は
ほぼ一定に保たれる。その理由は、電流は電流のソース
およびシンクの内部インピーダンスを通って常に流れ、
一定の電圧降下を生じているためである。この安定性
は、ノード５２と５４の間の負荷電流路の抵抗とシャン
ト電流路の抵抗が等しいときには向上する。そのとき、
いずれのデータ状態でもノード５２からノード５４まで
の電圧降下が等しくなり、電流ソース２２および電流シ
ンク２８の動作点が等しくなるためである。
り、電流ソース２０、２２および電流シンク２６、２８
からなる電流ドライバは常にオンである。これにより、
ノード５２、５４、５６および５８における内部電圧は
ほぼ一定に保たれる。その理由は、電流は電流のソース
およびシンクの内部インピーダンスを通って常に流れ、
一定の電圧降下を生じているためである。この安定性
は、ノード５２と５４の間の負荷電流路の抵抗とシャン
ト電流路の抵抗が等しいときには向上する。そのとき、
いずれのデータ状態でもノード５２からノード５４まで
の電圧降下が等しくなり、電流ソース２２および電流シ
ンク２８の動作点が等しくなるためである。
【００２８】この安定性は、スイッチングを非常に高速
に行うことが可能であることを意味する。その理由は、
電流ドライバが定常状態ノード電圧に達するまでの追加
時間が不要であるからである。さらに、内部ノード電圧
の安定性により、ソースとシンクの基準電圧２４、３０
に影響を及ぼす可能性のある内部ノードと外部ノード６
０、６２の間の容量結合の効果が低減される。最後に、
バッファ１０は電源に対して常に一定のインピーダンス
を示すことにより常に一定の電流を引き込むため、回路
の非対称性によって引き起こされるｄｉ／ｄｔ項は、従
来の非対称ドライバに比べて大幅に低減され、これによ
りグラウンドバウンスレベルが低減される。
に行うことが可能であることを意味する。その理由は、
電流ドライバが定常状態ノード電圧に達するまでの追加
時間が不要であるからである。さらに、内部ノード電圧
の安定性により、ソースとシンクの基準電圧２４、３０
に影響を及ぼす可能性のある内部ノードと外部ノード６
０、６２の間の容量結合の効果が低減される。最後に、
バッファ１０は電源に対して常に一定のインピーダンス
を示すことにより常に一定の電流を引き込むため、回路
の非対称性によって引き起こされるｄｉ／ｄｔ項は、従
来の非対称ドライバに比べて大幅に低減され、これによ
りグラウンドバウンスレベルが低減される。
【００２９】この回路の好ましい実施例を図６に示す。
すべての回路要素はＭＯＳトランジスタである。しか
し、バイポーラトランジスタのような他のデバイスも使
用可能である。好ましくは、電流ドライバはＣＭＯＳデ
バイスである。電流ソース２０、２２はｐチャネルトラ
ンジスタ７０、７２として実装される。両方のトランジ
スタのゲートどうしが接続され、ソースバイアス電圧Ｖ
SOURCE２４へとドライブされる。両方のトランジスタと
も等しいバイアス電圧を有するため、流出する電流間の
比はデバイスサイズによって決定される。電流シンク２
６、２８はｎチャネルトランジスタ７６、７８として実
装される。電流ソースの場合と同様に、トランジスタ７
６、７８のゲートどうしが接続され、シンクバイアス電
圧ＶSINK３０へとドライブされる。トランジスタのサイ
ズは、トランジスタ７０から流出する電流がトランジス
タ７６に流入し、トランジスタ７２から流出する電流が
トランジスタ７８に流入するように選択される。
すべての回路要素はＭＯＳトランジスタである。しか
し、バイポーラトランジスタのような他のデバイスも使
用可能である。好ましくは、電流ドライバはＣＭＯＳデ
バイスである。電流ソース２０、２２はｐチャネルトラ
ンジスタ７０、７２として実装される。両方のトランジ
スタのゲートどうしが接続され、ソースバイアス電圧Ｖ
SOURCE２４へとドライブされる。両方のトランジスタと
も等しいバイアス電圧を有するため、流出する電流間の
比はデバイスサイズによって決定される。電流シンク２
６、２８はｎチャネルトランジスタ７６、７８として実
装される。電流ソースの場合と同様に、トランジスタ７
６、７８のゲートどうしが接続され、シンクバイアス電
圧ＶSINK３０へとドライブされる。トランジスタのサイ
ズは、トランジスタ７０から流出する電流がトランジス
タ７６に流入し、トランジスタ７２から流出する電流が
トランジスタ７８に流入するように選択される。
【００３０】スイッチ３６、３８、４０、４２、４４、
および４６は、それぞれ、トランジスタ８６、８８、９
０、９２、９４、および９６として実装される。スイッ
チ可能シャント抵抗４８は、ゲート電圧ＶRES９９によ
ってバイアスされたトランジスタ９８として実装される
のが好ましい。ＶRES９９（抵抗基準電圧）は、ディジ
タルバイアス信号であることが好ましい。しかし、アナ
ログ基準電圧も使用可能である。トランジスタ９８の抵
抗は、デバイスの寸法と、加えられるバイアス電圧によ
って決定される。別法として、スイッチ可能シャント抵
抗４８は、図２に示されるように、適当なスイッチング
要素と直列接続された受動（非スイッチ可能）抵抗とし
て実装されることも可能である。スイッチ可能シャント
抵抗４８は、回路とともに集積化することも可能であ
り、あるいは、回路は、外部抵抗を接続することが可能
な接点を有することも可能である。
および４６は、それぞれ、トランジスタ８６、８８、９
０、９２、９４、および９６として実装される。スイッ
チ可能シャント抵抗４８は、ゲート電圧ＶRES９９によ
ってバイアスされたトランジスタ９８として実装される
のが好ましい。ＶRES９９（抵抗基準電圧）は、ディジ
タルバイアス信号であることが好ましい。しかし、アナ
ログ基準電圧も使用可能である。トランジスタ９８の抵
抗は、デバイスの寸法と、加えられるバイアス電圧によ
って決定される。別法として、スイッチ可能シャント抵
抗４８は、図２に示されるように、適当なスイッチング
要素と直列接続された受動（非スイッチ可能）抵抗とし
て実装されることも可能である。スイッチ可能シャント
抵抗４８は、回路とともに集積化することも可能であ
り、あるいは、回路は、外部抵抗を接続することが可能
な接点を有することも可能である。
【００３１】スイッチトランジスタ８８および９２は固
有の抵抗を有するため、図６に示されるように、トラン
ジスタ９８と直列に整合スイッチトランジスタ１００、
１０２を設け、負荷電流路とシャント電流路の抵抗の整
合を良くすると有効である。これらの追加トランジスタ
１００、１０２は、トランジスタ８８および９２と同様
の寸法を有する場合、トランジスタ８８および９２と同
様の固有抵抗を挿入することになる。その場合、シャン
トトランジスタ９８は、負荷５０の期待される抵抗に等
しい抵抗値を有するように設計することができる。
有の抵抗を有するため、図６に示されるように、トラン
ジスタ９８と直列に整合スイッチトランジスタ１００、
１０２を設け、負荷電流路とシャント電流路の抵抗の整
合を良くすると有効である。これらの追加トランジスタ
１００、１０２は、トランジスタ８８および９２と同様
の寸法を有する場合、トランジスタ８８および９２と同
様の固有抵抗を挿入することになる。その場合、シャン
トトランジスタ９８は、負荷５０の期待される抵抗に等
しい抵抗値を有するように設計することができる。
【００３２】トランジスタスイッチ８６、８８、９０、
９２、９４、９６、１００、および１０２は、互いに独
立に動作することも、グループとして動作することも可
能である。好ましい構成では、これらのスイッチは、ス
イッチング信号Ｓ1〜Ｓ4によってバイアスされる２個ず
つの４セットにグループ化される。スイッチング信号Ｓ
1〜Ｓ4がアクティブのときはスイッチは導通状態とな
り、アクティブでないときは非導通状態となる。図６に
示されるように、トランジスタ８６および８８のゲート
はいずれもＳ1によってバイアスされ、トランジスタ９
４および１００のゲートはＳ2によってバイアスされ、
トランジスタ９６および１０２のゲートはＳ3によって
バイアスされ、トランジスタ９０および９２のゲートは
Ｓ4によってバイアスされる。第２データ状態では、Ｓ1
およびＳ4はイナクティブであり、Ｓ 2およびＳ3はアク
ティブである。スイッチング信号Ｓ1〜Ｓ4をイナクティ
ブにセットすることによって、バッファ１０を三状態モ
ードにすることも可能である。
９２、９４、９６、１００、および１０２は、互いに独
立に動作することも、グループとして動作することも可
能である。好ましい構成では、これらのスイッチは、ス
イッチング信号Ｓ1〜Ｓ4によってバイアスされる２個ず
つの４セットにグループ化される。スイッチング信号Ｓ
1〜Ｓ4がアクティブのときはスイッチは導通状態とな
り、アクティブでないときは非導通状態となる。図６に
示されるように、トランジスタ８６および８８のゲート
はいずれもＳ1によってバイアスされ、トランジスタ９
４および１００のゲートはＳ2によってバイアスされ、
トランジスタ９６および１０２のゲートはＳ3によって
バイアスされ、トランジスタ９０および９２のゲートは
Ｓ4によってバイアスされる。第２データ状態では、Ｓ1
およびＳ4はイナクティブであり、Ｓ 2およびＳ3はアク
ティブである。スイッチング信号Ｓ1〜Ｓ4をイナクティ
ブにセットすることによって、バッファ１０を三状態モ
ードにすることも可能である。
【００３３】
【発明の効果】以上述べたごとく、本発明によれば、デ
ータ状態が変化するときに、各電流ドライバの電流がオ
ン／オフすることによって引き起こされるスイッチング
ノイズの問題を生じない電流ドライバ回路が実現され
る。
ータ状態が変化するときに、各電流ドライバの電流がオ
ン／オフすることによって引き起こされるスイッチング
ノイズの問題を生じない電流ドライバ回路が実現され
る。
【図１】従来の電流ステアリング出力回路の概念図であ
る。
る。
【図２】２個の電流ドライバを有し非対称出力を行う従
来の電流ステアリング出力回路の概略図である。
来の電流ステアリング出力回路の概略図である。
【図３】本発明による電流ステアリング出力回路の概念
図である。
図である。
【図４】図３の回路を複数個含む電流ステアリング出力
回路の図である。
回路の図である。
【図５】本発明の第２実施例による非対称電流ステアリ
ング差動出力回路の概念図である。
ング差動出力回路の概念図である。
【図６】図５の出力回路の一実施例の概略図である。
１０ 電流ステアリング出力回路 １１ 電流ステアリング出力回路 １２ 非対称電流出力回路 ２０ 電流ソース ２２ 電流ソース ２３ 電流ソース ２４ ソースバイアス電圧 ２６ 電流シンク ２８ 電流シンク ２９ 電流シンク ３０ シンクバイアス電圧 ３２ 出力ノード ３４ 出力ノード ３６ スイッチ ３８ スイッチ ３９ スイッチ ４０ スイッチ ４２ スイッチ ４３ スイッチ ４４ スイッチ ４６ スイッチ ４８ スイッチ可能シャント抵抗 ５０ 負荷 ６０ 外部ノード ６２ 外部ノード ７０ ｐチャネルトランジスタ ７２ ｐチャネルトランジスタ ７６ ｎチャネルトランジスタ ７８ ｎチャネルトランジスタ ８６ トランジスタ ８８ トランジスタ ９０ トランジスタ ９２ トランジスタ ９４ トランジスタ ９６ トランジスタ ９８ トランジスタ ９９ 抵抗基準電圧 １００ 整合スイッチトランジスタ １０２ 整合スイッチトランジスタ
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊ ｅｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 ビジャット サコーバヒ パテル アメリカ合衆国，18031 ペンシルヴァ ニア，ブレイニグスヴィル，クロス ク リーク サークル 8009 (72)発明者 ワイネ イー．ワーナー アメリカ合衆国，18036 ペンシルヴァ ニア，クーパースバーグ，フリント ヒ ル ロード 3574 (56)参考文献 特開 平７−163184（ＪＰ，Ａ) 特開 平６−152353（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/00 - 17/70 H03F 3/345
Claims (26)
- 【請求項１】 第１および第２の出力ノードを有する電
流ドライバ回路において、該回路は、 電流を生成する電流ドライバと、 前記電流ドライバを前記第１および第２の出力ノードに
接続するスイッチング手段と、 前記電流ドライバの両端に接続され、非導通状態から抵
抗性導通状態に切り替え可能なスイッチ可能シャント抵
抗とからなり、 第１データ状態において、前記電流ドライバは前記スイ
ッチング手段によって前記第１および第２の出力ノード
に接続されるとともに前記スイッチ可能シャント抵抗が
非導通状態になることにより、前記電流は、前記第１お
よび第２の出力ノードの間に接続された負荷を流れ、 第２データ状態において、前記電流ドライバは前記スイ
ッチング手段によって前記第１および第２の出力ノード
から切断されるとともに前記スイッチ可能シャント抵抗
が抵抗性導通状態になることにより、前記電流は、前記
スイッチ可能シャント抵抗を流れることを特徴とする電
流ドライバ回路。 - 【請求項２】 前記スイッチング手段は電流スイッチか
らなることにより、前記第１データ状態において、前記
負荷を流れる電流の向きは変更可能であることを特徴と
する請求項１に記載の電流ドライバ回路。 - 【請求項３】 請求項１に記載の電流ドライバ回路を複
数個含む回路アセンブリにおいて、 前記第１出力ノードを相互接続し、 前記第２出力ノードを相互接続したことを特徴とする回
路アセンブリ。 - 【請求項４】 請求項１に記載の電流ドライバ回路を含
むことを特徴とする集積回路。 - 【請求項５】 前記スイッチ可能シャント抵抗は抵抗素
子およびスイッチからなることを特徴とする請求項４に
記載の集積回路。 - 【請求項６】 前記スイッチ可能シャント抵抗はＭＯＳ
トランジスタからなることを特徴とする請求項４に記載
の集積回路。 - 【請求項７】 第１および第２の出力ノードならびに第
１および第２の分路ノードを有する電流ドライバ回路を
含む集積回路において、該電流ドライバ回路は、 電流を生成する電流ドライバと、 前記電流ドライバを前記第１および第２の出力ノードに
接続する第１スイッチング手段と、 前記電流ドライバを前記第１および第２の分路ノードに
接続する第２スイッチング手段とからなり、 第１データ状態において、前記電流ドライバは前記第１
スイッチング手段によって前記第１および第２の出力ノ
ードに接続されるとともに前記第２スイッチング手段に
よって前記第１および第２の分路ノードから切断される
ことにより、前記電流は、前記第１および第２の出力ノ
ードの間に接続された負荷を流れ、 第２データ状態において、前記電流ドライバは前記第１
スイッチング手段によって前記第１および第２の出力ノ
ードから切断されるとともに前記第２スイッチング手段
によって前記第１および第２の分路ノードに接続される
ことにより、前記電流は、前記第１および第２の分路ノ
ードの間に接続された抵抗を流れることを特徴とする集
積回路。 - 【請求項８】 前記第１スイッチング手段は電流スイッ
チからなることを特徴とする請求項７に記載の集積回
路。 - 【請求項９】 第１および第２の出力ノードを有する非
対称電流ドライバ回路において、該回路は、 第１電流を生成する第１電流ドライバと、 前記第１および第２の出力ノードの間に負荷が接続され
ている場合に、第１データ状態において、前記第１電流
が前記第１出力ノードから前記第２出力ノードへ流れ、
第２データ状態において、前記第１電流が前記第２出力
ノードから前記第１出力ノードへ流れるように、前記第
１電流ドライバを前記第１および第２の出力ノードに接
続する電流スイッチと、 第２電流を生成する第２電流ドライバと、 前記第２電流ドライバの両端に接続され、非導通状態か
ら抵抗性導通状態に切り替え可能なスイッチ可能シャン
ト抵抗と、 前記第２電流ドライバを前記第１および第２の出力ノー
ドに選択的に接続するスイッチングアセンブリとからな
り、 前記第１データ状態において、前記第２電流ドライバは
前記スイッチングアセンブリによって前記第１および第
２の出力ノードに接続されるとともに前記スイッチ可能
シャント抵抗が非導通状態になることにより、前記第１
および第２の出力ノードの間に負荷が接続されている場
合に、前記第２電流は、前記第１出力ノードから前記第
２出力ノードへ流れ、 前記第２データ状態において、前記第２電流ドライバは
前記スイッチングアセンブリによって前記第１および第
２の出力ノードから切断されるとともに前記スイッチ可
能シャント抵抗が抵抗性導通状態になることにより、前
記第２電流は、前記スイッチ可能シャント抵抗を流れる
ことを特徴とする非対称電流ドライバ回路。 - 【請求項１０】 前記第１電流ドライバは、第１電流ソ
ースおよび第１電流シンクからなり、 前記電流スイッチは、前記第１電流ソースを前記第１お
よび第２の出力ノードのうちの一方の出力ノードに切り
替え可能な形で接続する第１スイッチング手段と、前記
第１電流シンクを前記第１および第２の出力ノードのう
ちの一方の出力ノードに切り替え可能な形で接続する第
２スイッチング手段とからなり、 前記第２電流ドライバは、第２電流ソースおよび第２電
流シンクからなり、 前記スイッチングアセンブリは、前記第２電流ソースを
前記第１出力ノードに接続する第１スイッチと、前記第
２電流シンクを前記第２出力ノードに接続する第２スイ
ッチとからなり、 前記第１データ状態において、前記第１電流ソースは前
記第１出力ノードに接続され、前記第１電流シンクは前
記第２出力ノードに接続され、前記第１スイッチおよび
前記第２スイッチは導通であり、 前記第２データ状態において、前記第１電流ソースは前
記第２出力ノードに接続され、前記第１電流シンクは前
記第１出力ノードに接続され、前記第１スイッチおよび
前記第２スイッチは非導通であることを特徴とする請求
項９に記載の電流ドライバ回路。 - 【請求項１１】 前記第２電流ソースと前記スイッチ可
能シャント抵抗の間に接続された第３スイッチと、前記
スイッチ可能シャント抵抗と前記第２電流シンクの間に
接続された第４スイッチとをさらに有することを特徴と
する請求項１０に記載の電流ドライバ回路。 - 【請求項１２】 前記第１スイッチング手段は、前記第
１電流ソースと前記第１出力ノードの間に接続された第
３スイッチと、前記第１電流ソースと前記第２出力ノー
ドの間に接続された第４スイッチとからなり、 前記第２スイッチング手段は、前記第１電流シンクと前
記第１出力ノードの間に接続された第５スイッチと、前
記第１電流シンクと前記第２出力ノードの間に接続され
た第６スイッチとからなることを特徴とする請求項１０
に記載の電流ドライバ回路。 - 【請求項１３】 前記第２電流ソースと前記スイッチ可
能シャント抵抗の間に接続された第７スイッチと、前記
スイッチ可能シャント抵抗と前記第２電流シンクの間に
接続された第８スイッチとをさらに有することを特徴と
する請求項１２に記載の電流ドライバ回路。 - 【請求項１４】 前記第１電流ソースは第１ＭＯＳトラ
ンジスタからなり、 前記第２電流ソースは第２ＭＯＳトランジスタからな
り、 前記第１ＭＯＳトランジスタおよび前記第２ＭＯＳトラ
ンジスタのゲート電圧はソース基準電圧に等しいことを
特徴とする請求項１０に記載の電流ドライバ回路。 - 【請求項１５】 前記第１電流シンクは第３ＭＯＳトラ
ンジスタからなり、 前記第２電流シンクは第４ＭＯＳトランジスタからな
り、 前記第３ＭＯＳトランジスタおよび前記第４ＭＯＳトラ
ンジスタのゲート電圧はシンク基準電圧に等しいことを
特徴とする請求項１４に記載の電流ドライバ回路。 - 【請求項１６】 前記第１スイッチング手段は、前記第
１電流ソースと前記第１出力ノードの間に接続された第
３スイッチと、前記第１電流ソースと前記第２出力ノー
ドの間に接続された第４スイッチとからなり、 前記第２スイッチング手段は、前記第１電流シンクと前
記第１出力ノードの間に接続された第５スイッチと、前
記第１電流シンクと前記第２出力ノードの間に接続され
た第６スイッチとからなることを特徴とする請求項１５
に記載の電流ドライバ回路。 - 【請求項１７】 前記第２電流ソースと前記スイッチ可
能シャント抵抗の間に接続された第７スイッチと、前記
スイッチ可能シャント抵抗と前記第２電流シンクの間に
接続された第８スイッチとをさらに有することを特徴と
する請求項１６に記載の電流ドライバ回路。 - 【請求項１８】 前記第１ないし第８スイッチはそれぞ
れＭＯＳトランジスタからなることを特徴とする請求項
１７に記載の電流ドライバ回路。 - 【請求項１９】 前記スイッチ可能シャント抵抗は、抵
抗基準電圧によってバイアスされたＭＯＳトランジスタ
からなることを特徴とする請求項１５に記載の電流ドラ
イバ回路。 - 【請求項２０】 第１および第２の出力ノードを有する
非対称電流出力回路を含む集積回路において、該電流出
力回路は、 第１電流ソースと、 前記第１電流ソースと前記第１出力ノードの間に接続さ
れた第１スイッチと、 前記第１電流ソースと前記第２出力ノードの間に接続さ
れた第２スイッチと、 第１電流シンクと、 前記第１出力ノードと前記第１電流シンクの間に接続さ
れた第３スイッチと、 前記第２出力ノードと前記第１電流シンクの間に接続さ
れた第４スイッチと、 第２電流ソースと、 前記第２電流ソースと前記第１出力ノードの間に接続さ
れた第５スイッチと、 第２電流シンクと、 前記第２出力ノードと前記第２電流シンクの間に接続さ
れた第６スイッチと、 前記第２電流ソースと前記第２電流シンクの間に接続さ
れ、非導通状態から抵抗性導通状態に切り替え可能なス
イッチ可能シャント抵抗とからなることを特徴とする集
積回路。 - 【請求項２１】 前記スイッチ可能シャント抵抗は、 抵抗素子と、 前記第２電流ソースと前記抵抗素子の間に直列接続され
た第７スイッチと、 前記抵抗素子と前記第２電流シンクの間に直列接続され
た第８スイッチとからなることを特徴とする請求項２０
に記載の集積回路。 - 【請求項２２】 前記第１ないし第８スイッチはそれぞ
れ第１ないし第８ＭＯＳトランジスタからなることを特
徴とする請求項２１に記載の集積回路。 - 【請求項２３】 前記第１ＭＯＳトランジスタおよび前
記第５ＭＯＳトランジスタのゲートは第１スイッチング
信号に接続され、 前記第２ＭＯＳトランジスタおよび前記第７ＭＯＳトラ
ンジスタのゲートは第２スイッチング信号に接続され、 前記第３ＭＯＳトランジスタおよび前記第８ＭＯＳトラ
ンジスタのゲートは第３スイッチング信号に接続され、 前記第４ＭＯＳトランジスタおよび前記第６ＭＯＳトラ
ンジスタのゲートは第４スイッチング信号に接続される
ことを特徴とする請求項２２に記載の集積回路。 - 【請求項２４】 前記第１電流ソースは第９ＭＯＳトラ
ンジスタからなり、 前記第２電流ソースは第１０ＭＯＳトランジスタからな
り、 前記第９ＭＯＳトランジスタのゲートは前記第１０ＭＯ
Ｓトランジスタのゲートに接続され、 接続された前記第９ＭＯＳトランジスタおよび前記第１
０ＭＯＳトランジスタのゲートは、ソース基準電圧にバ
イアスされることを特徴とする請求項２３に記載の集積
回路。 - 【請求項２５】 前記第１電流シンクは第１１ＭＯＳト
ランジスタからなり、 前記第２電流シンクは第１２ＭＯＳトランジスタからな
り、 前記第１１ＭＯＳトランジスタのゲートは前記第１２Ｍ
ＯＳトランジスタのゲートに接続され、 接続された前記第１１ＭＯＳトランジスタおよび前記第
１２ＭＯＳトランジスタのゲートは、シンク基準電圧に
バイアスされることを特徴とする請求項２４に記載の集
積回路。 - 【請求項２６】 前記抵抗素子は、抵抗基準電圧によっ
てバイアスされる第１３ＭＯＳトランジスタからなるこ
とを特徴とする請求項２５に記載の集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/939,534 US5966042A (en) | 1997-09-29 | 1997-09-29 | Current steering output circuit with switchable shunt resistor |
| US08/939534 | 1997-09-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11168370A JPH11168370A (ja) | 1999-06-22 |
| JP3229271B2 true JP3229271B2 (ja) | 2001-11-19 |
Family
ID=25473339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27394598A Expired - Fee Related JP3229271B2 (ja) | 1997-09-29 | 1998-09-28 | 電流ドライバ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5966042A (ja) |
| JP (1) | JP3229271B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8187781B2 (en) | 2007-03-29 | 2012-05-29 | Powdertech Co., Ltd. | Resin-filled ferrite carrier for electrophotographic developer, production method thereof and electrophotographic developer using the ferrite carrier |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6294947B1 (en) * | 1998-05-29 | 2001-09-25 | Agere Systems Guradian Corp. | Asymmetrical current steering output driver with compact dimensions |
| US6127839A (en) * | 1998-09-01 | 2000-10-03 | Micron Technology, Inc. | Method and apparatus for reducing induced switching transients |
| US6304121B1 (en) | 2000-04-05 | 2001-10-16 | Entridia Corporation | Process strength indicator |
| EP1306975A1 (en) | 2001-10-29 | 2003-05-02 | STMicroelectronics S.r.l. | Low-noise output buffer |
| US6970011B2 (en) * | 2003-11-28 | 2005-11-29 | Hewlett-Packard Development Company, L.P. | Partial termination voltage current shunting |
| US7161379B2 (en) * | 2004-04-14 | 2007-01-09 | Hewlett-Packard Development Company, L.P. | Shunted current reduction |
| US8085024B2 (en) * | 2008-04-29 | 2011-12-27 | Exar Corporation | Self-tuning digital current estimator for low-power switching converters |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4308466A (en) * | 1979-06-07 | 1981-12-29 | Northrop Corporation | Circuit to compensate for semiconductor switching speed variations |
| JPS61158698A (ja) * | 1984-12-28 | 1986-07-18 | Hitachi Medical Corp | インバ−タ式ｘ線装置 |
| US4979089A (en) * | 1989-05-26 | 1990-12-18 | Neturen Company Limited | Method for balancing currents to switching devices |
| JP2990889B2 (ja) * | 1991-09-27 | 1999-12-13 | 日本電気株式会社 | 磁気ヘッドドライブ回路 |
| US5808884A (en) * | 1996-07-16 | 1998-09-15 | Texas Instruments Incorporated | Circuit and method for conserving energy in a boost regulator circuit |
-
1997
- 1997-09-29 US US08/939,534 patent/US5966042A/en not_active Expired - Lifetime
-
1998
- 1998-09-28 JP JP27394598A patent/JP3229271B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8187781B2 (en) | 2007-03-29 | 2012-05-29 | Powdertech Co., Ltd. | Resin-filled ferrite carrier for electrophotographic developer, production method thereof and electrophotographic developer using the ferrite carrier |
Also Published As
| Publication number | Publication date |
|---|---|
| US5966042A (en) | 1999-10-12 |
| JPH11168370A (ja) | 1999-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7391825B2 (en) | Comparator circuit having reduced pulse width distortion | |
| US6894529B1 (en) | Impedance-matched output driver circuits having linear characteristics and enhanced coarse and fine tuning control | |
| CA2077602C (en) | Low voltage swing output mos circuit for driving an ecl circuit | |
| JP2000151384A (ja) | デジタル制御出力ドライバ及びインピ―ダンス整合方法 | |
| US6294947B1 (en) | Asymmetrical current steering output driver with compact dimensions | |
| JP3229271B2 (ja) | 電流ドライバ回路 | |
| US6580292B2 (en) | Universal PECL/LVDS output structure | |
| JPH10506779A (ja) | 電力カットオフ装置 | |
| JP3284015B2 (ja) | 半導体集積回路 | |
| JPH02228813A (ja) | バイポーラ・ｍｏｓ論理回路および半導体集積回路 | |
| CN108153371B (zh) | 对bjt电流镜的基极电流补偿 | |
| JP2699823B2 (ja) | 半導体集積回路 | |
| US6518797B2 (en) | Current mode logic circuit with output common mode voltage and impedance control | |
| JPH0897676A (ja) | 出力回路 | |
| JPH0677804A (ja) | 出力回路 | |
| JPH10257671A (ja) | 電子回路装置 | |
| JPH1117470A (ja) | 電子ボリューム | |
| US6124734A (en) | High-speed push-pull output stage for logic circuits | |
| JP3870906B2 (ja) | ヒステリシス回路 | |
| JP2606879B2 (ja) | 半導体装置 | |
| EP0385018A2 (en) | MOS analog amplifier | |
| JP3111651B2 (ja) | 半導体集積回路装置 | |
| JPH01258112A (ja) | 基準電圧及び基準電流発生用回路 | |
| JPH02238712A (ja) | 出力バッファ回路 | |
| JP2003234624A (ja) | ドライブ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |