JPS61293022A - Ｅｃｌ−ｔｔｌ変換出力回路 - Google Patents
Ｅｃｌ−ｔｔｌ変換出力回路Info
- Publication number
- JPS61293022A JPS61293022A JP60134856A JP13485685A JPS61293022A JP S61293022 A JPS61293022 A JP S61293022A JP 60134856 A JP60134856 A JP 60134856A JP 13485685 A JP13485685 A JP 13485685A JP S61293022 A JPS61293022 A JP S61293022A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- base
- collector
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
- H03K19/01812—Interface arrangements with at least one differential stage
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ＥＣＬ回路の出力をＴＴＬ回路の出力に変
換する矢めのＥＣＬ−ＴＴＬ変換出力回路である。
換する矢めのＥＣＬ−ＴＴＬ変換出力回路である。
この発明は、電源電圧を基準とするＥＣＬ回路の出力信
号が入力され、この入力された信号を接地電位を基準と
するＴＴＬ回路の出力信号に変換するＥＣＬ−ＴＴＬ変
換出力回路において、差動アンプの第１の出力点及び第
２の出力点の夫々にハイレベルが電源電圧であって、ロ
ーレベルが電源電圧から所定レベル低いＥＣＬ出力を取
り出し、第１の出力点と第１のトランジスタのベースと
を接続し、第２の出力点と第２のトランジスタのベース
とを接続し、第１のトランジスタ及び第２のトランジス
タを電源及び接地間に直列に挿入し、第１のトランジス
タ及び第２のトランジスタの接続点から出力端子を導出
することにより、入力信号の変化に対する遅れ時間を短
くし、１つ第１のトランジスタ及び第２のトランジスタ
が同時にＯＮすることを防１ヒするようにしたものであ
る。
号が入力され、この入力された信号を接地電位を基準と
するＴＴＬ回路の出力信号に変換するＥＣＬ−ＴＴＬ変
換出力回路において、差動アンプの第１の出力点及び第
２の出力点の夫々にハイレベルが電源電圧であって、ロ
ーレベルが電源電圧から所定レベル低いＥＣＬ出力を取
り出し、第１の出力点と第１のトランジスタのベースと
を接続し、第２の出力点と第２のトランジスタのベース
とを接続し、第１のトランジスタ及び第２のトランジス
タを電源及び接地間に直列に挿入し、第１のトランジス
タ及び第２のトランジスタの接続点から出力端子を導出
することにより、入力信号の変化に対する遅れ時間を短
くし、１つ第１のトランジスタ及び第２のトランジスタ
が同時にＯＮすることを防１ヒするようにしたものであ
る。
差動アンプを用いたＥＣＬ回路の出力は、電源電圧を基
準とするもので、ｉｌｌ常、’ Ｈ’ （ハイレベル）
が電源電圧で、 “Ｌ’（ローレベル）が電源電圧より
所定電圧（定電流により負荷抵抗に生じる電圧降下）低
い電圧である。ＥＣＬ回路のＩＣには、ＴＴＬ出力端子
が設けられることが多く、ＥＣＬ出力を接地基準の電圧
又は電流に変換するＥＣＬ−ＴＴＬ変換出力回路が用い
られている。
準とするもので、ｉｌｌ常、’ Ｈ’ （ハイレベル）
が電源電圧で、 “Ｌ’（ローレベル）が電源電圧より
所定電圧（定電流により負荷抵抗に生じる電圧降下）低
い電圧である。ＥＣＬ回路のＩＣには、ＴＴＬ出力端子
が設けられることが多く、ＥＣＬ出力を接地基準の電圧
又は電流に変換するＥＣＬ−ＴＴＬ変換出力回路が用い
られている。
第８図は、従来のＥ ＣＬ −Ｔ Ｔ Ｌ変換出力回路
の一例を示す。トランジスタ４３．４４と定電流源４５
と負荷抵抗４６．４７とにより構成された差動アンプが
電源ライン４８及び接地ライン４９間に挿入され、入力
端子４１．４２の夫々からＥＣＬ回路の出力が供給され
、トランジスタ４３及び４４の夫々のコレクタから電源
電圧を基準とするＥＣＩ、出力が得られる。
の一例を示す。トランジスタ４３．４４と定電流源４５
と負荷抵抗４６．４７とにより構成された差動アンプが
電源ライン４８及び接地ライン４９間に挿入され、入力
端子４１．４２の夫々からＥＣＬ回路の出力が供給され
、トランジスタ４３及び４４の夫々のコレクタから電源
電圧を基準とするＥＣＩ、出力が得られる。
トランジスタ４３のコレクタ出力がトランジスタ５０の
ベースに供給され、トランジスタ４４のコレクタ出力が
トランジスタ５】のベースに（＋４ 給される。トラン
ジスタ５０及びトランジスタ５１のコレクタが電源ライ
ン４８に接続され、トランジスタ５０のエミッタ及び接
地ライン４９間に抵抗５２とトランジスタ５６のコレク
タ・エミッタ１１１ｆｌとの直列接続が挿入される。ト
ランジスタ５１のエミッタ及び接地ライン４９間に抵抗
５３とトランジスタ５７のコレクタ・エミッタＪ路の直
列接続が挿入され、トランジスタ５６及びトランジスタ
５７のベースがトランジスタ５４のエミッタ及び抵抗５
５の接続点に接続される。トランジスタ５４のベースが
抵抗５２及びトランジスタ５６のコレクタの接続点に接
続される。
ベースに供給され、トランジスタ４４のコレクタ出力が
トランジスタ５】のベースに（＋４ 給される。トラン
ジスタ５０及びトランジスタ５１のコレクタが電源ライ
ン４８に接続され、トランジスタ５０のエミッタ及び接
地ライン４９間に抵抗５２とトランジスタ５６のコレク
タ・エミッタ１１１ｆｌとの直列接続が挿入される。ト
ランジスタ５１のエミッタ及び接地ライン４９間に抵抗
５３とトランジスタ５７のコレクタ・エミッタＪ路の直
列接続が挿入され、トランジスタ５６及びトランジスタ
５７のベースがトランジスタ５４のエミッタ及び抵抗５
５の接続点に接続される。トランジスタ５４のベースが
抵抗５２及びトランジスタ５６のコレクタの接続点に接
続される。
トランジスタ５６及びトランジスタ５７は、カレントミ
ラー回路を構成し、両トランジスタのコレクタ電流は等
しくなる。このカレントミラー回路で発生ずる電流は、
トランジスタ４３のコレクタ出力電圧と抵抗値によって
定まる。一方、トランジスタ５１のエミッタ電流は、ト
ランジスタ４４のコレクタ出力電圧及び抵抗値によって
定まる。
ラー回路を構成し、両トランジスタのコレクタ電流は等
しくなる。このカレントミラー回路で発生ずる電流は、
トランジスタ４３のコレクタ出力電圧と抵抗値によって
定まる。一方、トランジスタ５１のエミッタ電流は、ト
ランジスタ４４のコレクタ出力電圧及び抵抗値によって
定まる。
抵抗５３及びトランジスタ５７のコレクタの接続点がト
ランジスタ５８のベースに接続される。このトランジス
タ５８のベース電流は、トランジスタ５１のエミッタ電
流とトランジスタ５７のコレクタ電流との差の電流とな
る。つまり、トランジスタ５１のエミッタ電流がトラン
ジスタ５７のコレクタ電流より多い時は、トランジスタ
５８にベース電流が供給され、トランジスタ５８がＯＮ
する。
ランジスタ５８のベースに接続される。このトランジス
タ５８のベース電流は、トランジスタ５１のエミッタ電
流とトランジスタ５７のコレクタ電流との差の電流とな
る。つまり、トランジスタ５１のエミッタ電流がトラン
ジスタ５７のコレクタ電流より多い時は、トランジスタ
５８にベース電流が供給され、トランジスタ５８がＯＮ
する。
トランジスタ５８のエミッタが抵抗５９を介して接地ラ
イン４９に接続され、トランジスタ５８のコレクタが抵
抗６０を介して電源ライン４８に接続され、また、トラ
ンジスタ５８のエミッタ及びトランジスタ５８のコレク
タの夫々にトランジスタ６１のベース及びトランジスタ
６２のベースが接続される。トランジスタ６１とトラン
ジスタ６２とは、抵抗６３及びダイオード６４と共に直
列に電源ライン４Ｂ及び接地ライン４９間に挿入される
。このトランジスタ６１のコレクタ及びダイオード６４
の接続点が出力端子６５として導出される。出力端子６
５には、通常、ＩＣのパッド２リード線等による負荷容
量６６が接続されている。
イン４９に接続され、トランジスタ５８のコレクタが抵
抗６０を介して電源ライン４８に接続され、また、トラ
ンジスタ５８のエミッタ及びトランジスタ５８のコレク
タの夫々にトランジスタ６１のベース及びトランジスタ
６２のベースが接続される。トランジスタ６１とトラン
ジスタ６２とは、抵抗６３及びダイオード６４と共に直
列に電源ライン４Ｂ及び接地ライン４９間に挿入される
。このトランジスタ６１のコレクタ及びダイオード６４
の接続点が出力端子６５として導出される。出力端子６
５には、通常、ＩＣのパッド２リード線等による負荷容
量６６が接続されている。
上述の従来のＦ、ＣＬ−ＴＴＬ変換出力回路は、差動ア
ンプのトランジスタ４３の出力電圧及びトランジスタ４
４の出力電圧を電流出力に変換し、２個の電流出力の差
によって出力ドライブ用のトランジスタ５８を０Ｎ１０
ＦＦする構成のものである。入力電圧によって、トラン
ジスタ４３のコレクタ出力がＨ″（電源電圧Ｖ ｃｃ）
で、トランジスタ４４のコレクタ出力がＬ’（電源電圧
Ｖｃｃ−抵抗４７の電圧降下）の時は、トランジスタ５
１のエミッタ電流よりトランジスタ５７のコレクタ電流
が大となり、トランジスタ５８がＯＦＦする。
ンプのトランジスタ４３の出力電圧及びトランジスタ４
４の出力電圧を電流出力に変換し、２個の電流出力の差
によって出力ドライブ用のトランジスタ５８を０Ｎ１０
ＦＦする構成のものである。入力電圧によって、トラン
ジスタ４３のコレクタ出力がＨ″（電源電圧Ｖ ｃｃ）
で、トランジスタ４４のコレクタ出力がＬ’（電源電圧
Ｖｃｃ−抵抗４７の電圧降下）の時は、トランジスタ５
１のエミッタ電流よりトランジスタ５７のコレクタ電流
が大となり、トランジスタ５８がＯＦＦする。
従って、トランジスタ６２がＯＮＬ、出力電圧がｌ Ｈ
１となる。一方、トランジスタ４３及び４４のコレクタ
出力のレベル関係が反転すると、トランジスタ５８がＯ
ＮＩ、、出力電圧がＬ′となる。
１となる。一方、トランジスタ４３及び４４のコレクタ
出力のレベル関係が反転すると、トランジスタ５８がＯ
ＮＩ、、出力電圧がＬ′となる。
第８図に示す従来のＥ ＣＬ −Ｔ Ｔ Ｌ変換出力回
路は、人力が切り換わってから、出力電圧が変化し始め
るまでの遅れ時間が長く、高速動作が困難であった。
路は、人力が切り換わってから、出力電圧が変化し始め
るまでの遅れ時間が長く、高速動作が困難であった。
出力電圧の立ち上がり時では、トランジスタ６１がＯＮ
からＯＦＦとなり、トランジスタ６２がＯＦＦからＯＮ
と変化する。このトランジスタ６１のＯＦＦ状態への変
化は、なるべく早い方が望ましい。しかし、トランジス
タ６１のベース・エミッタ間容量及びベース・コレクタ
間容量の夫々に蓄積されていた電荷は、抵抗５９を通じ
てのみ放電されるために、トランジスタ６１は、高速に
ＯＦＦ状態とならず、出力電圧の立ち−Ｌがり時の遅れ
時間が長くなる。然も、トランジスタ６１及びトランジ
スタ６２の両者が同時にＯＮする瞬間があるために、電
源にスパイク電流が流れる。
からＯＦＦとなり、トランジスタ６２がＯＦＦからＯＮ
と変化する。このトランジスタ６１のＯＦＦ状態への変
化は、なるべく早い方が望ましい。しかし、トランジス
タ６１のベース・エミッタ間容量及びベース・コレクタ
間容量の夫々に蓄積されていた電荷は、抵抗５９を通じ
てのみ放電されるために、トランジスタ６１は、高速に
ＯＦＦ状態とならず、出力電圧の立ち−Ｌがり時の遅れ
時間が長くなる。然も、トランジスタ６１及びトランジ
スタ６２の両者が同時にＯＮする瞬間があるために、電
源にスパイク電流が流れる。
出力電圧の立ち下が幻時では、トランジスタ６１がＯＦ
ＦからＯＮとなり、トランジスタ６２がＯＮからＯＦＦ
と変化する。トランジスタ６１がＯＮするまでの時間は
、前段のトランジスタ５８のベースの立ち上がり時間に
依存する。トランジスタ５８のベース電流を大きくする
には、抵抗５２及び抵抗５３の両者の値を小さくすれば
良い。
ＦからＯＮとなり、トランジスタ６２がＯＮからＯＦＦ
と変化する。トランジスタ６１がＯＮするまでの時間は
、前段のトランジスタ５８のベースの立ち上がり時間に
依存する。トランジスタ５８のベース電流を大きくする
には、抵抗５２及び抵抗５３の両者の値を小さくすれば
良い。
しかし、これらの抵抗値を小さくすることは、消費電力
の増加をもたらす欠点がある。
の増加をもたらす欠点がある。
従って、この発明の目的は、入力が切り換わってから、
出力電圧が変化し始めるまでの遅れ時間が短く、高速で
出力変換をなしうるＥ ＣＬ −Ｔ ＴＬ変換出力回路
を提供することにある。この発明は、飽和するトランジ
スタをなくして、高速化を図るために、ショットキート
ランジスタのような特別のプロセスで形成される素子を
必要としないＥ ＣＬ −Ｔ Ｔ Ｌ変換出力回路であ
る。
出力電圧が変化し始めるまでの遅れ時間が短く、高速で
出力変換をなしうるＥ ＣＬ −Ｔ ＴＬ変換出力回路
を提供することにある。この発明は、飽和するトランジ
スタをなくして、高速化を図るために、ショットキート
ランジスタのような特別のプロセスで形成される素子を
必要としないＥ ＣＬ −Ｔ Ｔ Ｌ変換出力回路であ
る。
この発明の他の目的は、低消費電力のＥＣＬ−ＴＴＬ変
換出力回路を提供することにある。
換出力回路を提供することにある。
この発明は、ハイレベルが電源電圧であって、ローレベ
ルが電源電圧に対して所定レベル低いＥＣＬ出力が取り
出される差動アンプの第１の出力点及び第２の出力点と
、 第１の出力点とコンデンサ２２を介してそのベースが接
続された第１のトランジスターと、第２の出力点とその
ベースが接続された第２のトランジスタ２と、 電源及び接地間に直列に挿入された第１のトランジスタ
１及び第２のトランジスタ２の接続点から導出されたＴ
ＴＬレベルの出力を発生する出力端子２４と を備えたことを特徴とするＥ ＣＬ −Ｔ Ｔ Ｌ変換
出力回路である。
ルが電源電圧に対して所定レベル低いＥＣＬ出力が取り
出される差動アンプの第１の出力点及び第２の出力点と
、 第１の出力点とコンデンサ２２を介してそのベースが接
続された第１のトランジスターと、第２の出力点とその
ベースが接続された第２のトランジスタ２と、 電源及び接地間に直列に挿入された第１のトランジスタ
１及び第２のトランジスタ２の接続点から導出されたＴ
ＴＬレベルの出力を発生する出力端子２４と を備えたことを特徴とするＥ ＣＬ −Ｔ Ｔ Ｌ変換
出力回路である。
差動アンプの第１の出力点及び第２の出力点に、ＴＴＬ
出力の電圧出力を発生させ、この電圧出力でもって、第
１のトランジスター及び第２のトランジスタ２を０Ｎ１
０ＦＦさせる。第１のトランジスタ１のベースと第１の
出力点との間がコンデンサ２２を介して結合され、出力
電圧の立ち上がり時又は立ち下がり時の過渡状態で、ト
ランジスタ１のコレクタ・ベース間及びベース・エミッ
タ間の夫々に存在する容量が急速に充電又は放電される
。従って、入力電圧が切り換わってから、出力電圧が変
化する迄の遅れ時間を短くすることができる。
出力の電圧出力を発生させ、この電圧出力でもって、第
１のトランジスター及び第２のトランジスタ２を０Ｎ１
０ＦＦさせる。第１のトランジスタ１のベースと第１の
出力点との間がコンデンサ２２を介して結合され、出力
電圧の立ち上がり時又は立ち下がり時の過渡状態で、ト
ランジスタ１のコレクタ・ベース間及びベース・エミッ
タ間の夫々に存在する容量が急速に充電又は放電される
。従って、入力電圧が切り換わってから、出力電圧が変
化する迄の遅れ時間を短くすることができる。
以下、この発明の一実施例について図面を参照して説明
する。この説明は、以下の項目の順序に従ってなされる
。
する。この説明は、以下の項目の順序に従ってなされる
。
ａ、一実施例の構成
り、動作説明
Ｃ，スイッチング動作の説明
ｄ、ドライブ回路
ａ、一実施例の構成
第１図において、１１及び１２が前段のドライブ回路か
らの差動の出力電圧■４及びＶ５の供給される入力端子
である。入力端子１１及び１２の夫々が差動アンプを構
成するトランジスタ４及び５のベースに接続される。ト
ランジスタ４及びトランジスタ５のエミッタ共ｉｌｌ接
続点と接地ライン１３の間に定電流源１７が挿入される
。トランジスタ４及び５の夫々のコレクタと電源ライン
１４の間に等しい値の抵抗１８及び１９が挿入される。
らの差動の出力電圧■４及びＶ５の供給される入力端子
である。入力端子１１及び１２の夫々が差動アンプを構
成するトランジスタ４及び５のベースに接続される。ト
ランジスタ４及びトランジスタ５のエミッタ共ｉｌｌ接
続点と接地ライン１３の間に定電流源１７が挿入される
。トランジスタ４及び５の夫々のコレクタと電源ライン
１４の間に等しい値の抵抗１８及び１９が挿入される。
１５及び１６の夫々は、接地端子及び電源端子（電源電
圧Ｖｃｃ）である。
圧Ｖｃｃ）である。
トランジスタ４のコレクタがトランジスタ３のベースに
接続され、トランジスタ５のコレクタがトランジスタ２
のベースに接続される。トランジスタ３のエミッタと接
地ライン１３との間に互いに等しい値の抵抗２０及び抵
抗２１の直列接続が挿入される。トランジスタ３のコレ
クタが電源ライン１４に接続される。トランジスタ３の
ベースと抵抗２０及び抵抗２１の接続点との間にコンデ
ンサ２２が挿入され、また、この接続点がトランジスタ
１のベースに接続される。
接続され、トランジスタ５のコレクタがトランジスタ２
のベースに接続される。トランジスタ３のエミッタと接
地ライン１３との間に互いに等しい値の抵抗２０及び抵
抗２１の直列接続が挿入される。トランジスタ３のコレ
クタが電源ライン１４に接続される。トランジスタ３の
ベースと抵抗２０及び抵抗２１の接続点との間にコンデ
ンサ２２が挿入され、また、この接続点がトランジスタ
１のベースに接続される。
トランジスタ２のコレクタが電源ライン１４に接続され
、トランジスタ２のエミッタが順方向にダイオード２３
を介してトランジスタ１のコレクタに接続される。トラ
ンジスタ１のエミッタが接地ライン１３に接続される。
、トランジスタ２のエミッタが順方向にダイオード２３
を介してトランジスタ１のコレクタに接続される。トラ
ンジスタ１のエミッタが接地ライン１３に接続される。
ダイオード２３は、トランジスタ２を確実にＯＦＦとす
るために接続されている。このダイオード２３とトラン
ジスタ１のコレクタの接続点が出力端子２４として導出
される。ＩＣ回路の場合、出力端子２４には、バンドの
容量などにより形成される負荷容量２５が接続されてい
る。
るために接続されている。このダイオード２３とトラン
ジスタ１のコレクタの接続点が出力端子２４として導出
される。ＩＣ回路の場合、出力端子２４には、バンドの
容量などにより形成される負荷容量２５が接続されてい
る。
ｂ、動作説明
第２図に示す入力電圧Ｖ４及び■５が入力端子１１及び
１２に供給された時の出力電圧Ｖｏの変化について説明
する。
１２に供給された時の出力電圧Ｖｏの変化について説明
する。
トランジスタ４及びトランジスタ５の夫々のコレクタ出
力電圧■１及び■２は、入力電圧が（■４ ＞Ｖ ５）
の時は、抵抗１８及び抵抗１９の値をＲ１８，定電流源
１７による定電流をＩとすると、Ｖｌ−Ｖｃｃ−１−Ｒ
１８ Ｖ２＝Ｖｃｃ となる。抵抗Ｒ１８及び定電流■によって、（１−Ｒ１
８＝Ｖｃｃ−２Ｖｆ）（Ｖｆ ： トランジスタのベー
ス・エミッタ間順方向電圧降下）とされる。従って、（
Ｖ１＝２ｖｒ）となる。一方、（Ｖ４＜Ｖ５）の時は、 Ｖ１＝Ｖｃｃ Ｖ２＝Ｖｃｃ−１−Ｒ１８＝２Ｖｆ となる。
力電圧■１及び■２は、入力電圧が（■４ ＞Ｖ ５）
の時は、抵抗１８及び抵抗１９の値をＲ１８，定電流源
１７による定電流をＩとすると、Ｖｌ−Ｖｃｃ−１−Ｒ
１８ Ｖ２＝Ｖｃｃ となる。抵抗Ｒ１８及び定電流■によって、（１−Ｒ１
８＝Ｖｃｃ−２Ｖｆ）（Ｖｆ ： トランジスタのベー
ス・エミッタ間順方向電圧降下）とされる。従って、（
Ｖ１＝２ｖｒ）となる。一方、（Ｖ４＜Ｖ５）の時は、 Ｖ１＝Ｖｃｃ Ｖ２＝Ｖｃｃ−１−Ｒ１８＝２Ｖｆ となる。
トランジスタ４のコレクタ出力電圧■１は、トランジス
タ３のベース・エミッタ間を介して抵抗２０及び２１の
直列接続に加えられる。抵抗２０及び２１の値を等しく
すると、トランジスタ１のベース電圧■□は、 Ｖ＋＋＋＝Ｖ２（Ｖ Ｉ Ｖ ｆ ）となる。従って
、（Ｖ４＞Ｖ５）の時は、Ｖ＋＋＋＝！／Ｇ （２Ｖ
ｆ−Ｖ ｆ ） ＝’ＡＶ ｆとなり、トランジスタ１
が０ＦＦＬ、出力電圧■０は Ｖｏ＝Ｖｃｃ−２Ｖｆ の“［１″ となる。一方、（Ｖ４＜Ｖ５）の時は、（
Ｖ１＝Ｖｃｃ）（Ｖ２＝２Ｖｆ）となり、トランジスタ
１がＯＮし、出力電圧Ｖｏは、接地電位のＬ゛となる。
タ３のベース・エミッタ間を介して抵抗２０及び２１の
直列接続に加えられる。抵抗２０及び２１の値を等しく
すると、トランジスタ１のベース電圧■□は、 Ｖ＋＋＋＝Ｖ２（Ｖ Ｉ Ｖ ｆ ）となる。従って
、（Ｖ４＞Ｖ５）の時は、Ｖ＋＋＋＝！／Ｇ （２Ｖ
ｆ−Ｖ ｆ ） ＝’ＡＶ ｆとなり、トランジスタ１
が０ＦＦＬ、出力電圧■０は Ｖｏ＝Ｖｃｃ−２Ｖｆ の“［１″ となる。一方、（Ｖ４＜Ｖ５）の時は、（
Ｖ１＝Ｖｃｃ）（Ｖ２＝２Ｖｆ）となり、トランジスタ
１がＯＮし、出力電圧Ｖｏは、接地電位のＬ゛となる。
このように、出力電圧■０は、接地電位をＬ゛ とし、
（Ｖｃｃ−２Ｖｆ）を“Ｈ゛とするＴＴＬレベルの出力
となる。
（Ｖｃｃ−２Ｖｆ）を“Ｈ゛とするＴＴＬレベルの出力
となる。
Ｃ，スイッチング動作の説明
この発明の一実施例のスイッチング動作に関して、出力
電圧Ｖｏが立ち上がる時と、出力電圧■０が立ち下がる
時に分けて説明する。差動アンプのトランジスタ４及び
トランジスタ５のコレクタ電流の切り換わりは、通常の
Ｅ ＣＬ回路と同様に非常に高速でなされる。
電圧Ｖｏが立ち上がる時と、出力電圧■０が立ち下がる
時に分けて説明する。差動アンプのトランジスタ４及び
トランジスタ５のコレクタ電流の切り換わりは、通常の
Ｅ ＣＬ回路と同様に非常に高速でなされる。
出力電圧Ｖｏが立ち上がる時のスイッチング動作につい
て、第３図及び第４図を参照して説明する。
て、第３図及び第４図を参照して説明する。
この時は、トランジスタ４のコレクタ出力電圧Ｖ１が立
ち下がり、トランジスタ５のコレクタ出力電圧■２が立
ち上がる。第３図において、Ｓ４は、トランジスタ４を
等測的に示すスイッチであり、立ち上がりの時は、この
スイッチＳ４がＯＮする。従って、トランジスタ１のコ
レクタ・べ一ス間容量ＣＢｅ及びそのベース・エミッタ
間容量Ｃ■の夫々の蓄積電荷がコンデンサ２２を通じて
急速に放電される。この放電電流は、コンデンサ２２の
値をＣとすると、〔■・ｅｘｐ（−ｔ／Ｃ−Ｒ１８）〕
となる。
ち下がり、トランジスタ５のコレクタ出力電圧■２が立
ち上がる。第３図において、Ｓ４は、トランジスタ４を
等測的に示すスイッチであり、立ち上がりの時は、この
スイッチＳ４がＯＮする。従って、トランジスタ１のコ
レクタ・べ一ス間容量ＣＢｅ及びそのベース・エミッタ
間容量Ｃ■の夫々の蓄積電荷がコンデンサ２２を通じて
急速に放電される。この放電電流は、コンデンサ２２の
値をＣとすると、〔■・ｅｘｐ（−ｔ／Ｃ−Ｒ１８）〕
となる。
また、第４図に示すように、トランジスタ５を等測的に
示すスイッチＳ５がＯＮからＯＦＦとなり、その直後で
は、トランジスタ２のベースに電流Ｉが供給されるので
、トランジスタ２の電流増幅率をＲ２とすると、略々（
Ｒ２・ｉ）の電流によって負荷容量２５が急速に充電さ
れる。
示すスイッチＳ５がＯＮからＯＦＦとなり、その直後で
は、トランジスタ２のベースに電流Ｉが供給されるので
、トランジスタ２の電流増幅率をＲ２とすると、略々（
Ｒ２・ｉ）の電流によって負荷容量２５が急速に充電さ
れる。
従って、トランジスタ１及びトランジスタ２が共にＯＮ
ａ′態となる期間がなく、また、入力電圧■４が立ち上
がり、入力電圧■５が立ち下がってから、出力電圧Ｖｏ
が立ち上がる迄の遅れ時間を小とできる。
ａ′態となる期間がなく、また、入力電圧■４が立ち上
がり、入力電圧■５が立ち下がってから、出力電圧Ｖｏ
が立ち上がる迄の遅れ時間を小とできる。
出力電圧ｖＯの立ち下がり時のスイッチング動作につい
て第５図を参照して説明する。
て第５図を参照して説明する。
この時は、トランジスタ４のコレクタ出力電圧■１が立
ち上がり、トランジスタ５のコレクタ出力電圧■２が立
ち下がる。トランジスタ２は、そのベース電位がそのエ
ミッタ電位より先に下がるので、ＯＦＦ状態となる。こ
の時、トランジスタ４と等価なスイッチｓ４がＯＮ状態
からＯＦＦ状態となるので、第５図に示すように、トラ
ンジスタ１のベースにコンデンサ２２を通じて急速にベ
ース電流が流れる。このベース電流は、（１−ｅｘｐ（
−ｔ／Ｃ−Ｒｌ Ｂ） 〕 となる。
ち上がり、トランジスタ５のコレクタ出力電圧■２が立
ち下がる。トランジスタ２は、そのベース電位がそのエ
ミッタ電位より先に下がるので、ＯＦＦ状態となる。こ
の時、トランジスタ４と等価なスイッチｓ４がＯＮ状態
からＯＦＦ状態となるので、第５図に示すように、トラ
ンジスタ１のベースにコンデンサ２２を通じて急速にベ
ース電流が流れる。このベース電流は、（１−ｅｘｐ（
−ｔ／Ｃ−Ｒｌ Ｂ） 〕 となる。
トランジスタ１のコレクタ電流は、トランジスタ１の電
流増幅率をβ１とすると、最大で（β１・Ｉ）となり、
負荷容量２５を急速に放電する。
流増幅率をβ１とすると、最大で（β１・Ｉ）となり、
負荷容量２５を急速に放電する。
このように、入力電圧ｖ４が立ち下がり、入力電圧Ｖ５
が立ち上がってから、出力電圧Ｖｏが立ち下がる迄の遅
れ時間を小とできる。また、立ち上がり時と同様に、ト
ランジスタｌ及びトランジスタ２が共にＯＮ状態となる
期間が生じない。
が立ち上がってから、出力電圧Ｖｏが立ち下がる迄の遅
れ時間を小とできる。また、立ち上がり時と同様に、ト
ランジスタｌ及びトランジスタ２が共にＯＮ状態となる
期間が生じない。
ｄ、ドライブ回路
トランジスタ４及びトランジスタ５からなる入力差動ア
ンプに対して、入力電圧■４及びＶ５を供給するドライ
ブ回路は、第６図に示す構成とされている。トランジス
タ８．９と、定電流源２９と抵抗３０．３１とによって
、差動アンプが構成され、トランジスタ８のコレクタ出
力電圧■８及びトランジスタ９のコレクタ出力電圧Ｖ９
がトランジスタ６及びトランジスタ７の夫々のベースに
供給される。トランジスタ８及びトランジスタ９の夫々
のベースに入力端子２７及び２８の夫々からＥＣＬｕ路
の出力が供給される。
ンプに対して、入力電圧■４及びＶ５を供給するドライ
ブ回路は、第６図に示す構成とされている。トランジス
タ８．９と、定電流源２９と抵抗３０．３１とによって
、差動アンプが構成され、トランジスタ８のコレクタ出
力電圧■８及びトランジスタ９のコレクタ出力電圧Ｖ９
がトランジスタ６及びトランジスタ７の夫々のベースに
供給される。トランジスタ８及びトランジスタ９の夫々
のベースに入力端子２７及び２８の夫々からＥＣＬｕ路
の出力が供給される。
トランジスタ６及びトランジスタ７の夫々のコレクタが
電源端子１６と接続された電源ライン１４に接続される
。トランジスタ６のエミッタと接地端子１５と接続され
た接地ライン１３との間に、抵抗３２．抵抗３８．ダイ
オード３３及び抵抗３４の直列回路が挿入される。トラ
ンジスタ７のエミッタと接地ライン１３との間に、抵抗
３５．ダイオード３６及び抵抗３７の直列回路が挿入さ
れる。この抵抗３５とダイオード３６の接続点がトラン
ジスタ４のベースに接続され、抵抗３８とダイオード３
３の接続点がトランジスタ５のベースに接続される。ト
ランジスタ４及びトランジスタ５により入力差動アンプ
が構成され、前述の第１図と同様の出力変換回路が構成
される。但し、トランジスタ５のコレクタとエミッタが
接続され、電源ライン１６とコレクタが接続されたトラ
ンジスタ１０が設けられ、このトランジスタ１ｏのベー
スが抵抗３２及び抵抗３８の接続点に接続される。また
、定電流源用の抵抗２６がトランジスタ４及び５のエミ
ッタ接続点と接地ライン１３間に挿入される。
電源端子１６と接続された電源ライン１４に接続される
。トランジスタ６のエミッタと接地端子１５と接続され
た接地ライン１３との間に、抵抗３２．抵抗３８．ダイ
オード３３及び抵抗３４の直列回路が挿入される。トラ
ンジスタ７のエミッタと接地ライン１３との間に、抵抗
３５．ダイオード３６及び抵抗３７の直列回路が挿入さ
れる。この抵抗３５とダイオード３６の接続点がトラン
ジスタ４のベースに接続され、抵抗３８とダイオード３
３の接続点がトランジスタ５のベースに接続される。ト
ランジスタ４及びトランジスタ５により入力差動アンプ
が構成され、前述の第１図と同様の出力変換回路が構成
される。但し、トランジスタ５のコレクタとエミッタが
接続され、電源ライン１６とコレクタが接続されたトラ
ンジスタ１０が設けられ、このトランジスタ１ｏのベー
スが抵抗３２及び抵抗３８の接続点に接続される。また
、定電流源用の抵抗２６がトランジスタ４及び５のエミ
ッタ接続点と接地ライン１３間に挿入される。
上述のドライブ回路において、例えば入力端子２７が“
Ｌ’で、入力端子２８が“Ｈｏの時は、■９がＬ’、Ｖ
Ｂが°Ｈ” となる。この状態では、トランジスタ４の
ベース入力電圧■４が“Ｌ゛となり、トランジスタ５の
ベース入力端子Ｖ５が°Ｈ゛ となり、トランジスタ４
がＯＦＦ状態となり、トランジスタ５がＯＮ状態となる
。この場合、トランジスタ１０のベース・エミッタ間を
介して、トランジスタ５のコレクタ電位がトランジスタ
５のベース電位より高い電位にクランプされ、抵抗値の
バラツキ等により、トランジスタ５が飽和することが防
止される。
Ｌ’で、入力端子２８が“Ｈｏの時は、■９がＬ’、Ｖ
Ｂが°Ｈ” となる。この状態では、トランジスタ４の
ベース入力電圧■４が“Ｌ゛となり、トランジスタ５の
ベース入力端子Ｖ５が°Ｈ゛ となり、トランジスタ４
がＯＦＦ状態となり、トランジスタ５がＯＮ状態となる
。この場合、トランジスタ１０のベース・エミッタ間を
介して、トランジスタ５のコレクタ電位がトランジスタ
５のベース電位より高い電位にクランプされ、抵抗値の
バラツキ等により、トランジスタ５が飽和することが防
止される。
上述のドライブ回路において、ダイオード３３及びトラ
ンジスタ５は、第７図から明らかなように、カレントミ
ラー回路を構成する。従って、抵抗３４の抵抗値Ｒ３４
と抵抗２６の抵抗値Ｒ２６の抵抗比（Ｒ３４：Ｒ２６）
を例えば（５： １）とすると、トランジスタ５のコレ
クタ電流ＩＣは、となる。但し、（Ｒ３２：抵抗３２の
抵抗値。
ンジスタ５は、第７図から明らかなように、カレントミ
ラー回路を構成する。従って、抵抗３４の抵抗値Ｒ３４
と抵抗２６の抵抗値Ｒ２６の抵抗比（Ｒ３４：Ｒ２６）
を例えば（５： １）とすると、トランジスタ５のコレ
クタ電流ＩＣは、となる。但し、（Ｒ３２：抵抗３２の
抵抗値。
Ｒ３８；抵抗３８の抵抗値）である。また、トランジス
タ２のベース入力電圧■２は、 Ｖ２＝Ｖｃｃ −１ｃ ｘＲ１９ 但し、（Ｒ１９：抵抗１９の抵抗値）である。
タ２のベース入力電圧■２は、 Ｖ２＝Ｖｃｃ −１ｃ ｘＲ１９ 但し、（Ｒ１９：抵抗１９の抵抗値）である。
ここで、（Ｒ３２＋Ｒ３８＋Ｒ３４＝５Ｒ１９）の関係
に選定すると、（Ｖ２＝２Ｖｆ）となる。
に選定すると、（Ｖ２＝２Ｖｆ）となる。
従って、ｌ・ランシスタ２のベース入力電圧■２は、電
源電圧Ｖｃｃの変動、抵抗値の温度変動又はそのバラツ
キの影響を受けないものとなる。
源電圧Ｖｃｃの変動、抵抗値の温度変動又はそのバラツ
キの影響を受けないものとなる。
更に、ドライブ回路のトランジスタ６及びトランシスタ
７に流す電流は、トランジスタ４及びｌ・ランジスタ５
をスイッチングできる程度の比較的小さい電流で良く、
従来の出力変換回路のように、カレントミラーに必要と
される過大な電流を流す必要がない。
７に流す電流は、トランジスタ４及びｌ・ランジスタ５
をスイッチングできる程度の比較的小さい電流で良く、
従来の出力変換回路のように、カレントミラーに必要と
される過大な電流を流す必要がない。
この発明に依れば、差動出力電圧を電流出力に変換して
出力段のトランジスタをドライブする従来の出力変換回
路と異なり、差動出力電圧をＴＴ■７出力の振幅で発生
させ、この差動出力電圧によって、コンデンサを介して
出力段のトランジスタをドライブすることにより、高速
動作が可能で、低消費電力のＥＣＩ、−Ｔ Ｔ Ｉ−、
変換出力回路を構成できる。
出力段のトランジスタをドライブする従来の出力変換回
路と異なり、差動出力電圧をＴＴ■７出力の振幅で発生
させ、この差動出力電圧によって、コンデンサを介して
出力段のトランジスタをドライブすることにより、高速
動作が可能で、低消費電力のＥＣＩ、−Ｔ Ｔ Ｉ−、
変換出力回路を構成できる。
また、この発明に依れば、出力段の２個のトランジスタ
が同時にＯＮすることを防１Ｆでき、電源にスパイク電
流が流れることを防１トできる。
が同時にＯＮすることを防１Ｆでき、電源にスパイク電
流が流れることを防１トできる。
第１図はこの発明の一実施例の接続図、第２図はこの発
明の一実施例における入力電圧及び出力電圧の波形図、
第３図、第４図及び第５図はこの発明の一実施例の動作
説明に夫々用いる部分的接続図、第６図はドライブ回路
を含むこの発明の一実施例の接続図、第７図はドライブ
回路の説明用の部分的接続図、第８図は従来のＥＣＬ−
ＴＴＬ変換出力回路の接続図である。 図面における主要な符号の説明 １：第１のトランジスタ、 ２：第２のトランジスタ、
４．５二人力差動アンプを構成するトランジスタ、
１３：接地ライン、 １４：電源ライン、 ２４：
出力端子。
明の一実施例における入力電圧及び出力電圧の波形図、
第３図、第４図及び第５図はこの発明の一実施例の動作
説明に夫々用いる部分的接続図、第６図はドライブ回路
を含むこの発明の一実施例の接続図、第７図はドライブ
回路の説明用の部分的接続図、第８図は従来のＥＣＬ−
ＴＴＬ変換出力回路の接続図である。 図面における主要な符号の説明 １：第１のトランジスタ、 ２：第２のトランジスタ、
４．５二人力差動アンプを構成するトランジスタ、
１３：接地ライン、 １４：電源ライン、 ２４：
出力端子。
Claims (1)
- 【特許請求の範囲】 ハイレベルが電源電圧であって、ローレベルが上記電源
電圧に対して所定レベル低いＥＣＬ出力が取り出される
差動アンプの第１の出力点及び第２の出力点と、 上記第１の出力点とコンデンサを介してそのベースが接
続された第１のトランジスタと、 上記第２の出力点とそのベースが接続された第２のトラ
ンジスタと、 電源及び接地間に直列に挿入された上記第１のトランジ
スタ及び上記第２のトランジスタの接続点から導出され
たＴＴＬレベルの出力を発生する出力端子と を備えたことを特徴とするＥＣＬ−ＴＴＬ変換出力回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60134856A JP2535813B2 (ja) | 1985-06-20 | 1985-06-20 | Ｅｃｌ−ｔｔｌ変換出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60134856A JP2535813B2 (ja) | 1985-06-20 | 1985-06-20 | Ｅｃｌ−ｔｔｌ変換出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61293022A true JPS61293022A (ja) | 1986-12-23 |
| JP2535813B2 JP2535813B2 (ja) | 1996-09-18 |
Family
ID=15138064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60134856A Expired - Lifetime JP2535813B2 (ja) | 1985-06-20 | 1985-06-20 | Ｅｃｌ−ｔｔｌ変換出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2535813B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63229914A (ja) * | 1987-03-19 | 1988-09-26 | Toshiba Corp | レベル変換回路 |
| JPS6478020A (en) * | 1987-09-18 | 1989-03-23 | Fujitsu Ltd | Ecl/ttl level converting circuit |
| JPH0193836U (ja) * | 1987-12-14 | 1989-06-20 | ||
| FR2643761A1 (fr) * | 1989-02-24 | 1990-08-31 | Sgs Thomson Microelectronics | Circuit de sortie compatible ttl a vitesse de commutation elevee |
| US4973862A (en) * | 1989-03-07 | 1990-11-27 | National Semiconductor Corporation | High speed sense amplifier |
| JPH04282915A (ja) * | 1991-03-12 | 1992-10-08 | Nec Corp | レベル変換回路 |
| US5278464A (en) * | 1992-06-02 | 1994-01-11 | Motorola, Inc. | Using delay to obtain high speed current driver circuit |
| US5293083A (en) * | 1992-06-30 | 1994-03-08 | International Business Machines Corporation | Fast limited swing push-pull driver |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5034386A (ja) * | 1973-07-06 | 1975-04-02 | ||
| JPS5558628A (en) * | 1978-10-27 | 1980-05-01 | Hitachi Ltd | Driving circuit |
-
1985
- 1985-06-20 JP JP60134856A patent/JP2535813B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5034386A (ja) * | 1973-07-06 | 1975-04-02 | ||
| JPS5558628A (en) * | 1978-10-27 | 1980-05-01 | Hitachi Ltd | Driving circuit |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63229914A (ja) * | 1987-03-19 | 1988-09-26 | Toshiba Corp | レベル変換回路 |
| JPS6478020A (en) * | 1987-09-18 | 1989-03-23 | Fujitsu Ltd | Ecl/ttl level converting circuit |
| JPH0193836U (ja) * | 1987-12-14 | 1989-06-20 | ||
| FR2643761A1 (fr) * | 1989-02-24 | 1990-08-31 | Sgs Thomson Microelectronics | Circuit de sortie compatible ttl a vitesse de commutation elevee |
| US5034631A (en) * | 1989-02-24 | 1991-07-23 | Sgs-Thomson Microelectronics S.A. | TTL compatible output circuit with a high switching speed |
| US4973862A (en) * | 1989-03-07 | 1990-11-27 | National Semiconductor Corporation | High speed sense amplifier |
| JPH04282915A (ja) * | 1991-03-12 | 1992-10-08 | Nec Corp | レベル変換回路 |
| US5278464A (en) * | 1992-06-02 | 1994-01-11 | Motorola, Inc. | Using delay to obtain high speed current driver circuit |
| US5293083A (en) * | 1992-06-30 | 1994-03-08 | International Business Machines Corporation | Fast limited swing push-pull driver |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2535813B2 (ja) | 1996-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4835420A (en) | Method and apparatus for signal level conversion with clamped capacitive bootstrap | |
| US4687953A (en) | Dynamic ECL line driver circuit | |
| KR900013509A (ko) | 온도보상회로 | |
| US5206546A (en) | Logic circuit including variable impedance means | |
| JPS61293022A (ja) | Ｅｃｌ−ｔｔｌ変換出力回路 | |
| US4883975A (en) | Schmitt trigger circuit | |
| JPS60817B2 (ja) | 相補型エミツタ・フオロワ回路 | |
| EP0435335B1 (en) | Transistor circuit and level converting circuit | |
| JP2699823B2 (ja) | 半導体集積回路 | |
| JP2544826B2 (ja) | 半導体集積回路 | |
| JPS6331214A (ja) | 可変遅延回路 | |
| JP3217940B2 (ja) | Ｅｃｌ−ｔｔｌ変換回路 | |
| JP2998334B2 (ja) | Ｅｃｌ型半導体集積回路装置 | |
| US5065051A (en) | Ecl-ttl level converting circuit | |
| JP2585416B2 (ja) | リミッタ回路 | |
| JP2797621B2 (ja) | コンパレータ回路 | |
| JPH0246020A (ja) | エミッタ結合論理回路 | |
| JPH04103218A (ja) | エミッタフォロア出力回路 | |
| JPH0259652B2 (ja) | ||
| JP2789911B2 (ja) | レベル変換回路 | |
| JPH01245609A (ja) | パルス電流出力回路 | |
| JPH01261024A (ja) | 論理回路 | |
| JPH0193919A (ja) | レベルシフト回路 | |
| JPH0786915A (ja) | 論理回路 | |
| JPH03128528A (ja) | マスタースライス方式半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |