JP3217940B2 - Ｅｃｌ−ｔｔｌ変換回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、デジタル回路に
おけるデジタル信号のＥＣＬ（Emitter CoupledLogic
）レベルからＴＴＬ（Transistor Transistor Logic
）レベルへのレベル変換を行うＥＣＬ−ＴＴＬ変換回
路に関するものである。

【０００２】

【従来の技術】近年、電子機器のデジタル化が進むとと
もにＴＴＬ、ＣＭＯＳ等の汎用論理デバイスの高速化が
進み、高速なデジタル・デバイス間における信号の伝達
も汎用ＴＴＬ相当の論理電圧で行うことが必要になって
きており、使用条件の変化に関わらず常に安定した論理
の伝達が必要不可欠となっている。

【０００３】以下、従来のＥＣＬ−ＴＴＬ変換回路につ
いて説明する。図３は従来のＥＣＬ−ＴＴＬ変換回路の
構成の一例を示す回路図であり、１は第１の電源端子
（例えば＋５Ｖの電源電圧を印加する端子）、２は第２
の電源端子（接地端子）、３，４は差動デジタル信号入
力端子、５はＴＴＬ出力端子、６，７，１０，１１，２
６，２７はトランジスタ、８，９，２１，２３，３１は
抵抗、３０は電流源である。

【０００４】以上のように構成されたＥＣＬ−ＴＴＬ変
換回路について、以下その動作について説明する。ま
ず、差動デジタル信号入力端子３にハイレベル、同じく
差動デジタル信号入力端子４にローレベルの電圧が加え
られると、トランジスタ６のコレクタはローレベル、ト
ランジスタ７のコレクタはハイレベルになる。このよう
な状態においてトランジスタ１１，２７はカットオフ状
態になり、トランジスタ１０，２６のみ導通状態にな
る。その結果、ＴＴＬ出力端子５はローレベル、すなわ
ちトランジスタ２６のコレクタ・エミッタ間電圧（約
０．２Ｖ）になる。

【０００５】また上記とは逆に、差動デジタル信号入力
端子３にローレベル、同じく差動デジタル信号入力端子
４にハイレベルの電圧が加えられると、トランジスタ６
のコレクタはハイレベル、トランジスタ７のコレクタは
ローレベルになる。このような状態においてトランジス
タ１１，２７は導通状態になり、トランジスタ１０，２
６のみカットオフ状態になる。その結果、ＴＴＬ出力端
子５はハイレベル、すなわち、第１の電源端子１の電圧
よりもトランジスタ１１，２７のベース・エミッタ間電
圧の和だけ低い電圧になり（電源端子の電圧を５Ｖとす
ると約３．６Ｖ）また負荷が軽い場合は、徐々に第１の
電源端子１の電圧よりもトランジスタ１１のベース・エ
ミッタ間電圧だけ低い電圧（電源端子の電圧を５Ｖとす
ると約４．３Ｖ）に近づく。

【０００６】以上の動作で差動デジタル信号入力端子
３，４の電圧レベルをＴＴＬ相当の電圧レベルに変換し
てＴＴＬ出力端子５に出力する。

【０００７】

【発明が解決しようとする課題】しかしながら、上記従
来例の構成では、ＴＴＬ出力端子５がローレベルから、
ハイレベルに状態が変化するとき、すなわちトランジス
タ１０，２６が導通状態になり、トランジスタ２６のコ
レクタ電圧が下がりベース・コレクタ接合が順バイアス
となって、トランジスタ２６が深い飽和状態となりベー
スに過剰キャリアが蓄積された状態から、差動デジタル
信号入力端子３，４の入力電圧が反転し、トランジスタ
１０がカットオフ状態になり、トランジスタ２６のベー
スに蓄積されたキャリアが、抵抗２３を介して第２の電
源端子２に放出されトランジスタ２６がカットオフされ
た状態に変化するときに、以下に示すような問題があ
る。つまり、第１の電源端子１の電圧が上昇または第２
の電源端子２の電圧が低下すると、ＴＴＬ出力端子５が
ローレベルのときに、トランジスタ２６のベースに蓄積
される過剰キャリアが増加（トランジスタ２６のベース
に流れ込む電流が増加）するため、ＴＴＬ出力端子５が
ハイレベルになるときに、トランジスタ２６のベースに
蓄積されたキャリアが抵抗２３を介して第２の電源端子
２に放出されるスピードが遅くなり、結果としてＴＴＬ
出力端子５がローレベルからハイレベルに状態が変化す
るスピードが遅くなる。

【０００８】また上記とは逆に、ＴＴＬ出力端子５がハ
イレベルからローレベルに状態が変化するとき、すなわ
ちトランジスタ１０，２６がカットオフとなった状態か
ら、差動デジタル信号入力端子３，４の入力電圧が反転
し、トランジスタ１０，２６が導通状態になり、トラン
ジスタ２６のコレクタ電圧が下がりベース・コレクタ接
合が順バイアスとなって、トランジスタ２６が深い飽和
状態となりベースに過剰キャリアが蓄積された状態に変
化するときに、以下に示すような問題がある。つまり、
第１の電源端子１の電圧が低下または第２の電源端子２
の電圧が上昇すると、ＴＴＬ出力端子５がローレベルに
なるときに、トランジスタ２６のベースに蓄積される過
剰キャリアが減少（トランジスタ２６のベースに流れ込
む電流が減少）するため、結果としてＴＴＬ出力端子５
がハイレベルからローレベルに状態が変化するスピード
が遅くなる。

【０００９】すなわち、上記従来の構成では第１および
第２の電源端子１，２の電圧が変動してしまうと、ＴＴ
Ｌ出力端子５から出力されるデジタル信号が時間的に変
動してしまうという欠点を有していた。その時の入出力
波形を図４に示す。図４において、３２は差動デジタル
信号入力端子４へのデジタル入力波形、３８は図３の回
路において電源電圧が５ＶのときのＴＴＬ出力端子５の
ＴＴＬ出力波形、３９は図３の回路において電源電圧が
６ＶのときのＴＴＬ出力端子５のＴＴＬ出力波形、４０
は図３の回路において電源電圧が４ＶのときのＴＴＬ出
力端子５のＴＴＬ出力波形である。

【００１０】この発明は、上記従来の問題点を解決する
もので、電源端子の電圧変動の影響などによらず、常に
安定かつ高速なデジタル信号を伝達することができるＥ
ＣＬ−ＴＴＬ変換回路を提供することを目的とする。

【００１１】

【課題を解決するための手段】上記の目的を達成するた
めに、この発明のＥＣＬ−ＴＴＬ変換回路は、第１の差
動デジタル信号入力端子にベースを接続した第１のトラ
ンジスタと、第２の差動デジタル信号入力端子にベース
を接続した第２のトランジスタと、第１および第２のト
ランジスタのエミッタに共通に接続された定電流源と、
第１のトランジスタのコレクタに接続された第１の抵抗
と、第２のトランジスタのコレクタに接続された第２の
抵抗とを有する差動増幅回路と、第１のトランジスタの
コレクタにベースを接続しコレクタを第１の電源端子に
接続した第３のトランジスタと、第２のトランジスタの
コレクタにベースを接続しコレクタを第１の電源端子に
接続した第４のトランジスタと、第３のトランジスタの
エミッタに一端を接続した第３の抵抗と、第４のトラン
ジスタのエミッタに一端を接続した第４の抵抗と、第３
の抵抗の他端に入力ノードを接続するとともに出力ノー
ドに第４の抵抗の他端を接続したカレントミラー回路と
を有し、出力ノードを出力端とするレベル変換回路と、
レベル変換回路の出力端と第２の電源端子の間に縦続接
続された複数のダイオードによって構成されるクランプ
回路と、レベル変換回路の出力端にベースが接続されコ
レクタが第１の電源端子に接続された第５のトランジス
タと、第５のトランジスタのエミッタに一端が接続され
た第５の抵抗と、第５の抵抗の他端にベースが接続され
コレクタがＴＴＬ出力端子に接続されエミッタが第２の
電源端子に接続された第７のトランジスタと、第７のト
ランジスタのベースに一端が接続され他端が第２の電源
端子に接続された第７の抵抗とを有する第１のインバー
タ回路と、レベル変換回路の出力端にベースが接続され
コレクタが第１の電源端子に接続された第６のトランジ
スタと、第６のトランジスタのエミッタに一端が接続さ
れた第６の抵抗と、第６の抵抗の他端にベースが接続さ
れエミッタが第２の電源端子に接続された第８のトラン
ジスタと、第８のトランジスタのベースに一端が接続さ
れ他端が第２の電源端子に接続された第８の抵抗とを有
する第２のインバータ回路と、第８のトランジスタのコ
レクタに一端を接続し他端を第１の電源端子に接続した
第９の抵抗と、第９の抵抗の一端にベースを接続し、コ
レクタを第１の電源端子に接続し、エミッタをＴＴＬ出
力端子に接続した第９のトランジスタとを備えている。

【００１２】上記の構成によれば、電源端子の電圧変動
の影響によらず、クランプ回路が第５および第６のトラ
ンジスタのベース入力のハイレベルを一定に保つので、
第７および第８のトランジスタのベースに流し込む電流
が一定となり、これによってＴＴＬ出力端子がハイレベ
ルからローレベルに状態が変化するときには、ＴＴＬ出
力端子の電圧がハイレベルからローレベルに移行するス
ピードの電源変動を無くすことができる。また、クラン
プ回路により第５および第６のトランジスタのベース入
力のハイレベルが一定に保たれるので、第７および第８
のトランジスタのベースに蓄積される過剰キャリアが電
源変動にかかわらず一定となり、ＴＴＬ出力端子の電圧
がローレベルからハイレベルになるスピードが電源変動
にかかわらず一定に保たれ、ＴＴＬ出力端子から出力さ
れるデジタル信号のタイミングは電源電圧の変動に対し
て変動せず、常に安定かつ高速なデジタル信号を伝達で
きる。

【００１３】

【発明の実施の形態】以下、この発明の実施の形態につ
いて、図１を参照しながら説明する。図１はこの発明の
実施の形態におけるＥＣＬ−ＴＴＬ変換回路の構成を示
す回路図である。このＥＣＬ−ＴＴＬ変換回路は、図１
に示すように、第１の差動デジタル信号入力端子３にベ
ースを接続した第１のトランジスタ６と、第２の差動デ
ジタル信号入力端子４にベースを接続した第２のトラン
ジスタ７と、第１および第２のトランジスタ６，７のエ
ミッタに共通に接続され第２の電源端子（接地端子）に
他端が接続された定電流源３０と、第１のトランジスタ
６のコレクタに一端が接続され第１の電源端子（例え
ば、＋５Ｖの電源電圧が印加される）１に他端が接続さ
れた第１の抵抗８と、第２のトランジスタ７のコレクタ
に一端が接続され第１の電源端子１に他端が接続された
第２の抵抗９とを有し第１および第２の差動デジタル信
号入力端子３，４に入力されるデジタル信号の差を増幅
する差動増幅回路と、第１のトランジスタ６のコレクタ
にベースを接続し、コレクタを第１の電源端子１に接続
した第３のトランジスタ１１と、第２のトランジスタ７
のコレクタにベースを接続しコレクタを第１の電源端子
１に接続した第４のトランジスタ１０と、第３のトラン
ジスタ１１のエミッタに一端を接続した第３の抵抗１２
と、第４のトランジスタ１０のエミッタに一端を接続し
た第４の抵抗１３と、第３の抵抗１２の他端にダイオー
ド３１を介して入力ノードを接続するとともに出力ノー
ドに第４の抵抗１３の他端を接続したカレントミラー回
路とを有し、出力ノードを出力端とし、差動増幅回路の
出力信号のレベル変換を行うレベル変換回路と、レベル
変換回路の出力端と第２の電源端子２の間に縦続接続さ
れた複数のダイオード１８〜２０によって構成され、レ
ベル変換回路の出力信号のレベルを所定値に規制するク
ランプ回路と、レベル変換回路の出力端にベースが接続
されコレクタが第１の電源端子１に接続された第５のト
ランジスタ１６と、第５のトランジスタ１６のエミッタ
に一端が接続された第５の抵抗２１と、第５の抵抗２１
の他端にベースが接続されコレクタがＴＴＬ出力端子５
に接続されエミッタが第２の電源端子２に接続された第
７のトランジスタ２６と、第７のトランジスタ２６のベ
ースに一端が接続され他端が第２の電源端子２に接続さ
れた第７の抵抗２３とを有し、レベル変換回路の出力信
号のレベルを反転する第１のインバータ回路と、レベル
変換回路の出力端にベースが接続されコレクタが第１の
電源端子１に接続された第６のトランジスタ１７と、第
６のトランジスタ１７のエミッタに一端が接続された第
６の抵抗２２と、第６の抵抗２２の他端にベースが接続
されエミッタが第２の電源端子２に接続された第８のト
ランジスタ２５と、第８のトランジスタ２５のベースに
一端が接続され他端が第２の電源端子２に接続された第
８の抵抗２４とを有し、レベル変換回路の出力信号のレ
ベルを反転する第２のインバータ回路と、第８のトラン
ジスタ２５のコレクタに一端を接続し他端を第１の電源
端子１に接続した第９の抵抗２８と、第９の抵抗２８の
一端にベースを接続し、コレクタを第１０の抵抗２９を
介して第１の電源端子１に接続し、エミッタをＴＴＬ出
力端子５に接続したエミッタホロワを構成する第９のト
ランジスタ２７とを備えている。

【００１４】以上のように構成されたＥＣＬ−ＴＴＬ変
換回路について、以下その動作を説明する。まず、差動
デジタル信号入力端子３に２．６５Ｖ、同じく差動デジ
タル信号入力端子４に２．９Ｖの電圧が加わると、トラ
ンジスタ６はカットオフ状態、トランジスタ７は導通状
態となる。トランジスタ６のコレクタ電圧は第１の電源
端子１の電圧５．０Ｖとなり、トランジスタ１１のエミ
ッタ電圧はトランジスタ１１のベース・エミッタ間電圧
（約０．７Ｖ）だけ低い４．３Ｖとなる。トランジスタ
７のコレクタ電圧は第１の電源端子１の電圧より抵抗９
の抵抗値と電流源３０の電流値の積だけ低い４．２Ｖと
なり、トランジスタ１０のエミッタ電圧はトランジスタ
１０のベース・エミッタ間電圧（約０．７Ｖ）だけ低い
３．５Ｖとなる。

【００１５】そうなるとトランジスタ１４，１５からな
るカレントミラー回路の出力ノードには、トランジスタ
１１のエミッタ電圧からトランジスタ１４のベース・エ
ミッタ間電圧（約０．７Ｖ）を差し引いた電圧３．６Ｖ
を抵抗１２の抵抗値で割った商１３０μＡだけ出力電流
が流れ、カレントミラー回路の出力ノードの電圧は、ダ
イオード１８，１９，２０からなるクランプ回路が導通
状態になる電圧（約２．１Ｖ）よりも低い電圧（約１．
０Ｖ）となるため、クランプ回路はカットオフ状態とな
る。このような状態において、トランジスタ１６，１
７，２５，２６はカットオフ状態、トランジスタ２７は
導通状態となり、ＴＴＬ出力端子はハイレベル、すなわ
ち第１の電源端子１の電圧からトランジスタ２７のベー
ス・エミッタ間電圧（０．７Ｖ）差し引いた電圧４．３
ＶがＴＴＬ出力端子から出力される。

【００１６】また上記とは逆に、差動デジタル信号入力
端子３に２．９Ｖ、同じく差動デジタル信号入力端子４
に２．６５Ｖの電圧が加わると、トランジスタ６は導通
状態、トランジスタ７はカットオフ状態となる。トラン
ジスタ７のコレクタ電圧は第１の電源端子１の電圧５．
０Ｖとなり、トランジスタ１０のエミッタ電圧はトラン
ジスタ１０のベース・エミッタ間電圧（約０．７Ｖ）だ
け低い４．３Ｖとなる。トランジスタ６のコレクタ電圧
は第１の電源端子１の電圧より抵抗８の抵抗値と電流源
３０の電流値の積だけ低い４．２Ｖとなり、トランジス
タ１１のエミッタ電圧はトランジスタ１１のベース・エ
ミッタ間電圧（約０．７Ｖ）だけ低い３．５Ｖとなる。

【００１７】そうなるとトランジスタ１４，１５からな
るカレントミラー回路の出力ノードには、トランジスタ
１１のエミッタ電圧からトランジスタ１４のベース・エ
ミッタ間電圧（約０．７Ｖ）を差し引いた電圧２．８Ｖ
を抵抗１２の抵抗値で割った商１００μＡだけ出力電流
が流れ、カレントミラー回路の出力ノードの電圧は、ダ
イオード１８，１９，２０からなるクランプ回路が導通
状態になる電圧（約２．１Ｖ）よりも高くなろうとする
ため、クランプ回路に電流が流れ込みクランプ回路が導
通状態となり、最終的にカレントミラー回路の出力ノー
ドの電圧は２．１Ｖに固定される。このような状態にお
いて、トランジスタ１６，１７，２５，２６は導通状
態、トランジスタ２７はカットオフ状態となり、ＴＴＬ
出力端子はローレベル、すなわちトランジスタ２６の飽
和電圧０．２Ｖが出力される。

【００１８】このような動作を繰り返し行っているとき
に、第１の電源端子１の電圧が上昇または第２の電源端
子２の電圧が低下しようとすると、ＴＴＬ出力端子５が
ハイレベルからローレベルに変化するとき、トランジス
タ１０のエミッタ電圧は上昇しようとするが、ダイオー
ド１８，１９，２０からなるクランプ回路は動作し、カ
レントミラー回路の出力ノードの電圧は２．１Ｖに保た
れるため、したがってトランジスタ１６，１７のベース
電位が一定に保たれることになり、トランジスタ２５，
２６のベースに流れ込む電流値は一定に保たれ、ＴＴＬ
出力端子５がハイレベルからローレベルになろうとする
ときのスピードを一定に保つことができる。

【００１９】また、ＴＴＬ出力端子５がローレベルのと
き、カレントミラー回路の出力ノードの電圧は２．１Ｖ
に保たれるため、したがってトランジスタ１６，１７の
ベース電位が一定に保たれることになり、トランジスタ
２５，２６のベースに蓄積される過剰キャリアは一定に
保たれるため、第１および第２の電源端子１，２の電圧
の変動にかかわらず、つぎに差動デジタル信号入力端子
の入力電圧が反転し、ＴＴＬ出力端子がハイレベルにな
ろうとするときのスピードを一定に保つことができる。
その時の入出力波形を図２に示す。図２において、３２
は差動デジタル信号入力端子４へのデジタル入力波形、
３５は図１の回路において電源電圧が５ＶのときのＴＴ
Ｌ出力端子５のＴＴＬ出力波形、３６は図１の回路にお
いて電源電圧が６ＶのときのＴＴＬ出力端子５のＴＴＬ
出力波形、３７は図１の回路において電源電圧が４Ｖの
ときのＴＴＬ出力端子５のＴＴＬ出力波形である。

【００２０】この実施の形態によれば、上記回路を構成
することにより、電源端子１，２の電圧変動の影響によ
らず、ＴＴＬ出力端子５から出力されるデジタル信号が
時間的に変動せず、常に安定かつ高速なデジタル信号の
伝達ができる。なお、上記実施の形態では、第１および
第２の差動デジタル信号入力端子３，４に互いに逆位相
の信号が入力される例で説明したが、一方の入力端子に
定電圧を入力し、他方の入力端子にデジタル信号を入力
しても同様な効果が得られ、アナログ信号処理回路の出
力信号をデジタル入力信号として受信し、トランジスタ
６，７のコレクタ出力で他のＥＣＬ出力信号を混合する
処理回路を構成することもできる。

【００２１】

【発明の効果】この発明のＥＣＬ−ＴＴＬ変換回路によ
れば、第１および第２の電源端子の電圧変動に影響せ
ず、ＴＴＬ出力端子から出力されるデジタル信号が時間
的に変動することもなく、常に安定かつ高速なデジタル
信号を出力できる。

【図面の簡単な説明】

【図１】この発明の実施の形態におけるＥＣＬ−ＴＴＬ
変換回路の構成を示す回路図である。

【図２】図１の入出力波形を示す波形図である。

【図３】従来のＥＣＬ−ＴＴＬ変換回路の一例の構成を
示す回路図である。

【図４】図３の入出力波形を示す波形図である。

【符号の説明】

１ 第１の電源端子 ２ 第２の電源端子 ３ 第１の差動デジタル信号入力端子 ４ 第２の差動デジタル信号入力端子 ５ ＴＴＬ出力端子 ６ 第１のトランジスタ ７ 第２のトランジスタ ８ 第１の抵抗 ９ 第２の抵抗 １０ 第４のトランジスタ １１ 第３のトランジスタ １２ 第３の抵抗 １３ 第４の抵抗 １４ トランジスタ（カレントミラー回路） １５ トランジスタ（カレントミラー回路） １６ 第５のトランジスタ １７ 第６のトランジスタ １８，１９，２０ ダイオード ２１ 第５の抵抗 ２２ 第６の抵抗 ２３ 第７の抵抗 ２４ 第８の抵抗 ２５ 第８のトランジスタ ２６ 第７のトランジスタ ２７ 第９のトランジスタ ２８ 第９の抵抗 ２９ 第１０の抵抗

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 第１の差動デジタル信号入力端子（３）
   にベースを接続した第１のトランジスタ（６）と、第２
   の差動デジタル信号入力端子（４）にベースを接続した
   第２のトランジスタ（７）と、前記第１および第２のト
   ランジスタ（６，７）のエミッタに共通に接続された定
   電流源（３０）と、前記第１のトランジスタ（６）のコ
   レクタに接続された第１の抵抗（８）と、前記第２のト
   ランジスタ（７）のコレクタに接続された第２の抵抗
   （９）とを有する差動増幅回路と、 前記第１のトランジスタ（６）のコレクタにベースを接
   続しコレクタを第１の電源端子（１）に接続した第３の
   トランジスタ（１１）と、前記第２のトランジスタ
   （７）のコレクタにベースを接続しコレクタを第１の電
   源端子（１）に接続した第４のトランジスタ（１０）
   と、前記第３のトランジスタ（１１）のエミッタに一端
   を接続した第３の抵抗（１２）と、前記第４のトランジ
   スタ（１０）のエミッタに一端を接続した第４の抵抗
   （１３）と、前記第３の抵抗（１２）の他端に入力ノー
   ドを接続するとともに出力ノードに前記第４の抵抗（１
   ３）の他端を接続したカレントミラー回路とを有し、前
   記出力ノードを出力端とするレベル変換回路と、 前記レベル変換回路の出力端と第２の電源端子（２）の
   間に縦続接続された複数のダイオード（１８〜２０）に
   よって構成されるクランプ回路と、 前記レベル変換回路の出力端にベースが接続されコレク
   タが第１の電源端子（１）に接続された第５のトランジ
   スタ（１６）と、前記第５のトランジスタ（１６）のエ
   ミッタに一端が接続された第５の抵抗（２１）と、前記
   第５の抵抗（２１）の他端にベースが接続されコレクタ
   がＴＴＬ出力端子（５）に接続されエミッタが前記第２
   の電源端子（２）に接続された第７のトランジスタ（２
   ６）と、前記第７のトランジスタ（２６）のベースに一
   端が接続され他端が前記第２の電源端子（２）に接続さ
   れた第７の抵抗（２３）とを有する第１のインバータ回
   路と、 前記レベル変換回路の出力端にベースが接続されコレク
   タが第１の電源端子（１）に接続された第６のトランジ
   スタ（１７）と、前記第６のトランジスタ（１７）のエ
   ミッタに一端が接続された第６の抵抗（２２）と、前記
   第６の抵抗（２２）の他端にベースが接続されエミッタ
   が前記第２の電源端子（２）に接続された第８のトラン
   ジスタ（２５）と、前記第８のトランジスタ（２５）の
   ベースに一端が接続され他端が前記第２の電源端子
   （２）に接続された第８の抵抗（２４）とを有する第２
   のインバータ回路と、 前記第８のトランジスタ（２５）のコレクタに一端を接
   続し他端を第１の電源端子（１）に接続した第９の抵抗
   （２８）と、 前記第９の抵抗（２８）の一端にベースを接続し、コレ
   クタを第１の電源端子（１）に接続し、エミッタを前記
   ＴＴＬ出力端子（５）に接続した第９のトランジスタ
   （２７）とを備えたＥＣＬ−ＴＴＬ変換回路。
2. 【請求項２】 第１および第２の差動デジタル信号入力
   端子（３，４）のどちらか一方に定電圧を入力し、他方
   に交流信号を入力することを特徴とする請求項１記載の
   ＥＣＬ−ＴＴＬ変換回路。