JPH0336336B2 - - Google Patents
Info
- Publication number
- JPH0336336B2 JPH0336336B2 JP58014058A JP1405883A JPH0336336B2 JP H0336336 B2 JPH0336336 B2 JP H0336336B2 JP 58014058 A JP58014058 A JP 58014058A JP 1405883 A JP1405883 A JP 1405883A JP H0336336 B2 JPH0336336 B2 JP H0336336B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- current
- volts
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000295 complement effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- SKIIKRJAQOSWFT-UHFFFAOYSA-N 2-[3-[1-(2,2-difluoroethyl)piperidin-4-yl]oxy-4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]pyrazol-1-yl]-1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethanone Chemical compound FC(CN1CCC(CC1)OC1=NN(C=C1C=1C=NC(=NC=1)NC1CC2=CC=CC=C2C1)CC(=O)N1CC2=C(CC1)NN=N2)F SKIIKRJAQOSWFT-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04126—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/603—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は、例えばエミツタが共通接続された１
対のトランジスタと、これらのエミツタに接続さ
れた定電流源を有する差動スイツチ回路に関す
る。
対のトランジスタと、これらのエミツタに接続さ
れた定電流源を有する差動スイツチ回路に関す
る。
(b) 従来技術と問題点
第１図は従来の差動スイツチ回路を示す図であ
る。この回路はエミツタが共通接続された１対の
トランジスタTr2，Tr3を有し、各コレクタには
抵抗R2，R3およびエミツタにはトランジスタTr1
と電源Ｖ（一定）に接続された抵抗R1を有する定
電流源から成る。トランジスタTr1のベースには
一定電圧Vrefが印加されている。いま、トラン
ジスタTr2のベース電位よりもトランジスタTr3
のベース電位が高い場合にはトランジスタTr3が
オンし、電流が抵抗R3を流れるので出力端OUT
の電位は低レベルとなり、一方トランジスタ
Tr2，Tr3のベース電位の関係が逆の場合には抵
抗R3に電流が流れず出力端OUTの電位は高レベ
ルとなる。このような従来の回路ではトランジス
タTr2，Tr3の電流増幅率hFEは温度に依存して変
化するため、出力電位がばらつく欠点がある。ま
たこのようなスイツチ回路を複数並設するデイジ
タル−アナログ変換回路等においては、素子の製
造ばらつきによりやはりスイツチ回路間でhFEの
ばらつきが生ずる。そこで第２図ａに示すように
トランジスタTr3にTr4を、トランジスタTr1に
Tr5をそれぞれダーリントン接続する。トランジ
スタTr3，Tr4の電流増幅率hFEが等しいとすると
トランジスタTr3，Tr4によるダーリントン回路
の電流増幅率は（hFE）2となり、hFEの変動による
抵抗R3を流れる電流に及ぼす影響を小さく抑え
ることができる。これは定電源回路に関しても同
様である。次にこの回路の動作特性について説明
する。第２図ａにおいてトランジスタのベースエ
ミツタ間飽和電位差は0.7〜0.8Vであり、Tr3，
Tr4は同じトランジスタでも流れる電流が異なる
ための飽和電位差も異なる。考えやすくするた
め、全てのトランジスタの飽和電圧を0.75Vとす
る。さらにTr3，Tr4がオンした時、Tr2のベース
とエミツタの電位が同じになるように入力データ
を選ぶと、Tr2のベース電位が一定値、V0ボルト
の時、Tr4の入力信号は“Ｈ”＝V0＋1.5ボルトが
必要である。従つてTr3，Tr4と抵抗R3よりなる
回路の負荷直線は第３図の直線となる。オン状
態においては最大点の電流IC1が流れうる。し
かし定電流源により最大電流は IR1＝１／Ｒ｛（Vref−Vbe2）−Ｖ｝ におさえられており動作点は点となる。Tr4の
ベースの入力レベルがV0−1.5ボルトになつた
時はTr2がオンしてのレベルはV0−0.75ボルト
になる。この時のTr3，Tr4，Tr3の負荷直線は第
３図のとなり、オフ動作点は点となる。この
時、Tr3，Tr4よりなるダーリントン接続には
0.75ボルトの逆方向電圧がかかつているため、電
流は十分カツトオフされる。この状態では“Ｈ”
＝V0＋1.5ボルト、“Ｌ”＝V0−1.5ボルトで振幅３
ボルト必要である。の入力が一定値V0ボルト
の時逆にバイアスがかからない限界のへの入力
は“Ｈ”＝V0＋1.5ボルト“Ｌ”＝V0−0.75ボルト
で振幅2.25ボルト必要である。次に差動スイツチ
の左右ともダーリントン接続にした（即ち第２図
ｂのようにTr2に対してTr6を接続した）場合の
動作特性について検討する。この場合“Ｈ”＝V0
＋1.5ボルト，“Ｌ”＝V0ボルトにとる。Tr2，Tr6
がオンしている場合も、Tr3，Tr4がオンしてい
る場合もの電位はV0となるこの時のTr3，Tr4，
R3の負荷直線を第４図のに示す。Tr3，Tr4が
オンした時の動作点をで示す。入力信号の
“Ｈ”“Ｌ”が入れかわると動作点はとなる動作
点ではベース電流Ib＝０であつてもIcは少し流
れる。今入力振幅は1.5ボルトであるから、これ
より振幅の大きい入力を入れてやれば十分カツト
オフも可能である。第２図ｃのようにダイオード
Ｄ１を用いて左右のレベルを合せた場合も上記の
両方ダーリントン接続の場合と同様の働きをす
る。このような回路においては以上の説明で明ら
かなように入力信号の振幅が大きく、スイツチ動
作が遅い欠点があつた。
る。この回路はエミツタが共通接続された１対の
トランジスタTr2，Tr3を有し、各コレクタには
抵抗R2，R3およびエミツタにはトランジスタTr1
と電源Ｖ（一定）に接続された抵抗R1を有する定
電流源から成る。トランジスタTr1のベースには
一定電圧Vrefが印加されている。いま、トラン
ジスタTr2のベース電位よりもトランジスタTr3
のベース電位が高い場合にはトランジスタTr3が
オンし、電流が抵抗R3を流れるので出力端OUT
の電位は低レベルとなり、一方トランジスタ
Tr2，Tr3のベース電位の関係が逆の場合には抵
抗R3に電流が流れず出力端OUTの電位は高レベ
ルとなる。このような従来の回路ではトランジス
タTr2，Tr3の電流増幅率hFEは温度に依存して変
化するため、出力電位がばらつく欠点がある。ま
たこのようなスイツチ回路を複数並設するデイジ
タル−アナログ変換回路等においては、素子の製
造ばらつきによりやはりスイツチ回路間でhFEの
ばらつきが生ずる。そこで第２図ａに示すように
トランジスタTr3にTr4を、トランジスタTr1に
Tr5をそれぞれダーリントン接続する。トランジ
スタTr3，Tr4の電流増幅率hFEが等しいとすると
トランジスタTr3，Tr4によるダーリントン回路
の電流増幅率は（hFE）2となり、hFEの変動による
抵抗R3を流れる電流に及ぼす影響を小さく抑え
ることができる。これは定電源回路に関しても同
様である。次にこの回路の動作特性について説明
する。第２図ａにおいてトランジスタのベースエ
ミツタ間飽和電位差は0.7〜0.8Vであり、Tr3，
Tr4は同じトランジスタでも流れる電流が異なる
ための飽和電位差も異なる。考えやすくするた
め、全てのトランジスタの飽和電圧を0.75Vとす
る。さらにTr3，Tr4がオンした時、Tr2のベース
とエミツタの電位が同じになるように入力データ
を選ぶと、Tr2のベース電位が一定値、V0ボルト
の時、Tr4の入力信号は“Ｈ”＝V0＋1.5ボルトが
必要である。従つてTr3，Tr4と抵抗R3よりなる
回路の負荷直線は第３図の直線となる。オン状
態においては最大点の電流IC1が流れうる。し
かし定電流源により最大電流は IR1＝１／Ｒ｛（Vref−Vbe2）−Ｖ｝ におさえられており動作点は点となる。Tr4の
ベースの入力レベルがV0−1.5ボルトになつた
時はTr2がオンしてのレベルはV0−0.75ボルト
になる。この時のTr3，Tr4，Tr3の負荷直線は第
３図のとなり、オフ動作点は点となる。この
時、Tr3，Tr4よりなるダーリントン接続には
0.75ボルトの逆方向電圧がかかつているため、電
流は十分カツトオフされる。この状態では“Ｈ”
＝V0＋1.5ボルト、“Ｌ”＝V0−1.5ボルトで振幅３
ボルト必要である。の入力が一定値V0ボルト
の時逆にバイアスがかからない限界のへの入力
は“Ｈ”＝V0＋1.5ボルト“Ｌ”＝V0−0.75ボルト
で振幅2.25ボルト必要である。次に差動スイツチ
の左右ともダーリントン接続にした（即ち第２図
ｂのようにTr2に対してTr6を接続した）場合の
動作特性について検討する。この場合“Ｈ”＝V0
＋1.5ボルト，“Ｌ”＝V0ボルトにとる。Tr2，Tr6
がオンしている場合も、Tr3，Tr4がオンしてい
る場合もの電位はV0となるこの時のTr3，Tr4，
R3の負荷直線を第４図のに示す。Tr3，Tr4が
オンした時の動作点をで示す。入力信号の
“Ｈ”“Ｌ”が入れかわると動作点はとなる動作
点ではベース電流Ib＝０であつてもIcは少し流
れる。今入力振幅は1.5ボルトであるから、これ
より振幅の大きい入力を入れてやれば十分カツト
オフも可能である。第２図ｃのようにダイオード
Ｄ１を用いて左右のレベルを合せた場合も上記の
両方ダーリントン接続の場合と同様の働きをす
る。このような回路においては以上の説明で明ら
かなように入力信号の振幅が大きく、スイツチ動
作が遅い欠点があつた。
(c) 発明の目的
本発明は、従来のこのような欠点を解消し、動
作が安定でしかも高速動作が可能な差動スイツチ
回路を提供することを目的とする。
作が安定でしかも高速動作が可能な差動スイツチ
回路を提供することを目的とする。
(d) 発明の構成
上記目的を達成するための本発明は、それぞれ
のエミツタが共通接続され、それぞれのコレクタ
が負荷抵抗を介して高電位側電源に接続された差
動対トランジスタと、 該差動対トランジスタの一方のトランジスタに
ダーリントン接続された第１のトランジスタと、 該第１のトランジスタのコレクタに接続された
出力端と、 該高電位側電源と該第１のトランジスタのコレ
クタとの間に接続された負荷抵抗と、 該差動対トランジスタのエミツタと低電位側電
源との間に設けられた定電流回路とを有し、 該差動対トランジスタの他方のトランジスタの
ベース及び該第１のトランジスタのベースにそれ
ぞれ相補信号を入力することを特徴とする。
のエミツタが共通接続され、それぞれのコレクタ
が負荷抵抗を介して高電位側電源に接続された差
動対トランジスタと、 該差動対トランジスタの一方のトランジスタに
ダーリントン接続された第１のトランジスタと、 該第１のトランジスタのコレクタに接続された
出力端と、 該高電位側電源と該第１のトランジスタのコレ
クタとの間に接続された負荷抵抗と、 該差動対トランジスタのエミツタと低電位側電
源との間に設けられた定電流回路とを有し、 該差動対トランジスタの他方のトランジスタの
ベース及び該第１のトランジスタのベースにそれ
ぞれ相補信号を入力することを特徴とする。
(e) 発明の実施例
以下図面を用いて本発明を説明する。
第５図は本発明の一実施例を説明するための図
である。第５図ａに示すように回路構成は、第２
図ａの回路と同じであるが、トランジスタTr2と
Tr4のベースには同図ｂ，ｃに示すように電位V0
を基準として振幅1.5ボルトの相補信号を印加す
る。以下、この回路の動作を説明する。第５図ａ
のに“Ｌ”＝V0ボルト、にV0＋1.5ボルトを
加えた時のの電位はV0ボルトとなり、Tr3，
Tr4，R3の負荷直線は第６図となりオン動作点
はとなる。次に第５図ａのに“Ｈ”＝V0＋1.5
ボルトに“Ｌ”＝V0ボルトを入れた時、の電
位レベルはV0＋0.75ボルトとなり、Tr3，Tr4，
R3の負荷直線はとなりオフ点に落ちつく。
電流値は点では前と同じく、（図４，点） IR1＝１／Ｒ｛（Vref−Vbe2）−Ｖ｝ 更に特に負荷抵抗R3が小さい時には負荷直線は
第７図の如くなり、オンにおける動作点はオフ
における動作点はとなる。これはオンの時は第
５図のとの間の電圧が高くオン電流を流し
やすい方向にあり、オフの時はオンの時よりと
の間の電圧が低くなりさらにとの間に逆バ
イアスがかかつているため一層電流は流れにくく
なる。このことは本方法におけるカレントスイツ
チの特徴を良く示しており、過渡答特性の整数時
間も他の方法に比べて短くなる。第６図のように
ある程度負荷抵抗が大きくても、オフ時の負荷直
線において第５図ａのとの間の電圧は第３図
第４図の場合に比べて低くなるように動きと
の間には逆バイアスがかかる。第３図，第４図の
負荷直線においては、負荷を小さくして傾きを変
えても第２図ａのとの間の電圧は、常にオン
の時がオフの時より小さくなつている。
である。第５図ａに示すように回路構成は、第２
図ａの回路と同じであるが、トランジスタTr2と
Tr4のベースには同図ｂ，ｃに示すように電位V0
を基準として振幅1.5ボルトの相補信号を印加す
る。以下、この回路の動作を説明する。第５図ａ
のに“Ｌ”＝V0ボルト、にV0＋1.5ボルトを
加えた時のの電位はV0ボルトとなり、Tr3，
Tr4，R3の負荷直線は第６図となりオン動作点
はとなる。次に第５図ａのに“Ｈ”＝V0＋1.5
ボルトに“Ｌ”＝V0ボルトを入れた時、の電
位レベルはV0＋0.75ボルトとなり、Tr3，Tr4，
R3の負荷直線はとなりオフ点に落ちつく。
電流値は点では前と同じく、（図４，点） IR1＝１／Ｒ｛（Vref−Vbe2）−Ｖ｝ 更に特に負荷抵抗R3が小さい時には負荷直線は
第７図の如くなり、オンにおける動作点はオフ
における動作点はとなる。これはオンの時は第
５図のとの間の電圧が高くオン電流を流し
やすい方向にあり、オフの時はオンの時よりと
の間の電圧が低くなりさらにとの間に逆バ
イアスがかかつているため一層電流は流れにくく
なる。このことは本方法におけるカレントスイツ
チの特徴を良く示しており、過渡答特性の整数時
間も他の方法に比べて短くなる。第６図のように
ある程度負荷抵抗が大きくても、オフ時の負荷直
線において第５図ａのとの間の電圧は第３図
第４図の場合に比べて低くなるように動きと
の間には逆バイアスがかかる。第３図，第４図の
負荷直線においては、負荷を小さくして傾きを変
えても第２図ａのとの間の電圧は、常にオン
の時がオフの時より小さくなつている。
第５図の回路の場合、入力信号の“Ｈ”，“Ｌ”
のレベル差が0.75ボルトより大きい場合に正常動
作を示し、特にレベル差1.5ボルト近辺では他に
見られない良好なカレントスイツチ特性を示す。
又、通常のカレントスイツチの動作ではオフ状態
ではIb＝０であつても、電流、Ice（コレクタエミ
ツタ間電流）は少し流れる。例えば、10−6Amp
程度、しかし逆バイアスをかけた場合はPN接合
の逆バイアス電流で決まる値、例えば10-11〜
10-12Amp程度の電流が流れるので高精度のカレ
ントスイツチが可能である。
のレベル差が0.75ボルトより大きい場合に正常動
作を示し、特にレベル差1.5ボルト近辺では他に
見られない良好なカレントスイツチ特性を示す。
又、通常のカレントスイツチの動作ではオフ状態
ではIb＝０であつても、電流、Ice（コレクタエミ
ツタ間電流）は少し流れる。例えば、10−6Amp
程度、しかし逆バイアスをかけた場合はPN接合
の逆バイアス電流で決まる値、例えば10-11〜
10-12Amp程度の電流が流れるので高精度のカレ
ントスイツチが可能である。
(f) 発明の効果
以上説明したように、本発明によれば入力信号
の振幅が小さく、従つてスイツチング動作の早い
差動スイツチ回路が実現される。
の振幅が小さく、従つてスイツチング動作の早い
差動スイツチ回路が実現される。
第１図および第２図は従来の差動スイツチ回路
を示す図、第３図および第４図は従来回路の動作
を説明するための図、第５図は本発明の一実施例
を説明する図、第６図および第７図は本発明の実
施例における動作を説明するための図である。図
において、Tr2，Tr3，T4はそれぞれ電流スイツ
チ回路を構成するトランジスタ、Tr1，Tr5は定
電流源のトランジスタ、R1は定電流源の抵抗で
ある。
を示す図、第３図および第４図は従来回路の動作
を説明するための図、第５図は本発明の一実施例
を説明する図、第６図および第７図は本発明の実
施例における動作を説明するための図である。図
において、Tr2，Tr3，T4はそれぞれ電流スイツ
チ回路を構成するトランジスタ、Tr1，Tr5は定
電流源のトランジスタ、R1は定電流源の抵抗で
ある。
Claims (1)
- 【特許請求の範囲】 １ それぞれのエミツタが共通接続され、それぞ
れのコレクタが負荷抵抗を介して高電位側電源に
接続された差動対トランジスタと、 該差動対トランジスタの一方のトランジスタに
ダーリントン接続された第１のトランジスタと、 該第１のトランジスタのコレクタに接続された
出力端と、 該高電位側電源と該第１のトランジスタのコレ
クタとの間に接続された負荷抵抗と、 該差動対トランジスタのエミツタと低電位側電
源との間に設けられた定電流回路とを有し、 該差動対トランジスタの他方のトランジスタの
ベース及び該第１のトランジスタのベースにそれ
ぞれ相補信号を入力することを特徴とする差動ス
イツチ回路。 ２ 前記定電流回路をダーリントン接続したトラ
ンジスタにより構成してなることを特徴とする特
許請求の範囲第１項記載の差動スイツチ回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58014058A JPS59139723A (ja) | 1983-01-31 | 1983-01-31 | 差動スイツチ回路 |
| US06/574,725 US4651033A (en) | 1983-01-31 | 1984-01-27 | Device for complementary input signals using two circuits with different threshold voltages |
| EP84400195A EP0117180B1 (en) | 1983-01-31 | 1984-01-30 | Differential switching circuit |
| DE3486360T DE3486360T2 (de) | 1983-01-31 | 1984-01-30 | Differentialschalter. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58014058A JPS59139723A (ja) | 1983-01-31 | 1983-01-31 | 差動スイツチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59139723A JPS59139723A (ja) | 1984-08-10 |
| JPH0336336B2 true JPH0336336B2 (ja) | 1991-05-31 |
Family
ID=11850483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58014058A Granted JPS59139723A (ja) | 1983-01-31 | 1983-01-31 | 差動スイツチ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4651033A (ja) |
| EP (1) | EP0117180B1 (ja) |
| JP (1) | JPS59139723A (ja) |
| DE (1) | DE3486360T2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0231872B1 (de) * | 1986-02-03 | 1992-06-10 | Siemens Aktiengesellschaft | Geschaltete Stromquelle |
| US4779270A (en) * | 1987-04-15 | 1988-10-18 | International Business Machines Corporation | Apparatus for reducing and maintaining constant overshoot in a high speed driver |
| US5121064A (en) * | 1990-08-31 | 1992-06-09 | Allied-Signal, Inc. | Method and apparatus for calibrating resistance bridge-type transducers |
| TW353535U (en) * | 1990-11-19 | 1999-02-21 | Hitachi Ltd | Memory circuit improved in electrical characteristics |
| DE4227282C1 (de) * | 1992-08-18 | 1993-11-25 | Siemens Ag | Digitaler Stromschalter |
| JPH09186570A (ja) * | 1995-12-28 | 1997-07-15 | Fujitsu Ltd | 差動型電流スイッチ回路及びこれを用いたｄ／ａ変換回路並びに過渡応答低減方法 |
| US7906875B2 (en) | 1999-01-19 | 2011-03-15 | Touchsensor Technologies, Llc | Touch switches and practical applications therefor |
| US6320282B1 (en) * | 1999-01-19 | 2001-11-20 | Touchsensor Technologies, Llc | Touch switch with integral control circuit |
| KR20120046193A (ko) * | 2009-07-27 | 2012-05-09 | 터치센서 테크놀로지스, 엘엘씨 | 레벨 감지 제어기 및 방법 |
| US20110128154A1 (en) * | 2009-12-01 | 2011-06-02 | Flow-Rite Controls, Ltd. | Battery electrolyte level indicator |
| CN112737567A (zh) * | 2017-05-08 | 2021-04-30 | 华为技术有限公司 | 一种叠加运算电路及浮动电压数模转换电路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56107637A (en) * | 1980-01-31 | 1981-08-26 | Fujitsu Ltd | Electronic circuit |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1228491A (ja) * | 1968-04-19 | 1971-04-15 | ||
| US3723761A (en) * | 1971-09-21 | 1973-03-27 | Hitachi Ltd | Emitter-emitter coupled logic circuit device |
| JPS522161A (en) * | 1975-06-24 | 1977-01-08 | Hitachi Ltd | Logic circuit |
| NL7902633A (nl) * | 1979-04-04 | 1980-10-07 | Philips Nv | Elektronische schakelaar. |
| JPS5616324A (en) * | 1979-07-19 | 1981-02-17 | Pioneer Electronic Corp | Driving circuit for switching element |
| JPS5912661A (ja) * | 1982-07-13 | 1984-01-23 | Fujitsu Ltd | 閾値可変型差動信号レシ−バ |
| US4494020A (en) * | 1983-04-13 | 1985-01-15 | Tokyo Shibaura Denki Kabushiki Kaisha | High sensitivity sense amplifier using different threshold valued MOS devices |
| US4538075A (en) * | 1983-09-07 | 1985-08-27 | Advanced Micro Devices, Inc. | High speed referenceless bipolar logic gate with minimum input current |
-
1983
- 1983-01-31 JP JP58014058A patent/JPS59139723A/ja active Granted
-
1984
- 1984-01-27 US US06/574,725 patent/US4651033A/en not_active Expired - Lifetime
- 1984-01-30 DE DE3486360T patent/DE3486360T2/de not_active Expired - Fee Related
- 1984-01-30 EP EP84400195A patent/EP0117180B1/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56107637A (en) * | 1980-01-31 | 1981-08-26 | Fujitsu Ltd | Electronic circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0117180B1 (en) | 1994-11-30 |
| EP0117180A3 (en) | 1987-04-15 |
| EP0117180A2 (en) | 1984-08-29 |
| DE3486360T2 (de) | 1995-04-06 |
| JPS59139723A (ja) | 1984-08-10 |
| DE3486360D1 (de) | 1995-01-12 |
| US4651033A (en) | 1987-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4462005A (en) | Current mirror circuit | |
| US3988595A (en) | High-gain differential input comparator with emitter feedback input hysteresis | |
| JPH0336336B2 (ja) | ||
| US4634897A (en) | Comparator having a hysteresis characteristic | |
| GB2224900A (en) | Bias voltage generator suitable for push-pull amplifier | |
| JPH0531850B2 (ja) | ||
| US4406955A (en) | Comparator circuit having hysteresis | |
| JPS635923B2 (ja) | ||
| JP3003625B2 (ja) | Ｃｍｌｃｍｏｓ変換回路 | |
| JPH0666678B2 (ja) | Ｅｃｌ回路 | |
| US4883975A (en) | Schmitt trigger circuit | |
| JPH1197774A (ja) | 出力回路装置 | |
| JPS61127226A (ja) | エミツタ結合ロジツク回路 | |
| JPH0365716A (ja) | 定電圧回路 | |
| JPH10145221A (ja) | 出力回路装置 | |
| US6559706B2 (en) | Mixer circuitry | |
| US5063310A (en) | Transistor write current switching circuit for magnetic recording | |
| JPH08139531A (ja) | 差動アンプ | |
| JPS601921A (ja) | アナログ・スイツチ回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JP3172310B2 (ja) | バッファ回路 | |
| JPH05259841A (ja) | 電圧比較回路 | |
| JP2591411Y2 (ja) | 映像信号のクリップ回路 | |
| JPH0517695Y2 (ja) |