JPH0517695Y2 - - Google Patents
Info
- Publication number
- JPH0517695Y2 JPH0517695Y2 JP1981008225U JP822581U JPH0517695Y2 JP H0517695 Y2 JPH0517695 Y2 JP H0517695Y2 JP 1981008225 U JP1981008225 U JP 1981008225U JP 822581 U JP822581 U JP 822581U JP H0517695 Y2 JPH0517695 Y2 JP H0517695Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- differential amplifier
- vcc
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 101000684181 Homo sapiens Selenoprotein P Proteins 0.000 claims description 9
- 102100023843 Selenoprotein P Human genes 0.000 claims description 9
- 229940119265 sepp Drugs 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は、電源電圧から所定の電圧を得るよう
にした電源電圧補償回路に関する。
にした電源電圧補償回路に関する。
周知のように、SEPPパワーアンプでは、電源
電圧＋Vccに対してVcc／２の電圧が出力動作中心 電圧としている。すなわち、無信号時における
SEPPパワーアンプの出力端子の電圧（すなわ
ち、出力動作中心電圧）をVcc／２とし、信号が入 力されたときには、この入力信号を増幅してこの
出力動作中心電圧Vcc／２を中心として上側（＋側） および下側（−側）に出力信号を変化させるよう
にしている。これは、電源電圧（定格電圧）が
3Vまたはそれ以上で用いられるSEPPパワーアン
プでは、上記出力動作中心電圧をVcc／２から上側 （＋側）または下側（−側）にシフトさせて動作
の上限または下限の電圧を拡大しても、最大出力
の振幅を犠牲にするだけで、これに見合うメリツ
トがないためである。例えば、大出力時には、出
力信号波形の上側である＋側（＋Vcc側）と下側
である−側（アース側）とが同時にクリツプする
が、この場合、出力動作中心電圧がVcc／２であれ ば、上下対称的にクリツプするので、音質の点で
有利であり、また、最大出力の振幅もできるだけ
大きくとることができる。
電圧＋Vccに対してVcc／２の電圧が出力動作中心 電圧としている。すなわち、無信号時における
SEPPパワーアンプの出力端子の電圧（すなわ
ち、出力動作中心電圧）をVcc／２とし、信号が入 力されたときには、この入力信号を増幅してこの
出力動作中心電圧Vcc／２を中心として上側（＋側） および下側（−側）に出力信号を変化させるよう
にしている。これは、電源電圧（定格電圧）が
3Vまたはそれ以上で用いられるSEPPパワーアン
プでは、上記出力動作中心電圧をVcc／２から上側 （＋側）または下側（−側）にシフトさせて動作
の上限または下限の電圧を拡大しても、最大出力
の振幅を犠牲にするだけで、これに見合うメリツ
トがないためである。例えば、大出力時には、出
力信号波形の上側である＋側（＋Vcc側）と下側
である−側（アース側）とが同時にクリツプする
が、この場合、出力動作中心電圧がVcc／２であれ ば、上下対称的にクリツプするので、音質の点で
有利であり、また、最大出力の振幅もできるだけ
大きくとることができる。
したがつて、このような出力動作中心電圧とし
てインピーダンスの低いVcc／２を得るために、従 来から、第１図に示すようなSEPP回路を用いた
リフアレンスアツプ１が用いられている。このア
ンプ１は、第１図に示すように、トランジスタ
Q1，Q2から成る差動アンプ３の共通エミツタ側
に電流源２を接続すると共に、この差動アンプ３
にトランジスタQ3〜Q7から成るSEPP回路４を接
続した構成となつている。そして、トランジスタ
Q1のベース（ａ点）に、電源電圧＋Vccを抵抗
R1，R2で分圧したVcc／２の電圧を加えることによ り、各トランジスタQ3〜Q7に電流源２の電流I0
に対してI0／２の電流を流し、これによつて、トラ ンジスタQ6，Q7のエミツタホロワを通じて出力
点（ｂ点）にVcc／２の電圧を取り出すようにして いる。そして、このVcc／２の電圧は、次段のSEPP パワーアンプ５の初段の差動アンプ６に動作電圧
として加えられる。また、このパワーアンプ５に
は入力端子７から信号が加えられる。
てインピーダンスの低いVcc／２を得るために、従 来から、第１図に示すようなSEPP回路を用いた
リフアレンスアツプ１が用いられている。このア
ンプ１は、第１図に示すように、トランジスタ
Q1，Q2から成る差動アンプ３の共通エミツタ側
に電流源２を接続すると共に、この差動アンプ３
にトランジスタQ3〜Q7から成るSEPP回路４を接
続した構成となつている。そして、トランジスタ
Q1のベース（ａ点）に、電源電圧＋Vccを抵抗
R1，R2で分圧したVcc／２の電圧を加えることによ り、各トランジスタQ3〜Q7に電流源２の電流I0
に対してI0／２の電流を流し、これによつて、トラ ンジスタQ6，Q7のエミツタホロワを通じて出力
点（ｂ点）にVcc／２の電圧を取り出すようにして いる。そして、このVcc／２の電圧は、次段のSEPP パワーアンプ５の初段の差動アンプ６に動作電圧
として加えられる。また、このパワーアンプ５に
は入力端子７から信号が加えられる。
このようなリフアレンスアンプ１では、ａ点の
電圧Vcc／２は、抵抗R1とR2との値が等しければ、 電源電圧＋Vccに応じて例えば第３図の実線で示
すように変化する。この場合、ａ点において必要
な最小限の駆動電圧は、トランジスタQ1のVBE
（ベース・エミツタ間電圧）および電流源２の駆
動電圧などを考慮すると、ほぼ0.9Vとなる。し
かし、第１図の回路では、＋Vccがほぼ1.8Vより
も低い場合には、抵抗分割で得られるａ点の電圧
も約0.9Vよりも低くなるから、電流源２が動作
しなくなり、このために、差動アンプ３が動作し
なくなる。従つて、ｂ点に出力電圧を得ることが
できないから、パワーアンプ５は動作不能とな
る。そして、例えばテープレコーダなどにおい
て、電源として電池を用いた場合には、電源電圧
が1.8Vになると、アンプ５が死ぬことになる。
電圧Vcc／２は、抵抗R1とR2との値が等しければ、 電源電圧＋Vccに応じて例えば第３図の実線で示
すように変化する。この場合、ａ点において必要
な最小限の駆動電圧は、トランジスタQ1のVBE
（ベース・エミツタ間電圧）および電流源２の駆
動電圧などを考慮すると、ほぼ0.9Vとなる。し
かし、第１図の回路では、＋Vccがほぼ1.8Vより
も低い場合には、抵抗分割で得られるａ点の電圧
も約0.9Vよりも低くなるから、電流源２が動作
しなくなり、このために、差動アンプ３が動作し
なくなる。従つて、ｂ点に出力電圧を得ることが
できないから、パワーアンプ５は動作不能とな
る。そして、例えばテープレコーダなどにおい
て、電源として電池を用いた場合には、電源電圧
が1.8Vになると、アンプ５が死ぬことになる。
本考案は、上記の問題に鑑み、より低い電源電
圧においてもアンプを動作させることができる電
源電圧補償回路を提供することを目的とする。
圧においてもアンプを動作させることができる電
源電圧補償回路を提供することを目的とする。
上記目的を達成するために、本考案の電源電圧
補償回路は、エミツタが共通接続された第１およ
び第２のトランジスタを有する差動アンプと、電
源とアースとの間に直列接続されてこの電源の電
圧を分圧する第１および第２の抵抗素子を有し、
この第１および第２の抵抗素子の接続点に上記第
１および第２のトランジスタのベースが接続され
てこれら第１および第２のトランジスタのベース
にバイアス電圧をそれぞれ印加するベースバイア
ス回路と、上記差動アンプの出力側に接続され、
上記電源の電圧が所定の電圧範囲内ではこの電源
電圧に比例した電圧を出力するSEPP回路とを具
備し、上記ベースバイアス回路は、上記第１およ
び第２の抵抗素子の接続点の電圧が上記差動アン
プの動作電圧範囲にできるだけ保持されるよう
に、上記第１および第２の抵抗素子に直列に接続
されて上記第１のトランジスタのベースとアース
との間および上記第２のトランジスタのベースと
アースとの間に共通に存在する整流素子を有して
いる。
補償回路は、エミツタが共通接続された第１およ
び第２のトランジスタを有する差動アンプと、電
源とアースとの間に直列接続されてこの電源の電
圧を分圧する第１および第２の抵抗素子を有し、
この第１および第２の抵抗素子の接続点に上記第
１および第２のトランジスタのベースが接続され
てこれら第１および第２のトランジスタのベース
にバイアス電圧をそれぞれ印加するベースバイア
ス回路と、上記差動アンプの出力側に接続され、
上記電源の電圧が所定の電圧範囲内ではこの電源
電圧に比例した電圧を出力するSEPP回路とを具
備し、上記ベースバイアス回路は、上記第１およ
び第２の抵抗素子の接続点の電圧が上記差動アン
プの動作電圧範囲にできるだけ保持されるよう
に、上記第１および第２の抵抗素子に直列に接続
されて上記第１のトランジスタのベースとアース
との間および上記第２のトランジスタのベースと
アースとの間に共通に存在する整流素子を有して
いる。
以下、本考案の実施例を第２図と共に説明す
る。なお、第２図において、第１図と共通の部分
にはこれと同一の符号を付してある。
る。なお、第２図において、第１図と共通の部分
にはこれと同一の符号を付してある。
本考案によれば、第２図に示すように、抵抗
R2とアースとの間にダイオードD1を直列に接続
している。なお、このダイオードD1のスレツシ
ヨルド電圧を0.7Vとしたとき、第２図の回路に
おいて、電源電圧＋Vccに対するａ点の電圧は、
このダイオードD1の電圧−電流特性によつて、
例えば第３図の点線で示すようになる。ここで、
この第３図の点線は、R1およびR2をそれぞれ
3.9kΩおよび2.2kΩとし、D1の電圧・電流特性を
VBE＝0.026lnＩ／１×10-16として、計算により求め たものである。
R2とアースとの間にダイオードD1を直列に接続
している。なお、このダイオードD1のスレツシ
ヨルド電圧を0.7Vとしたとき、第２図の回路に
おいて、電源電圧＋Vccに対するａ点の電圧は、
このダイオードD1の電圧−電流特性によつて、
例えば第３図の点線で示すようになる。ここで、
この第３図の点線は、R1およびR2をそれぞれ
3.9kΩおよび2.2kΩとし、D1の電圧・電流特性を
VBE＝0.026lnＩ／１×10-16として、計算により求め たものである。
この点線で示す特性から明らかなように、＋
Vccが０〜3Vの間では、ａ点の電圧はVcc／２より も高い電圧となり、＋Vccが1.55〜1.8Vの間でも、
ａ点の電圧は0.9V以上を保つ。従つて、＋Vccが
1.55〜1.8Vの間の値においては、第１図の回路で
は動作不能となるが、第２図の回路では動作を持
続させることができるから、アンプ５が持ちこた
えられる。
Vccが０〜3Vの間では、ａ点の電圧はVcc／２より も高い電圧となり、＋Vccが1.55〜1.8Vの間でも、
ａ点の電圧は0.9V以上を保つ。従つて、＋Vccが
1.55〜1.8Vの間の値においては、第１図の回路で
は動作不能となるが、第２図の回路では動作を持
続させることができるから、アンプ５が持ちこた
えられる。
このために、第２図の回路では、実動範囲が第
３図に示すようにほぼ1.55〜3.5Vとなる。
３図に示すようにほぼ1.55〜3.5Vとなる。
なお、第２図の回路を交流アンプとして用いる
場合には、ａ点に信号源を接続すると共に、ｂ点
を出力端と成し、この出力端とアースとの間にコ
ンデンサを接続すればよい。
場合には、ａ点に信号源を接続すると共に、ｂ点
を出力端と成し、この出力端とアースとの間にコ
ンデンサを接続すればよい。
さらにまた、第３図の実線で示す第１図の回路
の場合には、抵抗R1とR2との比を１：１（例え
ば、R1、R2は何れも18KΩ）にしている。これに
対し、第１図の回路において、第３図の一点鎖線
で示すように、抵抗R1とR2との比を18：25（例え
ば、R1は18KΩ、R2は25KΩ）とすることが考え
られる。この場合、＋Vccが1.55V以上であれば、
ａ点の電圧を0.9V以上にすることができるから、
第１図の回路の動作を持続させることができる。
の場合には、抵抗R1とR2との比を１：１（例え
ば、R1、R2は何れも18KΩ）にしている。これに
対し、第１図の回路において、第３図の一点鎖線
で示すように、抵抗R1とR2との比を18：25（例え
ば、R1は18KΩ、R2は25KΩ）とすることが考え
られる。この場合、＋Vccが1.55V以上であれば、
ａ点の電圧を0.9V以上にすることができるから、
第１図の回路の動作を持続させることができる。
しかし、第３図の一点鎖線で示す場合には、次
のような欠点が生じる。
のような欠点が生じる。
すなわち、第３図の実線で示す場合は、差動ア
ンプ３の出力電圧がクリツプする時に、この出力
電圧波形の上側（＋側）と下側（−側）とがほぼ
均等にクリツプするから、上記出力電圧の最大出
力を最も大きくし得る利点がある。しかし、この
場合には、＋Vccが1.8Vよりも小さくなると、前
述のように、差動アンプ３が動作しなくなる欠点
がある。
ンプ３の出力電圧がクリツプする時に、この出力
電圧波形の上側（＋側）と下側（−側）とがほぼ
均等にクリツプするから、上記出力電圧の最大出
力を最も大きくし得る利点がある。しかし、この
場合には、＋Vccが1.8Vよりも小さくなると、前
述のように、差動アンプ３が動作しなくなる欠点
がある。
これに対し、第３図の一点鎖線で示す場合に
は、前述のように、＋Vccが1.55〜1.8Vの間であ
つても、差動アンプ３は動作を持続する。しか
し、この場合には、差動アンプ３の出力電圧がク
リツプする時に、この出力電圧波形の上側（＋
側）には下側（−側）よりも小さな振幅しか得ら
れないから、第３図の実線で示す場合に較べて、
上記出力電圧の最大出力が小さくなる欠点を生ず
る。
は、前述のように、＋Vccが1.55〜1.8Vの間であ
つても、差動アンプ３は動作を持続する。しか
し、この場合には、差動アンプ３の出力電圧がク
リツプする時に、この出力電圧波形の上側（＋
側）には下側（−側）よりも小さな振幅しか得ら
れないから、第３図の実線で示す場合に較べて、
上記出力電圧の最大出力が小さくなる欠点を生ず
る。
一方、本考案による場合（すなわち、第３図の
点線で示す第２図の回路の場合）には、第３図の
一点鎖線で示す場合と同様に動作下限電圧を
1.55Vとし得ると共に、定格電圧（3V）付近にお
ける上記最大出力を第３図の実線で示す場合に較
べてあまり犠牲にする必要がないという利点を有
する。
点線で示す第２図の回路の場合）には、第３図の
一点鎖線で示す場合と同様に動作下限電圧を
1.55Vとし得ると共に、定格電圧（3V）付近にお
ける上記最大出力を第３図の実線で示す場合に較
べてあまり犠牲にする必要がないという利点を有
する。
以上において詳述したように、本考案によれ
ば、ベースバイアス回路は、このベースバイアス
回路における第１および第２の抵抗素子の接続点
の電圧が差動アンプの動作電圧範囲にできるだけ
保持されるように、上記第１および第２の抵抗素
子に直列に接続されて上記差動アンプにおける第
１のトランジスタのベースとアースとの間および
第２のトランジスタのベースとアースとの間に共
通に存在する整流素子を有している。従つて、回
路要素を比較的少なくすることができて回路構成
が簡単であるにもかかわらず、従来よりも低い電
源電圧でもアンプを動作させることができ、ま
た、差動アンプの定格電圧付近での最大出力に悪
影響を生ずることも殆んどない。
ば、ベースバイアス回路は、このベースバイアス
回路における第１および第２の抵抗素子の接続点
の電圧が差動アンプの動作電圧範囲にできるだけ
保持されるように、上記第１および第２の抵抗素
子に直列に接続されて上記差動アンプにおける第
１のトランジスタのベースとアースとの間および
第２のトランジスタのベースとアースとの間に共
通に存在する整流素子を有している。従つて、回
路要素を比較的少なくすることができて回路構成
が簡単であるにもかかわらず、従来よりも低い電
源電圧でもアンプを動作させることができ、ま
た、差動アンプの定格電圧付近での最大出力に悪
影響を生ずることも殆んどない。
第１図は従来例を示す回路図、第２図は本考案
の一実施例を示す回路図、第３図は第１図および
第２図の回路の特性図である。 なお、図面に用いられている符号において、１
……リフアレンスアンプ、３……差動アンプ、４
……SEPP回路、Q1〜Q7……トランジスタ、R1，
R2……抵抗、D1……ダイオード、である。
の一実施例を示す回路図、第３図は第１図および
第２図の回路の特性図である。 なお、図面に用いられている符号において、１
……リフアレンスアンプ、３……差動アンプ、４
……SEPP回路、Q1〜Q7……トランジスタ、R1，
R2……抵抗、D1……ダイオード、である。
Claims (1)
- 【実用新案登録請求の範囲】 エミツタが共通接続された第１および第２のト
ランジスタを有する差動アンプと、 電源とアースとの間に直列接続されてこの電源
の電圧を分圧する第１および第２の抵抗素子を有
し、この第１および第２の抵抗素子の接続点に上
記第１および第２のトランジスタのベースが接続
されてこれら第１および第２のトランジスタのベ
ースにバイアス電圧をそれぞれ印加するベースバ
イアス回路と、 上記差動アンプの出力側に接続され、上記電源
の電圧が所定の電圧範囲内ではこの電源電圧に比
例した電圧を出力するSEPP回路とを具備し、 上記ベースバイアス回路は、上記第１および第
２の抵抗素子の接続点の電圧が上記差動アンプの
動作電圧範囲にできるだけ保持されるように、上
記第１および第２の抵抗素子に直列に接続されて
上記第１のトランジスタのベースとアースとの間
および上記第２のトランジスタのベースとアース
との間に共通に存在する整流素子を有しているこ
とを特徴とする電源電圧補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981008225U JPH0517695Y2 (ja) | 1981-01-23 | 1981-01-23 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981008225U JPH0517695Y2 (ja) | 1981-01-23 | 1981-01-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57123514U JPS57123514U (ja) | 1982-08-02 |
| JPH0517695Y2 true JPH0517695Y2 (ja) | 1993-05-12 |
Family
ID=29806383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1981008225U Expired - Lifetime JPH0517695Y2 (ja) | 1981-01-23 | 1981-01-23 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0517695Y2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49128250A (ja) * | 1973-03-23 | 1974-12-09 | ||
| JPS5482111A (en) * | 1977-12-14 | 1979-06-30 | Tokyo Keiki Kk | Transmitting circuit |
-
1981
- 1981-01-23 JP JP1981008225U patent/JPH0517695Y2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49128250A (ja) * | 1973-03-23 | 1974-12-09 | ||
| JPS5482111A (en) * | 1977-12-14 | 1979-06-30 | Tokyo Keiki Kk | Transmitting circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57123514U (ja) | 1982-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4339677A (en) | Electrically variable impedance circuit with feedback compensation | |
| US3914704A (en) | Feedback amplifier | |
| JPH0336336B2 (ja) | ||
| US4757275A (en) | Wideband closed loop amplifier | |
| JPH0517695Y2 (ja) | ||
| JP3466717B2 (ja) | ラインドライバ‐スイッチング段 | |
| JPH0618300B2 (ja) | ダ−リントントランジスタ装置 | |
| JPS6327464Y2 (ja) | ||
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| KR910005774Y1 (ko) | 제어신호 증폭 재생회로 | |
| JPH0527282B2 (ja) | ||
| JP3221058B2 (ja) | 整流回路 | |
| US4084129A (en) | Voltage controlled variable gain circuit | |
| JPS6119548Y2 (ja) | ||
| JP2831718B2 (ja) | ボルテージフォロワ回路 | |
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JPS59207715A (ja) | 増幅器 | |
| JPH057887B2 (ja) | ||
| JPS6155805B2 (ja) | ||
| JPH0573163A (ja) | 電圧発生回路 | |
| JPS6313363B2 (ja) | ||
| JPH0345568B2 (ja) | ||
| JPS6253962B2 (ja) | ||
| JPH08222971A (ja) | 演算増幅器 | |
| JPS63304706A (ja) | リミタ増幅回路 |