JPS6327464Y2 - - Google Patents
Info
- Publication number
- JPS6327464Y2 JPS6327464Y2 JP1980113334U JP11333480U JPS6327464Y2 JP S6327464 Y2 JPS6327464 Y2 JP S6327464Y2 JP 1980113334 U JP1980113334 U JP 1980113334U JP 11333480 U JP11333480 U JP 11333480U JP S6327464 Y2 JPS6327464 Y2 JP S6327464Y2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- resistor
- transistor
- switch
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【考案の詳細な説明】
本考案は利得切換可能増幅器、特に２以上の利
得を選択的に切り換えることができる直流結合平
衡増幅器に関する。
得を選択的に切り換えることができる直流結合平
衡増幅器に関する。
広帯域平衡増幅器は種々の技術分野で広く用い
られているが、例えばオシロスコープの垂直軸或
いは水平時間軸の前置増幅器では、２以上の利得
を選択的に切り換えて使用することが多い。この
ような増幅器の典型的な従来例を第１図に示す。
第１図において、入力信号が、入力端子１０，１
１を介して、トランジスタ（以下、TRとする）
１２，１３のベース間に印加される。TR１２，
１３のエミツタは、等しい抵抗のエミツタ抵抗器
１４，１５を介して接続し、このエミツタ抵抗器
１４，１５の接続点は、比較的高抵抗の抵抗器１
６を介して、適当な電圧源に接続している。TR
１２，１３のエミツタ間には抵抗器２１と利得切
換用スイツチ２２の直列回路を接続している。出
力端１９，２０に夫々接続したTR１２，１３の
コレクタは、夫々コレクタ抵抗器１７，１８を介
して正電圧源に接続している。利得切換用の機械
的或いは電子的スイツチ２２が開いている状態で
の第１図の回路の利得は、実質上コレクタとエミ
ツタ抵抗の比、即ちR17／R14或いはR18／R15
（但し、R14，R15，R17，R18は夫々抵抗器１
４，１５，１７，１８の抵抗）で定まる。抵抗器
１４，１５，２１の抵抗を適当に選択すれば、ス
イツチ２２を閉じることによつて、第１図の回路
の利得を、スイツチ２２を開いた状態での利得に
対し例えば10倍にすることができる。ところで、
スイツチ２２は回路の利得のみを切り換えるもの
であり、スイツチ２２の開閉によつて、回路の直
流レベル、周波数応答特性、その他の電気的特性
が変化してはならない。しかしながら、第１図に
示した従来の回路は、上述の条件を満足しないと
いう問題があつた。
られているが、例えばオシロスコープの垂直軸或
いは水平時間軸の前置増幅器では、２以上の利得
を選択的に切り換えて使用することが多い。この
ような増幅器の典型的な従来例を第１図に示す。
第１図において、入力信号が、入力端子１０，１
１を介して、トランジスタ（以下、TRとする）
１２，１３のベース間に印加される。TR１２，
１３のエミツタは、等しい抵抗のエミツタ抵抗器
１４，１５を介して接続し、このエミツタ抵抗器
１４，１５の接続点は、比較的高抵抗の抵抗器１
６を介して、適当な電圧源に接続している。TR
１２，１３のエミツタ間には抵抗器２１と利得切
換用スイツチ２２の直列回路を接続している。出
力端１９，２０に夫々接続したTR１２，１３の
コレクタは、夫々コレクタ抵抗器１７，１８を介
して正電圧源に接続している。利得切換用の機械
的或いは電子的スイツチ２２が開いている状態で
の第１図の回路の利得は、実質上コレクタとエミ
ツタ抵抗の比、即ちR17／R14或いはR18／R15
（但し、R14，R15，R17，R18は夫々抵抗器１
４，１５，１７，１８の抵抗）で定まる。抵抗器
１４，１５，２１の抵抗を適当に選択すれば、ス
イツチ２２を閉じることによつて、第１図の回路
の利得を、スイツチ２２を開いた状態での利得に
対し例えば10倍にすることができる。ところで、
スイツチ２２は回路の利得のみを切り換えるもの
であり、スイツチ２２の開閉によつて、回路の直
流レベル、周波数応答特性、その他の電気的特性
が変化してはならない。しかしながら、第１図に
示した従来の回路は、上述の条件を満足しないと
いう問題があつた。
したがつて、本考案の目的は、上述の従来の問
題点を克服した利得切換可能増幅器を提供するこ
とである。
題点を克服した利得切換可能増幅器を提供するこ
とである。
以下、本考案の好適な実施例を、添付の第２図
及び第３図を参照して詳細に説明する。第２図
は、本考案を説明するための利得切換可能増幅器
の簡略化した回路図であり、第２図の回路では２
種類の利得を選択的に切り換えることができる。
第２図において、第1TR１２及び第2TR１３か
ら成る第1TR対と、第3TR１２′及び第4TR１
３′から成る第2TR対の内、図面上左側の第１及
び第3TR１２，１２′のベースは直結し且つ入力
端子１０に接続し、一方右側の第２及び第4TR
１３，１３′のベースも直結し且つ入力端子１１
に接続している。更に、第１及び第2TR対の出
力は共通接続している、即ち第１及び第3TR１
２，１２′のコレクタは出力端子１９に接続し、
第２及び第4TR１３，１３′のコレクタは出力端
子２０に接続している。第1TR対１２，１３の
エミツタは第１エミツタ抵抗器１４，１５を介し
て接続し、第2TR対１２′，１３′のエミツタは
抵抗器１４，１５の抵抗と異なる抵抗を有する第
２エミツタ抵抗器１４′，１５′を介して接続して
いる。電流源TR２３のエミツタ及びベースは、
夫々負電圧源及び基準電圧Vrefの基準電圧源
（図示せず）に接続し、第１エミツタ抵抗器１４，
１５の中点は電流源TR２３のコレクタに直結
し、第２エミツタ抵抗器１４′，１５′の中点は利
得切換用のスイツチ２２′を介して電流源TR２
３のエミツタに接続している。
及び第３図を参照して詳細に説明する。第２図
は、本考案を説明するための利得切換可能増幅器
の簡略化した回路図であり、第２図の回路では２
種類の利得を選択的に切り換えることができる。
第２図において、第1TR１２及び第2TR１３か
ら成る第1TR対と、第3TR１２′及び第4TR１
３′から成る第2TR対の内、図面上左側の第１及
び第3TR１２，１２′のベースは直結し且つ入力
端子１０に接続し、一方右側の第２及び第4TR
１３，１３′のベースも直結し且つ入力端子１１
に接続している。更に、第１及び第2TR対の出
力は共通接続している、即ち第１及び第3TR１
２，１２′のコレクタは出力端子１９に接続し、
第２及び第4TR１３，１３′のコレクタは出力端
子２０に接続している。第1TR対１２，１３の
エミツタは第１エミツタ抵抗器１４，１５を介し
て接続し、第2TR対１２′，１３′のエミツタは
抵抗器１４，１５の抵抗と異なる抵抗を有する第
２エミツタ抵抗器１４′，１５′を介して接続して
いる。電流源TR２３のエミツタ及びベースは、
夫々負電圧源及び基準電圧Vrefの基準電圧源
（図示せず）に接続し、第１エミツタ抵抗器１４，
１５の中点は電流源TR２３のコレクタに直結
し、第２エミツタ抵抗器１４′，１５′の中点は利
得切換用のスイツチ２２′を介して電流源TR２
３のエミツタに接続している。
通常の動作状態、例えば低利得で第２図の回路
を動作させる場合は、スイツチ２２′を開状態に
して第1TR対１２，１３のみを動作させ、入力
端子１０，１１（即ち、TR対１２，１３のベー
ス）間に印加される入力信号を増幅する。この場
合の電圧利得は、TR１２又は１３のコレクタに
接続するコレクタ負荷抵抗器（図示せず）の抵抗
と抵抗器１４又は１５の抵抗の比で決定される。
尚、入力信号はプツシユプル或いはシングルエン
ドの何れでもよい。スイツチ２２′が開状態或い
は閉状態に拘らず、第２図の回路の直流レベル
は、電流源、即ち、所定電流設定用の抵抗器２４
の抵抗、及びこの抵抗器２４の下端（図面上）に
印加される負電圧と基準電圧Vrefの電圧差とで
定まる。尚、電流源TR２３のベース・エミツタ
間電圧VBEの温度変化を補償する目的で、基準電
圧Vrefの基準電圧源にダイオードを含む周知の
温度補償手段を用いてもよい。上記の利得を切り
換えるには、スイツチ２２′を閉じて第2TR対１
２′，１３′を動作させる。したがつて、抵抗器２
４が抵抗器１４′，１５′の夫々に直列接続するの
で抵抗器２４を流れる電流が増加する。したがつ
て、電流源TR２３のベース・エミツタ接合は逆
バイアス状態となるのでTR２３はオフし、第
1TR対１２，１３は不動作状態となる。第２図
の回路の利得は第２エミツタ抵抗器１４′，１
５′と上述のコレクタ負荷抵抗器（図示せず）で
決定される。第2TR対１２′，１３′を流れる動
作電流は、利得切換前の第1TR対１２，１３を
流れる動作電流より大きい。このように、スイツ
チ２２′を開閉することによつて第２図の増幅器
の利得を切り換えることができるが、第1TR対
及び第2TR対を夫々独立して使用しており、更
に利得設定用エミツタ抵抗器に直列にスイツチが
挿入されないので、第１図の従来例で指摘した回
路の直流レベル及び周波数応答特性等の電気的特
性の変動は生じない。
を動作させる場合は、スイツチ２２′を開状態に
して第1TR対１２，１３のみを動作させ、入力
端子１０，１１（即ち、TR対１２，１３のベー
ス）間に印加される入力信号を増幅する。この場
合の電圧利得は、TR１２又は１３のコレクタに
接続するコレクタ負荷抵抗器（図示せず）の抵抗
と抵抗器１４又は１５の抵抗の比で決定される。
尚、入力信号はプツシユプル或いはシングルエン
ドの何れでもよい。スイツチ２２′が開状態或い
は閉状態に拘らず、第２図の回路の直流レベル
は、電流源、即ち、所定電流設定用の抵抗器２４
の抵抗、及びこの抵抗器２４の下端（図面上）に
印加される負電圧と基準電圧Vrefの電圧差とで
定まる。尚、電流源TR２３のベース・エミツタ
間電圧VBEの温度変化を補償する目的で、基準電
圧Vrefの基準電圧源にダイオードを含む周知の
温度補償手段を用いてもよい。上記の利得を切り
換えるには、スイツチ２２′を閉じて第2TR対１
２′，１３′を動作させる。したがつて、抵抗器２
４が抵抗器１４′，１５′の夫々に直列接続するの
で抵抗器２４を流れる電流が増加する。したがつ
て、電流源TR２３のベース・エミツタ接合は逆
バイアス状態となるのでTR２３はオフし、第
1TR対１２，１３は不動作状態となる。第２図
の回路の利得は第２エミツタ抵抗器１４′，１
５′と上述のコレクタ負荷抵抗器（図示せず）で
決定される。第2TR対１２′，１３′を流れる動
作電流は、利得切換前の第1TR対１２，１３を
流れる動作電流より大きい。このように、スイツ
チ２２′を開閉することによつて第２図の増幅器
の利得を切り換えることができるが、第1TR対
及び第2TR対を夫々独立して使用しており、更
に利得設定用エミツタ抵抗器に直列にスイツチが
挿入されないので、第１図の従来例で指摘した回
路の直流レベル及び周波数応答特性等の電気的特
性の変動は生じない。
第３図は本考案に係る利得切換可能増幅器の実
用回路の１例を示す回路図である。第３図の回路
には、第２図の回路に対し、抵抗器３４，３８，
４０及びコンデンサ３５，３９，４１から成る周
波数応答補償回路網、定電源TR２３のベースに
接続した抵抗器４２，４３から成る基準電圧源、
直流レベル調整用のポテンシヨメータ４９、抵抗
器３０，３１，３３，４４〜４７、利得調整用の
可変抵抗器３２、コレクタ負荷抵抗器３６，３
７、コンデンサ４８等が付加されているが、動作
は第２図の回路の動作と同様である。分圧抵抗器
４２，４３はTR２３のベース・バイアス電圧を
決めるものであり、図示していないが、温度補償
用のダイオードを抵抗器４３と直列に接続しても
よい。抵抗器４４〜４６から成る分圧抵抗回路網
は、スイツチ２２′が開いた時、抵抗器３０，３
１の接続点に適当な電圧を印加して第2TR対１
２′，１３′を最適逆バイアスするためのものであ
る。更に、上記の抵抗回路網４４〜４６は、スイ
ツチ２２′が閉じた際、抵抗器３０，３１の接続
点及び抵抗器２４に電流を供給するものであり、
抵抗器４４〜４６の抵抗を適当に選定することに
よつて、スイツチ２２′が閉じたときに抵抗器２
４を流れる増大電流を減ずることができるので、
第2TR対１２′，１３′の動作電流を第1TR対１
２，１３の動作電流と等しくすることができる。
用回路の１例を示す回路図である。第３図の回路
には、第２図の回路に対し、抵抗器３４，３８，
４０及びコンデンサ３５，３９，４１から成る周
波数応答補償回路網、定電源TR２３のベースに
接続した抵抗器４２，４３から成る基準電圧源、
直流レベル調整用のポテンシヨメータ４９、抵抗
器３０，３１，３３，４４〜４７、利得調整用の
可変抵抗器３２、コレクタ負荷抵抗器３６，３
７、コンデンサ４８等が付加されているが、動作
は第２図の回路の動作と同様である。分圧抵抗器
４２，４３はTR２３のベース・バイアス電圧を
決めるものであり、図示していないが、温度補償
用のダイオードを抵抗器４３と直列に接続しても
よい。抵抗器４４〜４６から成る分圧抵抗回路網
は、スイツチ２２′が開いた時、抵抗器３０，３
１の接続点に適当な電圧を印加して第2TR対１
２′，１３′を最適逆バイアスするためのものであ
る。更に、上記の抵抗回路網４４〜４６は、スイ
ツチ２２′が閉じた際、抵抗器３０，３１の接続
点及び抵抗器２４に電流を供給するものであり、
抵抗器４４〜４６の抵抗を適当に選定することに
よつて、スイツチ２２′が閉じたときに抵抗器２
４を流れる増大電流を減ずることができるので、
第2TR対１２′，１３′の動作電流を第1TR対１
２，１３の動作電流と等しくすることができる。
以上説明したように、本考案に係る利得切換可
能増幅器は、スイツチ２２′及び分圧抵抗回路網
４４乃至４６という極めて簡単な回路を用いて、
第１及び第2TR対の動作電流を正確に等しく設
定できるので、回路の直流電圧レベルを実質的に
変化させることなく利得を選択的に切換えること
が可能である。電流源TR２３を含め不使用（不
動作）TRは最適逆バイアス状態に維持するの
で、耐圧不良を生じたり回路の誤動作を生じるこ
とがない。スイツチ２２′には直流電流のみが流
れ信号電流は流れないので、任意位置に置いても
よく設計自由度があると共に低周波用でよいので
安価となる。更に夫々の利得選択用に独立したス
イツチ及び電流源TRを必要としない。したがつ
て、本考案は、２以上の利得に切り換えて使用す
る必要のあるオシロスコープの垂直軸或いは水平
時間軸の前置増幅器に応用して好適である。尚、
３種類以上の利得を選択切換できるように更に第
3TR対等を使用して本考案の実施例を変形でき
ることは勿論である。この場合、追加するTR対
のエミツタ抵抗器の中点は、追加スイツチを介し
て、電流源TR２３のエミツタに接続することは
第２図及び第３図の実施例の場合と同様である。
能増幅器は、スイツチ２２′及び分圧抵抗回路網
４４乃至４６という極めて簡単な回路を用いて、
第１及び第2TR対の動作電流を正確に等しく設
定できるので、回路の直流電圧レベルを実質的に
変化させることなく利得を選択的に切換えること
が可能である。電流源TR２３を含め不使用（不
動作）TRは最適逆バイアス状態に維持するの
で、耐圧不良を生じたり回路の誤動作を生じるこ
とがない。スイツチ２２′には直流電流のみが流
れ信号電流は流れないので、任意位置に置いても
よく設計自由度があると共に低周波用でよいので
安価となる。更に夫々の利得選択用に独立したス
イツチ及び電流源TRを必要としない。したがつ
て、本考案は、２以上の利得に切り換えて使用す
る必要のあるオシロスコープの垂直軸或いは水平
時間軸の前置増幅器に応用して好適である。尚、
３種類以上の利得を選択切換できるように更に第
3TR対等を使用して本考案の実施例を変形でき
ることは勿論である。この場合、追加するTR対
のエミツタ抵抗器の中点は、追加スイツチを介し
て、電流源TR２３のエミツタに接続することは
第２図及び第３図の実施例の場合と同様である。
以上、本考案の好適な実施例を説明したが、当
業者は本実施例を用途に応じて変形変更できる。
業者は本実施例を用途に応じて変形変更できる。
第１図は従来の利得切換可能増幅器、第２図は
本考案を説明するための基本的な利得切換可能増
幅器の回路図、第３図は本考案に係る利得切換可
能増幅器の実用回路図である。 １２，１３……第１トランジスタ対、１２′，
１３′……第２トランジスタ対、１４，１５……
第１エミツタ抵抗器、１４′，１５′……第２エミ
ツタ抵抗器、２２′……スイツチ、２３……電流
源トランジスタ、２４……第３エミツタ抵抗器、
４４，４５，４６……分圧抵抗回路網。
本考案を説明するための基本的な利得切換可能増
幅器の回路図、第３図は本考案に係る利得切換可
能増幅器の実用回路図である。 １２，１３……第１トランジスタ対、１２′，
１３′……第２トランジスタ対、１４，１５……
第１エミツタ抵抗器、１４′，１５′……第２エミ
ツタ抵抗器、２２′……スイツチ、２３……電流
源トランジスタ、２４……第３エミツタ抵抗器、
４４，４５，４６……分圧抵抗回路網。
Claims (1)
- 【実用新案登録請求の範囲】 第１エミツタ抵抗器を介してエミツタを相互接
続した第１及び第２トランジスタから成る第１ト
ランジスタ対と、 第２エミツタ抵抗器を介してエミツタを相互接
続した第３及び第４トランジスタから成る第２ト
ランジスタ対と、 コレクタを上記第１エミツタ抵抗器の中点に接
続し、エミツタを第３エミツタ抵抗器を介して第
１基準電位源に接続した電流源トランジスタと、 該電流源トランジスタのエミツタ及び上記第２
エミツタ抵抗器の中点間に接続したスイツチと、 上記第２エミツタ抵抗器の中点から上記第１基
準電位源及び第２基準電位源間に接続した分圧抵
抗回路網とを具え、 上記分圧抵抗回路網は上記スイツチを開くと上
記第２トランジスタ対を適正逆バイアスし、上記
スイツチを閉じると上記第３エミツタ抵抗器に流
れる電流を増加して上記電流源トランジスタを適
正逆バイアスすることにより、上記第１及び第２
トランジスタ対を切換え、該第１及び第２トラン
ジスタ対の動作電流を略一定で且つ上記第１及び
第２トランジスタ対の共通ベース入力信号を異な
る利得で増幅することを特徴とする利得切換可能
増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980113334U JPS6327464Y2 (ja) | 1980-08-09 | 1980-08-09 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980113334U JPS6327464Y2 (ja) | 1980-08-09 | 1980-08-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5736016U JPS5736016U (ja) | 1982-02-25 |
| JPS6327464Y2 true JPS6327464Y2 (ja) | 1988-07-25 |
Family
ID=29474353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980113334U Expired JPS6327464Y2 (ja) | 1980-08-09 | 1980-08-09 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6327464Y2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6125832U (ja) * | 1984-07-21 | 1986-02-15 | 強 西口 | 譜面台の足取付け構造 |
| DE3642620A1 (de) * | 1986-12-13 | 1988-06-23 | Philips Patentverwaltung | Schaltungsanordnung mit steuerbarer verstaerkung |
| JPH0526814Y2 (ja) * | 1987-12-22 | 1993-07-07 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55138910A (en) * | 1979-04-18 | 1980-10-30 | Hitachi Ltd | Amplifying circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5162753U (ja) * | 1974-11-09 | 1976-05-18 |
-
1980
- 1980-08-09 JP JP1980113334U patent/JPS6327464Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55138910A (en) * | 1979-04-18 | 1980-10-30 | Hitachi Ltd | Amplifying circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5736016U (ja) | 1982-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4339677A (en) | Electrically variable impedance circuit with feedback compensation | |
| JPH0322723B2 (ja) | ||
| JPH0865134A (ja) | バッファ回路 | |
| US5389894A (en) | Power amplifier having high output voltage swing and high output drive current | |
| US4315221A (en) | Switching circuit | |
| JPS6327464Y2 (ja) | ||
| JPH0766643A (ja) | 電圧−電流変換器 | |
| JPH0320085B2 (ja) | ||
| US4167708A (en) | Transistor amplifier | |
| US4267521A (en) | Compound transistor circuitry | |
| JPH0257372B2 (ja) | ||
| JPS631768B2 (ja) | ||
| JPH0519323B2 (ja) | ||
| JPH0261168B2 (ja) | ||
| JPH0339933Y2 (ja) | ||
| JP3752029B2 (ja) | ラインレシーバ | |
| JPH0342741Y2 (ja) | ||
| US5952881A (en) | Power stage, particularly for an operational amplifier | |
| KR910005774Y1 (ko) | 제어신호 증폭 재생회로 | |
| JPS5821215Y2 (ja) | リミツタ増幅器 | |
| JPH0517695Y2 (ja) | ||
| JPS6133710Y2 (ja) | ||
| JPS6216012Y2 (ja) | ||
| JPH018027Y2 (ja) | ||
| JPH0124443B2 (ja) |