JPH0124443B2 - - Google Patents
Info
- Publication number
- JPH0124443B2 JPH0124443B2 JP21975582A JP21975582A JPH0124443B2 JP H0124443 B2 JPH0124443 B2 JP H0124443B2 JP 21975582 A JP21975582 A JP 21975582A JP 21975582 A JP21975582 A JP 21975582A JP H0124443 B2 JPH0124443 B2 JP H0124443B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- pair
- differential amplifier
- voltage
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- ZZIZZTHXZRDOFM-XFULWGLBSA-N tamsulosin hydrochloride Chemical compound [H+].[Cl-].CCOC1=CC=CC=C1OCCN[C@H](C)CC1=CC=C(OC)C(S(N)(=O)=O)=C1 ZZIZZTHXZRDOFM-XFULWGLBSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
(1) 発明の属する技術分野
本発明は可変利得増幅器の利得制御回路に関
し、特に多段で構成される可変利得増幅器の利得
制御回路の構成に関する。
し、特に多段で構成される可変利得増幅器の利得
制御回路の構成に関する。
(2) 従来技術の説明
従来、この種の可変利得増幅器には、第１図に
示す差動増幅器を用い、V1に交流信号をV2に制
御電圧を供給して可変利得増幅器として広く利用
されてきている。第１図に示す差動増幅器の特徴
はV1＝０とした時には、Ｖ２の電圧を変化させ
ても負荷抵抗RLでの電圧降下VLは一定となるこ
とである。すなわちVL＝RL・I0／２となる。従つ てV0＝０となる。すなわち、上記の様に可変利
得増幅器を構成した時には、出力トランジスタＱ
１，Ｑ２，Ｑ３，Ｑ４の直流動作点が制御電圧
V2にかかわらず一定となつており、従つて大き
な出力のダイナミツクレンジが得られる。
示す差動増幅器を用い、V1に交流信号をV2に制
御電圧を供給して可変利得増幅器として広く利用
されてきている。第１図に示す差動増幅器の特徴
はV1＝０とした時には、Ｖ２の電圧を変化させ
ても負荷抵抗RLでの電圧降下VLは一定となるこ
とである。すなわちVL＝RL・I0／２となる。従つ てV0＝０となる。すなわち、上記の様に可変利
得増幅器を構成した時には、出力トランジスタＱ
１，Ｑ２，Ｑ３，Ｑ４の直流動作点が制御電圧
V2にかかわらず一定となつており、従つて大き
な出力のダイナミツクレンジが得られる。
一方、第１図に示す差動増幅器の交流入力信号
に対する利得Ｇ＝V0／V1と制御電圧Ｖ２との関
係は第２図の様になることがよく知られている。
すなわち、Ｖ２０，−Ｖ２０Ｖの２つの制御電圧
に対して交流入力信号に対しては同一の利得Ｇ０
を取ることになる。このことは一定利得Ｇ０を得
るための制御電圧Ｖ２を与えるために、例えばト
ランジスタＱ６のベースを一定電圧にして、トラ
ンジスタＱ５のベース電圧を制御電圧として−
Vccから＋Vccまで変化させたときに所定の利得Ｇ
０が得られる電圧値がＶ２０，−Ｖ２０の２点存
在し、しかもそれぞれでは出力の位相関係が互い
に逆であり、自動利得制御回路を構成する場合に
は正帰還回路になるか、負帰還回路になるかのい
ずれの場合も存在し、不向きであつた。
に対する利得Ｇ＝V0／V1と制御電圧Ｖ２との関
係は第２図の様になることがよく知られている。
すなわち、Ｖ２０，−Ｖ２０Ｖの２つの制御電圧
に対して交流入力信号に対しては同一の利得Ｇ０
を取ることになる。このことは一定利得Ｇ０を得
るための制御電圧Ｖ２を与えるために、例えばト
ランジスタＱ６のベースを一定電圧にして、トラ
ンジスタＱ５のベース電圧を制御電圧として−
Vccから＋Vccまで変化させたときに所定の利得Ｇ
０が得られる電圧値がＶ２０，−Ｖ２０の２点存
在し、しかもそれぞれでは出力の位相関係が互い
に逆であり、自動利得制御回路を構成する場合に
は正帰還回路になるか、負帰還回路になるかのい
ずれの場合も存在し、不向きであつた。
(3) 発明の目的
本発明の目的は上記欠点を解決し、任意の制御
電圧Ｖ２に対して可変利得増幅器の利得を一意的
に決定できるようにした利得制御回路を提供する
ことにある。
電圧Ｖ２に対して可変利得増幅器の利得を一意的
に決定できるようにした利得制御回路を提供する
ことにある。
(4) 発明の構成
本発明によれば第１のトランジスタと第２のト
ランジスタの各々のベースが共通に接続され、第
３のトランジスタと第４のトランジスタの各々の
ベースが共通に接続され第１のトランジスタと第
４のトランジスタの各々のコレクタが共通に接続
され、抵抗を介して電源と接続されており、第２
のトランジスタと第３のトランジスタの各々のコ
レクタが共通に接続され、抵抗を介して電源と接
続されており、第５のトランジスタと第６のトラ
ンジスタは各々のエミツタが共通に接続された定
電流源を介して接地されており、第５のトランジ
スタのコレクタは第１のトランジスタと第３のト
ランジスタの各々のエミツタに共通に接続され、
第６のトランジスタのコレクタは第２のトランジ
スタと第４のトランジスタの各々のエミツタに共
通に接続され、第１のトランジスタのベースと第
３のトランジスタのベースを第１の入力端子対と
し、第５のトランジスタのベースと第６のトラン
ジスタのベースを第２の入力端子対とした第１の
差動増幅器と、第１の差動増幅器と同じ構成の第
２の差動増幅器と、第７のトランジスタと第８の
トランジスタは各々のエミツタが共通に接続さ
れ、定電流源を介して接地され、第７のトランジ
スタのコレクタと第８のトランジスタのコレクタ
は抵抗を介して接続され、第７のトランジスタの
コレクタは抵抗を介して電源と接続され、第７の
トランジスタのベースと第８のトランジスタのベ
ースを入力端子対とする制御電圧変換用差動増幅
器とからなり、出力を制御する制御電圧が第１の
差動増幅器の第１の入力端子対と前記制御電圧変
換用差動増幅器の入力端子対に印加され、第１の
差動増幅器の第２の入力端子対には前記制御電圧
変換用差動増幅器の第７のトランジスタのコレク
タと第８のトランジスタのコレクタとの間に接続
された抵抗の両端に取り出される制御電圧変換用
差動増幅器の出力電圧が供給され、第２の差動増
幅器の第１の入力端子には交流入力信号が供給さ
れ、第２の差動増幅器の第２の入力端子対には、
第１の差動増幅器の出力電圧に比例する電圧が供
給され、第２の差動増幅器の出力が第１の差動増
幅器に入力される制御電圧により制御されること
を特徴とする利得制御回路が得られる。
ランジスタの各々のベースが共通に接続され、第
３のトランジスタと第４のトランジスタの各々の
ベースが共通に接続され第１のトランジスタと第
４のトランジスタの各々のコレクタが共通に接続
され、抵抗を介して電源と接続されており、第２
のトランジスタと第３のトランジスタの各々のコ
レクタが共通に接続され、抵抗を介して電源と接
続されており、第５のトランジスタと第６のトラ
ンジスタは各々のエミツタが共通に接続された定
電流源を介して接地されており、第５のトランジ
スタのコレクタは第１のトランジスタと第３のト
ランジスタの各々のエミツタに共通に接続され、
第６のトランジスタのコレクタは第２のトランジ
スタと第４のトランジスタの各々のエミツタに共
通に接続され、第１のトランジスタのベースと第
３のトランジスタのベースを第１の入力端子対と
し、第５のトランジスタのベースと第６のトラン
ジスタのベースを第２の入力端子対とした第１の
差動増幅器と、第１の差動増幅器と同じ構成の第
２の差動増幅器と、第７のトランジスタと第８の
トランジスタは各々のエミツタが共通に接続さ
れ、定電流源を介して接地され、第７のトランジ
スタのコレクタと第８のトランジスタのコレクタ
は抵抗を介して接続され、第７のトランジスタの
コレクタは抵抗を介して電源と接続され、第７の
トランジスタのベースと第８のトランジスタのベ
ースを入力端子対とする制御電圧変換用差動増幅
器とからなり、出力を制御する制御電圧が第１の
差動増幅器の第１の入力端子対と前記制御電圧変
換用差動増幅器の入力端子対に印加され、第１の
差動増幅器の第２の入力端子対には前記制御電圧
変換用差動増幅器の第７のトランジスタのコレク
タと第８のトランジスタのコレクタとの間に接続
された抵抗の両端に取り出される制御電圧変換用
差動増幅器の出力電圧が供給され、第２の差動増
幅器の第１の入力端子には交流入力信号が供給さ
れ、第２の差動増幅器の第２の入力端子対には、
第１の差動増幅器の出力電圧に比例する電圧が供
給され、第２の差動増幅器の出力が第１の差動増
幅器に入力される制御電圧により制御されること
を特徴とする利得制御回路が得られる。
(5) 実施例
以下本発明を実施例を用いて説明する。
第３図は本発明の１実施例を示している。トラ
ンジスタＱ１〜Ｑ６で構成される差動増幅器は、
利得制御回路を構成する第１の差動増幅器であ
り、第１の入力端子対には、電圧Ｖ２が印加され
ており、第２の入力端子対にはトランジスタＱ
７，Ｑ８から構成される制御電圧変換用差動増幅
器の出力が供給されている。
ンジスタＱ１〜Ｑ６で構成される差動増幅器は、
利得制御回路を構成する第１の差動増幅器であ
り、第１の入力端子対には、電圧Ｖ２が印加され
ており、第２の入力端子対にはトランジスタＱ
７，Ｑ８から構成される制御電圧変換用差動増幅
器の出力が供給されている。
さらに、前記第２の入力端子対の一方の入力端
子であるトランジスタＱ５のベースは、抵抗Ｒ４
を介して、電源電圧端子Vccに接続されている。
子であるトランジスタＱ５のベースは、抵抗Ｒ４
を介して、電源電圧端子Vccに接続されている。
第１の差動増幅器の出力は抵抗Ｒ５，Ｒ６、抵
抗Ｒ７，Ｒ８でそれぞれ分圧されて第２の差動増
幅器の第２の入力端子対にＶ２０なる電圧を供給
している。ここでＲ５とＲ６，Ｒ７とＲ８は同じ
値である。またトランジスタＱ７，Ｑ８で構成さ
れる制御電圧変換用差動増幅器は、Ｖ２を入力電
圧として動作し、Ｖ２＝０のときにトランジスタ
Ｑ７とＱ８にそれぞれI1／２の電流が流れ抵抗Ｒ３ の両端の電圧Ｖ２はＶ２＝R3I1／２となる。一方、 Ｖ２が０より次第にプラス側に増加していくと、
トランジスタＱ７を流れる電流Ｉ７はトランジス
タＱ８を流れる電流Ｉ８よりも次第に大きくな
り、Ｉ７＝Ｉ１となるまで増加し、それ以上Ｖ２
が増加してもＩ７は変化しない。一方Ｖ２が０よ
り次第にマイナス側に減少していくとトランジス
タＱ８を流れる電流Ｉ８はトランジスタＱ７を流
れる電流Ｉ７よりも次第に大きくなり、Ｉ８＝Ｉ
１となるまで増加し、それ以下にＶ２が減少して
もＩ８は変化しない。
抗Ｒ７，Ｒ８でそれぞれ分圧されて第２の差動増
幅器の第２の入力端子対にＶ２０なる電圧を供給
している。ここでＲ５とＲ６，Ｒ７とＲ８は同じ
値である。またトランジスタＱ７，Ｑ８で構成さ
れる制御電圧変換用差動増幅器は、Ｖ２を入力電
圧として動作し、Ｖ２＝０のときにトランジスタ
Ｑ７とＱ８にそれぞれI1／２の電流が流れ抵抗Ｒ３ の両端の電圧Ｖ２はＶ２＝R3I1／２となる。一方、 Ｖ２が０より次第にプラス側に増加していくと、
トランジスタＱ７を流れる電流Ｉ７はトランジス
タＱ８を流れる電流Ｉ８よりも次第に大きくな
り、Ｉ７＝Ｉ１となるまで増加し、それ以上Ｖ２
が増加してもＩ７は変化しない。一方Ｖ２が０よ
り次第にマイナス側に減少していくとトランジス
タＱ８を流れる電流Ｉ８はトランジスタＱ７を流
れる電流Ｉ７よりも次第に大きくなり、Ｉ８＝Ｉ
１となるまで増加し、それ以下にＶ２が減少して
もＩ８は変化しない。
また、トランジスタＱ７のコレクタ電圧は定電
流源に流れる電流Ｉ１と抵抗Ｒ４で決まり一定で
ある。一方Ｖ２はＶ２＝Ｒ３Ｉ８で示され、Ｉ８
がＶ２で変化する範囲では変化するがその変化幅
は０からＲ３Ｉ１までの範囲である。
流源に流れる電流Ｉ１と抵抗Ｒ４で決まり一定で
ある。一方Ｖ２はＶ２＝Ｒ３Ｉ８で示され、Ｉ８
がＶ２で変化する範囲では変化するがその変化幅
は０からＲ３Ｉ１までの範囲である。
この様子を第４図に、Ｖ２をパラメータにして
図示する。
図示する。
図においてＡ，Ｂ，Ｃ，Ｄは、第３図において
Ａ，Ｂ，Ｃ，Ｄで示された点の電位を示す。次
に、トランジスタＱ１１〜Ｑ１６から構成される
第２の差動増幅器は第１の入力端子対には交流信
号VINが供給されており、出力の交流信号レベル
V0は、第４図でＶ２０がＶ２０≧０でありかつ、
Ｖ２の変化に対して単調に変化しているから一意
的に決定される。すなわち第２の差動増幅器で構
成される可変利得増幅器の利得Ｇ＝VO／VINは第
１の差動増幅器の第１の入力端子対に入力される
電圧Ｖ２によつて一意的に決定されることにな
る。
Ａ，Ｂ，Ｃ，Ｄで示された点の電位を示す。次
に、トランジスタＱ１１〜Ｑ１６から構成される
第２の差動増幅器は第１の入力端子対には交流信
号VINが供給されており、出力の交流信号レベル
V0は、第４図でＶ２０がＶ２０≧０でありかつ、
Ｖ２の変化に対して単調に変化しているから一意
的に決定される。すなわち第２の差動増幅器で構
成される可変利得増幅器の利得Ｇ＝VO／VINは第
１の差動増幅器の第１の入力端子対に入力される
電圧Ｖ２によつて一意的に決定されることにな
る。
なお、第３図において、第１図に示される差動
増幅器をｎ個追加して第３の差動増幅器の第１の
入力端子対は前記第２の差動増幅器の出力端子と
接続し、第２の入力端子対は前段第２の差動増幅
器の第２の入力端子対とそれぞれ接続し、順次第
（ｎ＋２）の差動増幅器まで追加して、可変利得
増幅器の構成をｎ＋２個の差動増幅器で構成し
て、１段の差動増幅器で構成される可変利得増幅
器の最大利得GOMAX、最小利得GOMINに対して、最
大利得GMAXをGMAX＝GMAX (n+2)最小利得GMINを
GMIN＝GOMIN (n+2)まで拡張し、可変利得増幅器の最
大利得を上げ、かつ可変利得幅を（GOMAX／
GOMIN）2から（GOMAX／GOMIX (n+2)までと拡張してダ
イナミツクレンジを拡げることが出来る。
増幅器をｎ個追加して第３の差動増幅器の第１の
入力端子対は前記第２の差動増幅器の出力端子と
接続し、第２の入力端子対は前段第２の差動増幅
器の第２の入力端子対とそれぞれ接続し、順次第
（ｎ＋２）の差動増幅器まで追加して、可変利得
増幅器の構成をｎ＋２個の差動増幅器で構成し
て、１段の差動増幅器で構成される可変利得増幅
器の最大利得GOMAX、最小利得GOMINに対して、最
大利得GMAXをGMAX＝GMAX (n+2)最小利得GMINを
GMIN＝GOMIN (n+2)まで拡張し、可変利得増幅器の最
大利得を上げ、かつ可変利得幅を（GOMAX／
GOMIN）2から（GOMAX／GOMIX (n+2)までと拡張してダ
イナミツクレンジを拡げることが出来る。
以上においては簡単なため、第１から第（ｎ＋
２）までの差動増幅器のGOMAXとGOMINとを等しい
と仮定している。
２）までの差動増幅器のGOMAXとGOMINとを等しい
と仮定している。
(6) 発明の効果
上記説明により本発明によれば（ｎ＋２）段の
差動増幅器から構成される可変利得増幅器を、広
いダイナミツクレンジに渡つて制御電圧Ｖ２によ
つて可変利得増幅器の利得を一意的に決定出来、
従つて可変利得増幅器に要求される特性を実現し
ている。
差動増幅器から構成される可変利得増幅器を、広
いダイナミツクレンジに渡つて制御電圧Ｖ２によ
つて可変利得増幅器の利得を一意的に決定出来、
従つて可変利得増幅器に要求される特性を実現し
ている。
第１図は従来の利得制御回路図、第２図は第１
図の回路の利得―制御電圧特性、第３図は本発明
実施例の利得制御回路の回路図、第４図はその特
性を示す図である。 なお図において、RL……負荷抵抗、Vcc，−Vcc
……電源電圧、IO……定電流源、V1，VIN……交
流入力電圧実効値、VO交流出力電圧実効値、V2
……直流制御電圧、Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ
５，Ｑ６，Ｑ７，Ｑ８，Ｑ１１，Ｑ１２，Ｑ１
３，Ｑ１４，Ｑ１５，Ｑ１６……トランジスタ、
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ
８，Ｒ９，Ｒ１０……抵抗、I0，I1……定電流
源、Vcc電源電圧、V02，V20……直流電圧、であ
る。
図の回路の利得―制御電圧特性、第３図は本発明
実施例の利得制御回路の回路図、第４図はその特
性を示す図である。 なお図において、RL……負荷抵抗、Vcc，−Vcc
……電源電圧、IO……定電流源、V1，VIN……交
流入力電圧実効値、VO交流出力電圧実効値、V2
……直流制御電圧、Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ
５，Ｑ６，Ｑ７，Ｑ８，Ｑ１１，Ｑ１２，Ｑ１
３，Ｑ１４，Ｑ１５，Ｑ１６……トランジスタ、
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ
８，Ｒ９，Ｒ１０……抵抗、I0，I1……定電流
源、Vcc電源電圧、V02，V20……直流電圧、であ
る。
Claims (1)
- １ それぞれが一対の第１入力端、一対の第２入
力端および一対の出力端を有する第１および第２
の双差動回路と、差動型式に接続され前記第１の
双差動回路の前記一対の第１入力端にベースがそ
れぞれ接続された第１および第２のトランジスタ
と、これらトランジスタのコレクタ間に接続され
た抵抗と、第１の信号を前記第１の双差動回路の
前記一対の第１入力端間に供給する手段と、前記
抵抗の両端を前記第１の双差動回路の前記一対の
第２入力端にそれぞれ接続する手段と、前記第１
の双差動回路の前記一対の出力端を前記第２の双
差動回路の前記一対の第２入力端にそれぞれ接続
する手段と、前記第２の双差動回路の前記一対の
第１入力端間に第２の信号を供給する手段とを備
える利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21975582A JPS59110211A (ja) | 1982-12-15 | 1982-12-15 | 利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21975582A JPS59110211A (ja) | 1982-12-15 | 1982-12-15 | 利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59110211A JPS59110211A (ja) | 1984-06-26 |
| JPH0124443B2 true JPH0124443B2 (ja) | 1989-05-11 |
Family
ID=16740488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21975582A Granted JPS59110211A (ja) | 1982-12-15 | 1982-12-15 | 利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59110211A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3479404B2 (ja) * | 1996-03-29 | 2003-12-15 | アルプス電気株式会社 | 多段可変利得増幅回路 |
| JP3097563B2 (ja) * | 1996-06-07 | 2000-10-10 | 日本電気株式会社 | 利得可変増幅器 |
| JP3058087B2 (ja) * | 1996-06-07 | 2000-07-04 | 日本電気株式会社 | 利得可変増幅器 |
-
1982
- 1982-12-15 JP JP21975582A patent/JPS59110211A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59110211A (ja) | 1984-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6155288B2 (ja) | ||
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JPS58149595A (ja) | 電流送信機 | |
| CA1164962A (en) | Amplifier arrangement whose overall gain is controllable by means of a control voltage | |
| JPH0124443B2 (ja) | ||
| JP2665840B2 (ja) | 電圧電流変換回路 | |
| JPH0145766B2 (ja) | ||
| JPS6327464Y2 (ja) | ||
| JPH0326435B2 (ja) | ||
| JPS6121857Y2 (ja) | ||
| JPS589589A (ja) | 小型直流モ−タの速度制御回路 | |
| JPS6133710Y2 (ja) | ||
| JP3043044B2 (ja) | Ｄ／ａ変換回路 | |
| JPS6244574Y2 (ja) | ||
| JPH0799802B2 (ja) | レベルシフト回路 | |
| JPH021608Y2 (ja) | ||
| JPS6223164Y2 (ja) | ||
| JPS631455Y2 (ja) | ||
| JP2722769B2 (ja) | 利得制御回路 | |
| JP3503297B2 (ja) | 電圧‐電流変換回路 | |
| SU489199A1 (ru) | Транзисторный усилитель мощности | |
| JPH026662Y2 (ja) | ||
| JP2579932B2 (ja) | ヒステリシスコンパレ−タ | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPH0575368A (ja) | 非線型増幅器 |