JPH0575368A - 非線型増幅器 - Google Patents

非線型増幅器

Info

Publication number
JPH0575368A
JPH0575368A JP23526791A JP23526791A JPH0575368A JP H0575368 A JPH0575368 A JP H0575368A JP 23526791 A JP23526791 A JP 23526791A JP 23526791 A JP23526791 A JP 23526791A JP H0575368 A JPH0575368 A JP H0575368A
Authority
JP
Japan
Prior art keywords
collector
current
output terminal
npn transistor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23526791A
Other languages
English (en)
Other versions
JP2885552B2 (ja
Inventor
Minoru Kudo
穣 工藤
Norio Terada
典生 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP23526791A priority Critical patent/JP2885552B2/ja
Publication of JPH0575368A publication Critical patent/JPH0575368A/ja
Application granted granted Critical
Publication of JP2885552B2 publication Critical patent/JP2885552B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

(57)【要約】 【目的】 ニー・ポイントが明確に設定される非線形増
幅器を実現する。 【構成】 本発明は、エミッタ抵抗6により相互のエミ
ッタが連結されるNPNトランジスタ2および3を含
み、NPNトランジスタのコレクタ3を出力端子51と
して形成される差動増幅器1と、直流電源とNPNトラ
ンジスタ2のコレクタとの間に接続される定電流源13
と、直流電源とNPNトランジスタ3のコレクタとの間
に直列接続される負荷抵抗14および15と、これらの
負荷抵抗の接続点と、NPNトランジスタ2のコレクタ
との間に接続され、負荷抵抗14および14の接続点を
電流出力端として形成される整流回路7とを備え、入力
電圧レベルの変化に対応して、NPNトランジスタ2の
コレクタ電流が、定電流源13の電流値を上回る時点
に、整流回路7が導通状態となるように構成されてい
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は非線型増幅器に関し、特
に、ビデオカメラ等における映像信号処理回路において
使用されるニー(KNEE)回路を構成する非線型増幅
器に関する。
【0002】
【従来の技術】一般に、この種の非線型増幅器は、ビデ
オカメラ等における映像信号処理回路において、入力電
圧に対して、特定の折れ曲り出力特性を有するニー回路
として用いられている。
【0003】従来の、この種の非線型増幅器は、その一
例が図5に示されるように、入力信号源45に対応し
て、NPNトランジスタ35および36、定電流源37
および38、そして抵抗39および40とにより形成さ
れる差動増幅器34と、抵抗41、ダイオード42、定
電圧源43および44とを備えて構成される。ここにお
いて、定電圧源43は、線型増幅器において、入力電圧
に対応するニー・ポイント(折れ曲り点電圧)を設定す
るための定電圧源である。また、図6(a)および
(b)に示されるのは、本従来例における動作特性を示
す図である。
【0004】図5において、抵抗39、40および41
の抵抗値をそれぞれR39、R40およびR41とし、ダイオ
ード42のインピーダンスをRD42 とすると、出力負荷
抵抗RL は次式にて表わされる。
【0005】 RL =R39−(R392 /(R39+R41+RD42 )………(1) ダイオード42に流れる電流をID42 とすると、ダイオ
ード42のインピーダンスRD42 は次式にて表わされ
る。
【0006】 RD42 =kT/qID42 ……………………………………(2) 上式において、kはポルツマン常数、Tは絶対温度、q
は電子の電荷である。
【0007】図6(b)を参照して、入力信号源45の
入力電圧Vi が、0≦Vi <V1 のレベル範囲にあり、
出力電圧がVo より低いレベル状態にある場合には、ダ
イオード42は遮断状態にある。即ちID42 =0であ
り、上記(2)式より、ダイオード42のインピーダン
スRD42 は無限大となる。従って、この場合において
は、(1)式より、RL =R39となり、この間における
電圧利得はR39/R40となる。
【0008】次に、入力電圧Vi が、Vi >V2 のレベ
ル範囲にある時には、ダイオード42は導通状態にあ
り、電流ID42 としては、数百μA程度流れることにな
る。これにより、ダイオード42のインピーダンスR
D42 は、(2)式により明らかなように、RD42 の値
は、R39およびR41の値に比較して極めて小さい値とな
る。従って、合成出力負荷抵抗は、上記(1)式におい
て、近似的にRD42 =0とすることが可能となり、RL
=R39・R41/(R39+R41)となって、この間におけ
る電圧利得としては、RL /R40=R39・R41/R
40(R39+R41)となる。
【0009】次に、入力電圧Vi が、V1 <Vi ≦V2
のレベル範囲にある時には、ダイオード42が遮断状態
より導通状態に変化する領域にあり、ダイオード42の
インピーダンスRD42 が、R39およびR41に対して無視
することができない値となるため、合成出力負荷抵抗
は、図6(a)に示されるように変化することになる。
従って、この間における電圧利得RL /R40は、図6
(b)に示されるように緩かに変化してゆき、出力電圧
におけるニー・ポイント(折れ曲り点)が明確には現わ
れない。
【発明が解決しようとする課題】上述した従来の非線形
増幅器においては、図6(a)に示されるように、出力
負荷抵抗を変化させることによって電圧利得を変化さ
せ、所望の出力波形得ているが、入力電圧Vi が、V1
<Vi ≦V2 のレベル範囲にある状態において、ダイオ
ード42が遮断状態から導通状態に移行する状態におい
ては、ダイオード42のインピーダンスの値が負荷抵抗
に対比して無視することができない値となり、図6
(a)の入力電圧Vi が電圧V2 に近接する状態におい
ては、動作時における合成出力負荷抵抗は鋭く変化する
ことができずに緩かに変化してゆく。このために、図6
(b)に見られるように、出力電圧の変化として、ニー
・ポイントを明確することができないという欠点があ
る。
【0010】
【課題を解決するための手段】第1の発明の非線形増幅
器は、所定のエミッタ抵抗により相互のエミッタが連結
される第1および第2のNPNトランジスタを含み、前
記第2のNPNトランジスタのコレクタを出力端子とし
て形成される差動増幅器と、高電位側の直流電源と前記
第1のNPNトランジスタのコレクタとの間に挿入接続
される定電流源と、前記直流電源と前記第2のNPNト
ランジスタのコレクタとの間に直列接続される、直流電
源側の第1の負荷抵抗ならびに第2のNPNトランジス
タの側の第2の負荷抵抗と、前記第1および第2の負荷
抵抗の接続点と、前記第1のNPNトランジスタのコレ
クタとの間に挿入接続され、前記第1および第2の負荷
抵抗の接続点を電流出力端として形成される整流回路と
を備え、入力電圧レベルの変化に対応して、前記第1の
NPNトランジスタのコレクタ電流が、前記定電流源の
電流値を上回る時点において、前記整流回路が導通状態
となり、当該整流回路の出力電流により出力電圧を制御
することを特徴としている。
【0011】また、第2の発明の非線型増幅器は、所定
のエミッタ抵抗により相互のエミッタが連結される第1
および第2のNPNトランジスタを含み、前記第2のN
PNトランジスタのコレクタを所定の第1の出力端子と
して形成される差動増幅器と、前記差動増幅器内に包含
され、前記第1の出力端子と所定の第2の出力端子との
間に接続される負荷抵抗と、高電位側の直流電源と前記
第2の出力端子との間に挿入接続され、所定の制御端子
を介して行われる電流制御作用により、前記第2の出力
端子に可変電圧を出力する可変電圧源と、前記直流電源
と前記第1のNPNトランジスタのコレクタとの間に挿
入接続される定電流源と、前記可変電圧源に対応する前
記制御端子と、前記第1のNPNトランジスタのコレク
タとの間に挿入接続され、前記制御端子を電流出力端と
して形成される整流回路とを備え、入力電圧レベルの変
化に対応して、前記第1のNPNトランジスタのコレク
タ電流が、前記定電流源の電流値を上回る時点において
前記整流回路が導通状態となり、当該整流回路の出力電
流により前記可変電圧源の出力電圧を制御することを特
徴としている。
【0012】
【実施例】次に、本発明について図面を参照して説明す
る。
【0013】図1は本発明の第1の実施例を示す回路図
である。図1に示されるように、本実施例は、入力信号
源12に対応して、NPNトランジスタ2および3、定
電流源4および5、そして抵抗6により形成される差動
増幅器1と、NPNトランジスタ8、PNPトランジス
タ9および定電圧源10により形成される整流回路7、
定電圧源11、定電流源13、抵抗14および15とを
備えて構成される。また、図2(a)および(b)に示
されるのは、本実施例における動作特性を示す図であ
る。図1において、抵抗6、14および15の抵抗値を
それぞれR6 、R14およびR15とし、NPNトランジス
タ2のコレクタ電流をIc2とし、定電流源4、5および
13の電流値をI4 、I5 およびI13とすると、図2
(b)を参照して、入力信号源12の入力電圧Vi が、
0≦Vi <V1 のレベル範囲にある場合には、NPNト
ランジスタ2のコレクタ電流Ic2は、次式にて表わされ
る。
【0014】 Ic2=Vi /R6 +I4 (<I13) …………………(3) 従って、Ic2とI13との差電流(I13−Ic2)は、PN
Pトランジスタ9を通して流れる。この時に、NPNト
ランジスタ8は遮断状態にあるために、負荷抵抗列を形
成する抵抗14および15に流れる電流I14およびI15
は、次式により表わされる。
【0015】 I14=I15=I5 −Vi /R6 …………………………(4) これより、出力端子51における出力電圧Vo は、次式
にて与えられる。
【0016】 Vo =Vi (R14+R15)/R6 ………………………(5) 即ち、入力電圧Vi が、0≦Vi <V1のレベル範囲に
ある場合においては、出力電圧Vo は(R15/R6 )を
比例常数とする形で変化してゆく。
【0017】次に、入力電圧Vi が、Vi ≧V1 のレベ
ル範囲にある場合には、NPNトランジスタ2のコレク
タ電流Ic2は、前述の(3)式と同様に、次式にて表わ
される。
【0018】 Ic2=Vi /R6 +I4 (≧I13) …………………(6) 従って、Ic2とI13との差電流(Icd−I13)は、次式
により表わされる。
【0019】 Icd−I13=(Vi /R6 +I4 )−(V1 /R6 +I4 ) =(Vi −V1 )/R6 …………………(7) この差電流(Icd−I13)は、NPNトランジスタ8を
通して流れることになる。これにより、抵抗14および
15に流れる電流I14およびI15は、それぞれ下記の
(8)式および(9)式により表わされる。
【0020】 I14=(Vi −V1 )/R6 +(I5 −Vi /R6 ) =I5 −V1 /R6 …………………………………(8) I15=Vi /R6 …………………………………………(9) 上式より明らかなように、抵抗14を流れる電流は、入
力電圧のレベルには無関係で一定となり、抵抗14と1
5との接続点の電位は定電圧となる。従って、出力端子
51における出力電圧Vo は、抵抗14には無関係に、
次式にて与えられる。
【0021】 Vo =Vi (R15/R6 )+0 =Vi (R15/R6 ) ……………………………(10) 即ち、入力電圧Vi が、Vi ≧V1 のレベル範囲にある
場合においては、出力電圧Vo は(R15/R6 )を比例
常数とする形で変化してゆく。
【0022】上記の説明に対応する動作特性は、前述の
ように図2(a)および(b)に示されるが、図2
(b)に示されるように、入力電圧V1 をニー・ポイン
ト電圧として、出力電圧は、明確に直線的に折れ曲って
変化していることが分る。
【0023】次に、本発明の第2の実施例について説明
する。
【0024】図3は本発明の第2の実施例を示す回路図
である。図3に示されるように、本実施例は、入力信号
源32、第1の出力端子52、第2の出力端子53およ
び制御端子54に対応して、NPNトランジスタ17お
よび18、定電流源19および20、そして抵抗21お
よび負荷抵抗を形成する22により形成される差動増幅
器16と、NPNトランジスタ24、PNPトランジス
タ25および定電圧源26により形成される整流回路2
3、抵抗29、NPNトランジスタ28および定電流源
30により形成される可変電圧源27と、定電圧源31
および定電流源33とを備えて構成されている。また、
図4(a)および(b)に示されるのは、本実施例にお
ける動作特性を示す図である図3において、抵抗21、
22および29の抵抗値をそれぞれR21、R22およびR
29とし、NPNトランジスタ17のコレクタ電流をI
c17 とし、定電流源19、20および33の電流値をI
19、I20およびI33とする。
【0025】図4(a)および(b)を参照して、入力
信号源32の入力電圧Vi が、0≦Vi <V1 のレベル
範囲にある場合には、NPNトランジスタ17のコレク
タ電流Ic17 は、次式にて表わされる。
【0026】 Ic17 =Vi /R21+I19 (<I33) ……………(11) 従って、Ic17 とI33との差電流(I33−Ic17 )は、
PNPトランジスタ18を通して流れる。この時に、N
PNトランジスタ24は遮断状態にあるため、整流回路
23による出力電流はなく、従って、制御端子54を介
して可変電圧源27に対する電流制御が行われないた
め、第2の出力端子53の出力電圧Vo2、即ち負荷抵抗
となる抵抗22に対応する接地電位は定電圧となる。ま
た、第1の出力端子52の出力電圧Vo1と、第2の出力
端子53出力電圧Vo2との間の差電圧(Vo1−Vo2)、
即ち出力電圧Vo は、電圧利得がR22/R21により表わ
されるため、出力電圧Vo は次式により与えられる。
【0027】 Vo =Vi (R22/R21)+0 =Vi (R22/R21) ……………………………(12) 次に、入力電圧Vi が、Vi ≧V1 のレベル範囲にある
場合には、NPNトランジスタ17のコレクタ電流I
c17 は、前述の(11)式と同様に、次式にて表わされ
る。 Ic17 =Vi /R21+I19 (≧I33) ……………(13) Ic17 −I19=(Vi −V1 )/R21 ……………(14) 従って、Ic17 とI33との差電流(Ic17 −I33)は、
NPNトランジスタ24を通して流れることになる。こ
れにより、負荷抵抗を形成する抵抗22に対応する、第
2の出力端子53の出力電圧である接地電位Vo2は、次
式に示される変化量に応じて、図4(a)に示されるよ
うに低下することになる。
【0028】 (Ic17 −I33)×R29=(Vi −V1 )×(R29/R21) ……………(15) また、第1の出力端子52の出力電圧Vo1と、第2の出
力端子53の出力電圧Vo2との間の差電圧、即ち出力電
圧Vo の変化量は、入力電圧Vi が、0≦Vi <V1
レベル範囲にある場合と同じであるため、次式により表
わされ、図4(b)に示されるように変化する。
【0029】 Vo =Vi (R22/R21)−(Vi −V1 )R29/R21 ……………(16) このように、本実施例においては、第1の出力端子52
より出力される出力電圧に対応して、第2の出力端子に
おける出力電圧を基準電圧として利用することにより、
ニー・ポイント電圧を境界として、第2の出力端子の基
準電圧レベルを低下させることにより、第1の出力端子
における見掛け上の電圧利得を変化させ、所望の出力電
圧が得られている。
【0030】
【発明の効果】以上説明したように、第1の発明は、差
動増幅器の一方の増幅回路に直列に接続される整流回路
を設け、差動増幅器の出力側に直列接続される負荷抵抗
の接続点の電位を、ニー・ポイント電圧において定電位
とすることにより、出力電圧におけるニー・ポイントが
明確に設定される非線形増幅器を実現することができる
という効果がある。
【0031】また、第2の発明は、差動増幅器の一方の
増幅回路に直列に接続される整流回路を設け、当該整流
回路による電流制御作用を介して出力電圧が制御される
可変電圧源を負荷回路に接続し、当該出力電圧の基準電
圧補正作用を利用して、出力電圧におけるニー・ポイン
トが明確に設定される非線形増幅器を実現することがで
きるという効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す回路図である。
【図2】第1の実施例における動作特性を示す図であ
る。
【図3】本発明の第2の実施例を示す回路図である。
【図4】第2の実施例における動作特性を示す図であ
る。
【図5】従来例を示す回路図である。
【図6】従来例における動作特性を示す図である。
【符号の説明】
1、16、34 差動増幅器 2、3、8、17、18、24、28、35、36
NPNトランジスタ 4、5、13、19、20、30、33、37、38
定電流源 6、14、15、21、22、29、39〜41 抵
抗 7、23 整流回路 9、25 PNPトランジスタ 10、11、26、31、43、44 定電圧源 12、32、45 入力信号源 27 可変電圧源 42 ダイオード

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 所定のエミッタ抵抗により相互のエミッ
    タが連結される第1および第2のNPNトランジスタを
    含み、前記第2のNPNトランジスタのコレクタを出力
    端子として形成される差動増幅器と、 高電位側の直流電源と前記第1のNPNトランジスタの
    コレクタとの間に挿入接続される定電流源と、 前記直流電源と前記第2のNPNトランジスタのコレク
    タとの間に直列接続される、直流電源側の第1の負荷抵
    抗ならびに第2のNPNトランジスタの側の第2の負荷
    抵抗と、 前記第1および第2の負荷抵抗の接続点と、前記第1の
    NPNトランジスタのコレクタとの間に挿入接続され、
    前記第1および第2の負荷抵抗の接続点を電流出力端と
    して形成される整流回路と、 を備え、入力電圧レベルの変化に対応して、前記第1の
    NPNトランジスタのコレクタ電流が、前記定電流源の
    電流値を上回る時点において、前記整流回路が導通状態
    となり、当該整流回路の出力電流により出力電圧を制御
    することを特徴とする非線型増幅器。
  2. 【請求項2】 所定のエミッタ抵抗により相互のエミッ
    タが連結される第1および第2のNPNトランジスタを
    含み、前記第2のNPNトランジスタのコレクタを所定
    の第1の出力端子として形成される差動増幅器と、 前記差動増幅器内に包含され、前記第1の出力端子と所
    定の第2の出力端子との間に接続される負荷抵抗と、 高電位側の直流電源と前記第2の出力端子との間に挿入
    接続され、所定の制御端子を介して行われる電流制御作
    用により、前記第2の出力端子に可変電圧を出力する可
    変電圧源と、 前記直流電源と前記第1のNPNトランジスタのコレク
    タとの間に挿入接続される定電流源と、 前記可変電圧源に対応する前記制御端子と、前記第1の
    NPNトランジスタのコレクタとの間に挿入接続され、
    前記制御端子を電流出力端として形成される整流回路
    と、を備え、入力電圧レベルの変化に対応して、前記第
    1のNPNトランジスタのコレクタ電流が、前記定電流
    源の電流値を上回る時点において前記整流回路が導通状
    態となり、当該整流回路の出力電流により前記可変電圧
    源の出力電圧を制御することを特徴とする非線型増幅
    器。
JP23526791A 1991-09-17 1991-09-17 非線型増幅器 Expired - Lifetime JP2885552B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23526791A JP2885552B2 (ja) 1991-09-17 1991-09-17 非線型増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23526791A JP2885552B2 (ja) 1991-09-17 1991-09-17 非線型増幅器

Publications (2)

Publication Number Publication Date
JPH0575368A true JPH0575368A (ja) 1993-03-26
JP2885552B2 JP2885552B2 (ja) 1999-04-26

Family

ID=16983564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23526791A Expired - Lifetime JP2885552B2 (ja) 1991-09-17 1991-09-17 非線型増幅器

Country Status (1)

Country Link
JP (1) JP2885552B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004500757A (ja) * 1999-12-01 2004-01-08 トムソン ライセンシング ソシエテ アノニム 非線形プロセッサ
CN102168669A (zh) * 2011-04-13 2011-08-31 河南豫通电机股份公司 一种自动喷水雾泵站

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004500757A (ja) * 1999-12-01 2004-01-08 トムソン ライセンシング ソシエテ アノニム 非線形プロセッサ
CN102168669A (zh) * 2011-04-13 2011-08-31 河南豫通电机股份公司 一种自动喷水雾泵站

Also Published As

Publication number Publication date
JP2885552B2 (ja) 1999-04-26

Similar Documents

Publication Publication Date Title
US7501893B2 (en) Variable gain amplifier circuit
US4219781A (en) Transistor amplifier circuit
JP3532782B2 (ja) 信号入力回路及びこれを用いた可変利得増幅器
US4451800A (en) Input bias adjustment circuit for amplifier
JPH04369107A (ja) 差動増幅器
GB2295289A (en) Wideband constant impedance amplifiers
US4237426A (en) Transistor amplifier
JPH0575368A (ja) 非線型増幅器
US4420725A (en) Wide-bandwidth low-distortion amplifier
JPH0257372B2 (ja)
JP2901397B2 (ja) 非線型増幅器
JPH0730336A (ja) コンバータ
JP3107590B2 (ja) 電流極性変換回路
JPS6113403B2 (ja)
JP2623954B2 (ja) 利得可変増幅器
JPS58154911A (ja) 利得制御増幅器
JP3255226B2 (ja) 電圧制御増幅器
JP3367875B2 (ja) 対数変換回路及びこれを用いたトランスコンダクター
KR840001120B1 (ko) 증폭기
JPH03284004A (ja) エミッタフォロア回路
JPS6167310A (ja) Agc増幅回路
JP2532900Y2 (ja) リミッタ回路
RU1781814C (ru) Усилитель
JP3360911B2 (ja) 差動増幅回路
JPS6221059Y2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990112