JP2885552B2 - 非線型増幅器 - Google Patents
非線型増幅器Info
- Publication number
- JP2885552B2 JP2885552B2 JP23526791A JP23526791A JP2885552B2 JP 2885552 B2 JP2885552 B2 JP 2885552B2 JP 23526791 A JP23526791 A JP 23526791A JP 23526791 A JP23526791 A JP 23526791A JP 2885552 B2 JP2885552 B2 JP 2885552B2
- Authority
- JP
- Japan
- Prior art keywords
- collector
- voltage
- npn transistor
- current
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は非線型増幅器に関し、特
に、ビデオカメラ等における映像信号処理回路において
使用されるニー（ＫＮＥＥ）回路を構成する非線型増幅
器に関する。
に、ビデオカメラ等における映像信号処理回路において
使用されるニー（ＫＮＥＥ）回路を構成する非線型増幅
器に関する。
【０００２】
【従来の技術】一般に、この種の非線型増幅器は、ビデ
オカメラ等における映像信号処理回路において、入力電
圧に対して、特定の折れ曲り出力特性を有するニー回路
として用いられている。
オカメラ等における映像信号処理回路において、入力電
圧に対して、特定の折れ曲り出力特性を有するニー回路
として用いられている。
【０００３】従来の、この種の非線型増幅器は、その一
例が図５に示されるように、入力信号源４５に対応し
て、ＮＰＮトランジスタ３５および３６、定電流源３７
および３８、そして抵抗３９および４０とにより形成さ
れる差動増幅器３４と、抵抗４１、ダイオード４２、定
電圧源４３および４４とを備えて構成される。ここにお
いて、定電圧源４３は、線型増幅器において、入力電圧
に対応するニー・ポイント（折れ曲り点電圧）を設定す
るための定電圧源である。また、図６（ａ）および
（ｂ）に示されるのは、本従来例における動作特性を示
す図である。
例が図５に示されるように、入力信号源４５に対応し
て、ＮＰＮトランジスタ３５および３６、定電流源３７
および３８、そして抵抗３９および４０とにより形成さ
れる差動増幅器３４と、抵抗４１、ダイオード４２、定
電圧源４３および４４とを備えて構成される。ここにお
いて、定電圧源４３は、線型増幅器において、入力電圧
に対応するニー・ポイント（折れ曲り点電圧）を設定す
るための定電圧源である。また、図６（ａ）および
（ｂ）に示されるのは、本従来例における動作特性を示
す図である。
【０００４】図５において、抵抗３９、４０および４１
の抵抗値をそれぞれＲ39、Ｒ40およびＲ41とし、ダイオ
ード４２のインピーダンスをＲD42 とすると、出力負荷
抵抗ＲL は次式にて表わされる。
の抵抗値をそれぞれＲ39、Ｒ40およびＲ41とし、ダイオ
ード４２のインピーダンスをＲD42 とすると、出力負荷
抵抗ＲL は次式にて表わされる。
【０００５】 ＲL ＝Ｒ39−（Ｒ39）2 ／（Ｒ39＋Ｒ41＋ＲD42 ）………（１） ダイオード４２に流れる電流をＩD42 とすると、ダイオ
ード４２のインピーダンスＲD42 は次式にて表わされ
る。
ード４２のインピーダンスＲD42 は次式にて表わされ
る。
【０００６】 ＲD42 ＝ｋＴ／ｑＩD42 ……………………………………（２） 上式において、ｋはポルツマン常数、Ｔは絶対温度、ｑ
は電子の電荷である。
は電子の電荷である。
【０００７】図６（ｂ）を参照して、入力信号源４５の
入力電圧Ｖi が、０≦Ｖi ＜Ｖ1 のレベル範囲にあり、
出力電圧がＶo より低いレベル状態にある場合には、ダ
イオード４２は遮断状態にある。即ちＩD42 ＝０であ
り、上記（２）式より、ダイオード４２のインピーダン
スＲD42 は無限大となる。従って、この場合において
は、（１）式より、ＲL ＝Ｒ39となり、この間における
電圧利得はＲ39／Ｒ40となる。
入力電圧Ｖi が、０≦Ｖi ＜Ｖ1 のレベル範囲にあり、
出力電圧がＶo より低いレベル状態にある場合には、ダ
イオード４２は遮断状態にある。即ちＩD42 ＝０であ
り、上記（２）式より、ダイオード４２のインピーダン
スＲD42 は無限大となる。従って、この場合において
は、（１）式より、ＲL ＝Ｒ39となり、この間における
電圧利得はＲ39／Ｒ40となる。
【０００８】次に、入力電圧Ｖi が、Ｖi ＞Ｖ2 のレベ
ル範囲にある時には、ダイオード４２は導通状態にあ
り、電流ＩD42 としては、数百μＡ程度流れることにな
る。これにより、ダイオード４２のインピーダンスＲ
D42 は、（２）式により明らかなように、ＲD42 の値
は、Ｒ39およびＲ41の値に比較して極めて小さい値とな
る。従って、合成出力負荷抵抗は、上記（１）式におい
て、近似的にＲD42 ＝０とすることが可能となり、ＲL
＝Ｒ39・Ｒ41／（Ｒ39＋Ｒ41）となって、この間におけ
る電圧利得としては、ＲL ／Ｒ40＝Ｒ39・Ｒ41／Ｒ
40（Ｒ39＋Ｒ41）となる。
ル範囲にある時には、ダイオード４２は導通状態にあ
り、電流ＩD42 としては、数百μＡ程度流れることにな
る。これにより、ダイオード４２のインピーダンスＲ
D42 は、（２）式により明らかなように、ＲD42 の値
は、Ｒ39およびＲ41の値に比較して極めて小さい値とな
る。従って、合成出力負荷抵抗は、上記（１）式におい
て、近似的にＲD42 ＝０とすることが可能となり、ＲL
＝Ｒ39・Ｒ41／（Ｒ39＋Ｒ41）となって、この間におけ
る電圧利得としては、ＲL ／Ｒ40＝Ｒ39・Ｒ41／Ｒ
40（Ｒ39＋Ｒ41）となる。
【０００９】次に、入力電圧Ｖi が、Ｖ1 ＜Ｖi ≦Ｖ2
のレベル範囲にある時には、ダイオード４２が遮断状態
より導通状態に変化する領域にあり、ダイオード４２の
インピーダンスＲD42 が、Ｒ39およびＲ41に対して無視
することができない値となるため、合成出力負荷抵抗
は、図６（ａ）に示されるように変化することになる。
従って、この間における電圧利得ＲL ／Ｒ40は、図６
（ｂ）に示されるように緩かに変化してゆき、出力電圧
におけるニー・ポイント（折れ曲り点）が明確には現わ
れない。
のレベル範囲にある時には、ダイオード４２が遮断状態
より導通状態に変化する領域にあり、ダイオード４２の
インピーダンスＲD42 が、Ｒ39およびＲ41に対して無視
することができない値となるため、合成出力負荷抵抗
は、図６（ａ）に示されるように変化することになる。
従って、この間における電圧利得ＲL ／Ｒ40は、図６
（ｂ）に示されるように緩かに変化してゆき、出力電圧
におけるニー・ポイント（折れ曲り点）が明確には現わ
れない。
【発明が解決しようとする課題】上述した従来の非線形
増幅器においては、図６（ａ）に示されるように、出力
負荷抵抗を変化させることによって電圧利得を変化さ
せ、所望の出力波形得ているが、入力電圧Ｖi が、Ｖ1
＜Ｖi ≦Ｖ2 のレベル範囲にある状態において、ダイオ
ード４２が遮断状態から導通状態に移行する状態におい
ては、ダイオード４２のインピーダンスの値が負荷抵抗
に対比して無視することができない値となり、図６
（ａ）の入力電圧Ｖi が電圧Ｖ2 に近接する状態におい
ては、動作時における合成出力負荷抵抗は鋭く変化する
ことができずに緩かに変化してゆく。このために、図６
（ｂ）に見られるように、出力電圧の変化として、ニー
・ポイントを明確することができないという欠点があ
る。
増幅器においては、図６（ａ）に示されるように、出力
負荷抵抗を変化させることによって電圧利得を変化さ
せ、所望の出力波形得ているが、入力電圧Ｖi が、Ｖ1
＜Ｖi ≦Ｖ2 のレベル範囲にある状態において、ダイオ
ード４２が遮断状態から導通状態に移行する状態におい
ては、ダイオード４２のインピーダンスの値が負荷抵抗
に対比して無視することができない値となり、図６
（ａ）の入力電圧Ｖi が電圧Ｖ2 に近接する状態におい
ては、動作時における合成出力負荷抵抗は鋭く変化する
ことができずに緩かに変化してゆく。このために、図６
（ｂ）に見られるように、出力電圧の変化として、ニー
・ポイントを明確することができないという欠点があ
る。
【００１０】
【課題を解決するための手段】第１の発明の非線形増幅
器は、所定のエミッタ抵抗により相互のエミッタが連結
される第１および第２のＮＰＮトランジスタを含み、当
該第１および第２のＮＰＮトランジスタのベース間に供
給される入力電圧に対応して、前記第２のＮＰＮトラン
ジスタのコレクタを出力端子として形成される差動増幅
器と、高電位側の直流電源と前記第１のＮＰＮトランジ
スタのコレクタとの間に挿入接続される定電流源と、前
記直流電源と前記第２のＮＰＮトランジスタのコレクタ
との間に直列接続される、直流電源側の第１の負荷抵抗
ならびに第２のＮＰＮトランジスタの側の第２の負荷抵
抗と、コレクタが前記第１および第２の負荷抵抗の接続
点に接続され、ベースに所定の直流定電圧が供給され
て、エミッタが前記第１のＮＰＮトランジスタのコレク
タに接続される第３のＮＰＮトランジスタと、コレクタ
が接地点に接続され、ベースに前記直流定電圧が供給さ
れて、エミッタが前記第１のＮＰＮトランジスタのコレ
クタに接続される第４のＮＰＮトランジスタを含み、前
記第１および第２の負荷抵抗との接続点を電流出力端と
して形成される整流回路とを備え、入力電圧レベルの変
化に対応して、前記第１のＮＰＮトランジスタのコレク
タ電流が、前記定電流源の電流値を上回る時点におい
て、前記整流回路が稼働導通状態となり、当該整流回路
の出力電流により出力電圧を制御することを特徴として
いる。また、第２の発明の非線型増幅器は、所定のエミ
ッタ抵抗により相互のエミッタが連結される第１および
第２のＮＰＮトランジスタを含み、当該第１および第２
のＮＰＮトランジスタのベース間に供給される入力電圧
に対応して、前記第２のＮＰＮトランジスタのコレクタ
を所定の第１の出力端子として形成される差動増幅器
と、前記差動増幅器内に包含され、前記第１の出力端子
と所定の第２の出力端子との間に接続される負荷抵抗
と、高電位側の直流電源と前記第２の出力端子との間に
挿入接続され、所定の制御端子を介して行われる電流制
御作用により、前記第２の出力端子に可変電圧を出力す
る可変電圧源と、前記直流電源と前記第１のＮＰＮトラ
ンジスタのコレクタとの間に挿入接続される定電流源
と、コレクタが前記可変電圧源の制御端子に接続され、
ベースに所定の直流定電圧が供給 されて、エミッタが前
記第１のＮＰＮトランジスタのコレクタに接続される第
３のＮＰＮトランジスタと、コレクタが接地点に接続さ
れ、ベースに前記直流定電圧が供給されて、エミッタが
前記第１のＮＰＮトランジスタのコレクタに接続される
ＰＮＰトランジスタを含み、前記制御端子との接続点を
電流出力端として形成される整流回路とを備え、入力電
圧レベルの変化に対応して、前記第１のＮＰＮトランジ
スタのコレクタ電流が、前記定電流源の電流値を上回る
時点において前記整流回路が稼働導通状態となり、当該
整流回路の出力電流により前記可変電圧源の出力電圧を
制御することを特徴としている。
器は、所定のエミッタ抵抗により相互のエミッタが連結
される第１および第２のＮＰＮトランジスタを含み、当
該第１および第２のＮＰＮトランジスタのベース間に供
給される入力電圧に対応して、前記第２のＮＰＮトラン
ジスタのコレクタを出力端子として形成される差動増幅
器と、高電位側の直流電源と前記第１のＮＰＮトランジ
スタのコレクタとの間に挿入接続される定電流源と、前
記直流電源と前記第２のＮＰＮトランジスタのコレクタ
との間に直列接続される、直流電源側の第１の負荷抵抗
ならびに第２のＮＰＮトランジスタの側の第２の負荷抵
抗と、コレクタが前記第１および第２の負荷抵抗の接続
点に接続され、ベースに所定の直流定電圧が供給され
て、エミッタが前記第１のＮＰＮトランジスタのコレク
タに接続される第３のＮＰＮトランジスタと、コレクタ
が接地点に接続され、ベースに前記直流定電圧が供給さ
れて、エミッタが前記第１のＮＰＮトランジスタのコレ
クタに接続される第４のＮＰＮトランジスタを含み、前
記第１および第２の負荷抵抗との接続点を電流出力端と
して形成される整流回路とを備え、入力電圧レベルの変
化に対応して、前記第１のＮＰＮトランジスタのコレク
タ電流が、前記定電流源の電流値を上回る時点におい
て、前記整流回路が稼働導通状態となり、当該整流回路
の出力電流により出力電圧を制御することを特徴として
いる。また、第２の発明の非線型増幅器は、所定のエミ
ッタ抵抗により相互のエミッタが連結される第１および
第２のＮＰＮトランジスタを含み、当該第１および第２
のＮＰＮトランジスタのベース間に供給される入力電圧
に対応して、前記第２のＮＰＮトランジスタのコレクタ
を所定の第１の出力端子として形成される差動増幅器
と、前記差動増幅器内に包含され、前記第１の出力端子
と所定の第２の出力端子との間に接続される負荷抵抗
と、高電位側の直流電源と前記第２の出力端子との間に
挿入接続され、所定の制御端子を介して行われる電流制
御作用により、前記第２の出力端子に可変電圧を出力す
る可変電圧源と、前記直流電源と前記第１のＮＰＮトラ
ンジスタのコレクタとの間に挿入接続される定電流源
と、コレクタが前記可変電圧源の制御端子に接続され、
ベースに所定の直流定電圧が供給 されて、エミッタが前
記第１のＮＰＮトランジスタのコレクタに接続される第
３のＮＰＮトランジスタと、コレクタが接地点に接続さ
れ、ベースに前記直流定電圧が供給されて、エミッタが
前記第１のＮＰＮトランジスタのコレクタに接続される
ＰＮＰトランジスタを含み、前記制御端子との接続点を
電流出力端として形成される整流回路とを備え、入力電
圧レベルの変化に対応して、前記第１のＮＰＮトランジ
スタのコレクタ電流が、前記定電流源の電流値を上回る
時点において前記整流回路が稼働導通状態となり、当該
整流回路の出力電流により前記可変電圧源の出力電圧を
制御することを特徴としている。
【００１１】また、第２の発明の非線型増幅器は、所定
のエミッタ抵抗により相互のエミッタが連結される第１
および第２のＮＰＮトランジスタを含み、前記第２のＮ
ＰＮトランジスタのコレクタを所定の第１の出力端子と
して形成される差動増幅器と、前記差動増幅器内に包含
され、前記第１の出力端子と所定の第２の出力端子との
間に接続される負荷抵抗と、高電位側の直流電源と前記
第２の出力端子との間に挿入接続され、所定の制御端子
を介して行われる電流制御作用により、前記第２の出力
端子に可変電圧を出力する可変電圧源と、前記直流電源
と前記第１のＮＰＮトランジスタのコレクタとの間に挿
入接続される定電流源と、前記可変電圧源に対応する前
記制御端子と、前記第１のＮＰＮトランジスタのコレク
タとの間に挿入接続され、前記制御端子を電流出力端と
して形成される整流回路とを備え、入力電圧レベルの変
化に対応して、前記第１のＮＰＮトランジスタのコレク
タ電流が、前記定電流源の電流値を上回る時点において
前記整流回路が導通状態となり、当該整流回路の出力電
流により前記可変電圧源の出力電圧を制御することを特
徴としている。
のエミッタ抵抗により相互のエミッタが連結される第１
および第２のＮＰＮトランジスタを含み、前記第２のＮ
ＰＮトランジスタのコレクタを所定の第１の出力端子と
して形成される差動増幅器と、前記差動増幅器内に包含
され、前記第１の出力端子と所定の第２の出力端子との
間に接続される負荷抵抗と、高電位側の直流電源と前記
第２の出力端子との間に挿入接続され、所定の制御端子
を介して行われる電流制御作用により、前記第２の出力
端子に可変電圧を出力する可変電圧源と、前記直流電源
と前記第１のＮＰＮトランジスタのコレクタとの間に挿
入接続される定電流源と、前記可変電圧源に対応する前
記制御端子と、前記第１のＮＰＮトランジスタのコレク
タとの間に挿入接続され、前記制御端子を電流出力端と
して形成される整流回路とを備え、入力電圧レベルの変
化に対応して、前記第１のＮＰＮトランジスタのコレク
タ電流が、前記定電流源の電流値を上回る時点において
前記整流回路が導通状態となり、当該整流回路の出力電
流により前記可変電圧源の出力電圧を制御することを特
徴としている。
【００１２】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１３】図１は本発明の第１の実施例を示す回路図
である。図１に示されるように、本実施例は、入力信号
源１２に対応して、ＮＰＮトランジスタ２および３、定
電流源４および５、そして抵抗６により形成される差動
増幅器１と、ＮＰＮトランジスタ８、ＰＮＰトランジス
タ９および定電圧源１０により形成される整流回路７、
定電圧源１１、定電流源１３、抵抗１４および１５とを
備えて構成される。また、図２（ａ）および（ｂ）に示
されるのは、本実施例における動作特性を示す図であ
る。なお、図２に示される電圧Ｖ 1 は、非線形増幅器に
おけるニー・ポイント電圧として定義される電圧であ
り、その電圧値は、本実施例においては、入力電圧Ｖ i
のレベル上昇に伴ない、当初遮断状態に置かれているＮ
ＰＮトランジスタ８が導通状態となり、整流回路７が稼
働導通状態に移行する境界時点における入力電圧Ｖ i の
電圧レベルとして定義される。図２に示されるように、
入力電圧Ｖ i が、当該ニー・ポイント電圧Ｖ 1 のレベル
に上昇するまでの低レベルの電圧範囲内にある動作状態
においては、ＮＰＮトランジスタ２のコレクタ電流Ｉ c2
は、定電流源１３のみより供給されており、Ｉ c2 ＜Ｉ 13
である。図１において、抵抗６、１４および１５の抵抗
値をそれぞれＲ6 、Ｒ14およびＲ15とし、ＮＰＮトラン
ジスタ２のコレクタ電流をＩc2とし、定電流源４、５お
よび１３の電流値をＩ4 、Ｉ5 およびＩ13とすると、図
２（ｂ）を参照して、入力信号源１２の入力電圧Ｖi
が、０≦Ｖi ＜Ｖ1 のレベル範囲にある場合には、ＮＰ
Ｎトランジスタ２のコレクタ電流Ｉc2は、次式にて表わ
される。
である。図１に示されるように、本実施例は、入力信号
源１２に対応して、ＮＰＮトランジスタ２および３、定
電流源４および５、そして抵抗６により形成される差動
増幅器１と、ＮＰＮトランジスタ８、ＰＮＰトランジス
タ９および定電圧源１０により形成される整流回路７、
定電圧源１１、定電流源１３、抵抗１４および１５とを
備えて構成される。また、図２（ａ）および（ｂ）に示
されるのは、本実施例における動作特性を示す図であ
る。なお、図２に示される電圧Ｖ 1 は、非線形増幅器に
おけるニー・ポイント電圧として定義される電圧であ
り、その電圧値は、本実施例においては、入力電圧Ｖ i
のレベル上昇に伴ない、当初遮断状態に置かれているＮ
ＰＮトランジスタ８が導通状態となり、整流回路７が稼
働導通状態に移行する境界時点における入力電圧Ｖ i の
電圧レベルとして定義される。図２に示されるように、
入力電圧Ｖ i が、当該ニー・ポイント電圧Ｖ 1 のレベル
に上昇するまでの低レベルの電圧範囲内にある動作状態
においては、ＮＰＮトランジスタ２のコレクタ電流Ｉ c2
は、定電流源１３のみより供給されており、Ｉ c2 ＜Ｉ 13
である。図１において、抵抗６、１４および１５の抵抗
値をそれぞれＲ6 、Ｒ14およびＲ15とし、ＮＰＮトラン
ジスタ２のコレクタ電流をＩc2とし、定電流源４、５お
よび１３の電流値をＩ4 、Ｉ5 およびＩ13とすると、図
２（ｂ）を参照して、入力信号源１２の入力電圧Ｖi
が、０≦Ｖi ＜Ｖ1 のレベル範囲にある場合には、ＮＰ
Ｎトランジスタ２のコレクタ電流Ｉc2は、次式にて表わ
される。
【００１４】 Ｉc2＝Ｖi ／Ｒ6 ＋Ｉ4 （＜Ｉ13） …………………（３） 従って、Ｉc2とＩ13との差電流（Ｉ13−Ｉc2）は、ＰＮ
Ｐトランジスタ９を通して流れる。この時に、ＮＰＮト
ランジスタ８は遮断状態にあるために、負荷抵抗列を形
成する抵抗１４および１５に流れる電流Ｉ14およびＩ15
は、次式により表わされる。
Ｐトランジスタ９を通して流れる。この時に、ＮＰＮト
ランジスタ８は遮断状態にあるために、負荷抵抗列を形
成する抵抗１４および１５に流れる電流Ｉ14およびＩ15
は、次式により表わされる。
【００１５】 Ｉ14＝Ｉ15＝Ｉ5 −Ｖi ／Ｒ6 …………………………（４） これより、出力端子５１における出力電圧Ｖo は、次式
にて与えられる。
にて与えられる。
【００１６】 Ｖ0 ＝Ｖi （Ｒ14＋Ｒ15）／Ｒ6 ………………………（５）なお、上記（５）式における出力電圧Ｖ 0 は、図２
（ｂ）に示されるように、出力電圧における直流電圧分
を除去し、入力電圧Ｖ i の変動分に対応する出力電圧で
ある。 即ち、入力電圧Ｖi が、０≦Ｖi ＜Ｖ1 のレベル
範囲にある場合においては、出力電圧Ｖ0 は、図２
（ｂ）に示されるように、（Ｒ 14 ＋Ｒ 15 ）／Ｒ 6 を比例
常数とする形で変化してゆく。
（ｂ）に示されるように、出力電圧における直流電圧分
を除去し、入力電圧Ｖ i の変動分に対応する出力電圧で
ある。 即ち、入力電圧Ｖi が、０≦Ｖi ＜Ｖ1 のレベル
範囲にある場合においては、出力電圧Ｖ0 は、図２
（ｂ）に示されるように、（Ｒ 14 ＋Ｒ 15 ）／Ｒ 6 を比例
常数とする形で変化してゆく。
【００１７】次に、入力電圧Ｖi が更に上昇して、Ｖi
≧Ｖ1 のレベル範囲にある場合には、入力電圧Ｖ i のレ
ベルが電圧Ｖ 1 に到達する境界時点においては、Ｖ i ＝
Ｖ 1 となり、これ以降においては、ＮＰＮトランジスタ
８は導通状態に移行するが、ＮＰＮトランジスタ２のコ
レクタ電流Ｉc2は、前述の（３）式と同様に、次式にて
表わされる。但し、上記のレベル範囲においては、コレ
クタ電流Ｉ c2 の値は、ＮＰＮトランジスタ８を介して供
給される電流が、定電流源１３の電流Ｉ 13 に付加される
ためにＩ c2 ≧Ｉ 13 となる。
≧Ｖ1 のレベル範囲にある場合には、入力電圧Ｖ i のレ
ベルが電圧Ｖ 1 に到達する境界時点においては、Ｖ i ＝
Ｖ 1 となり、これ以降においては、ＮＰＮトランジスタ
８は導通状態に移行するが、ＮＰＮトランジスタ２のコ
レクタ電流Ｉc2は、前述の（３）式と同様に、次式にて
表わされる。但し、上記のレベル範囲においては、コレ
クタ電流Ｉ c2 の値は、ＮＰＮトランジスタ８を介して供
給される電流が、定電流源１３の電流Ｉ 13 に付加される
ためにＩ c2 ≧Ｉ 13 となる。
【００１８】 Ｉc2＝Ｖi ／Ｒ6 ＋Ｉ4 （≧Ｉ13） …………………（６）また、入力電圧Ｖ i のレベルが前述のニー・ポイント電
圧Ｖ 1 に到達する時点におけるＮＰＮトランジスタ８の
コレクタ電流は、（６）式においてＶ i ＝Ｖ 1 として、
Ｉ c2 ＝Ｖ 1 ／Ｒ 6 ＋Ｉ 4 であり、且つ、この境界時点に
おいては、Ｉ c2 ＝Ｉ 13 であるために、Ｉ 13 ＝Ｉ c2 ＝Ｖ 1
／Ｒ 6 ＋Ｉ 4 となる。 従って、上記のレベル範囲におけ
るＩc2とＩ13との差電流（Ｉ c2 −Ｉ13）は、次式により
表わされる。
圧Ｖ 1 に到達する時点におけるＮＰＮトランジスタ８の
コレクタ電流は、（６）式においてＶ i ＝Ｖ 1 として、
Ｉ c2 ＝Ｖ 1 ／Ｒ 6 ＋Ｉ 4 であり、且つ、この境界時点に
おいては、Ｉ c2 ＝Ｉ 13 であるために、Ｉ 13 ＝Ｉ c2 ＝Ｖ 1
／Ｒ 6 ＋Ｉ 4 となる。 従って、上記のレベル範囲におけ
るＩc2とＩ13との差電流（Ｉ c2 −Ｉ13）は、次式により
表わされる。
【００１９】 Ｉ c2 −Ｉ13＝（Ｖi ／Ｒ6 ＋Ｉ4 ）−（Ｖ1 ／Ｒ6 ＋Ｉ4 ） ＝（Ｖi −Ｖ1 ）／Ｒ6 …………………（７） この差電流（Ｉ c2 −Ｉ13）は、ＮＰＮトランジスタ８を
通して流れることになる。従って、抵抗１４に流れる電
流Ｉ 14 は、抵抗１５に流れる電流Ｉ 15 に対し、上記の差
電流（Ｉ c2 −Ｉ 13 ）が重畳された電流値となり、また、
電流Ｉ 15 は、前述の（４）式により与えられる電流値で
ある。これにより、抵抗１４および１５に流れる電流Ｉ
14およびＩ15は、それぞれ下記の（８）式および（９）
式により表わされる。
通して流れることになる。従って、抵抗１４に流れる電
流Ｉ 14 は、抵抗１５に流れる電流Ｉ 15 に対し、上記の差
電流（Ｉ c2 −Ｉ 13 ）が重畳された電流値となり、また、
電流Ｉ 15 は、前述の（４）式により与えられる電流値で
ある。これにより、抵抗１４および１５に流れる電流Ｉ
14およびＩ15は、それぞれ下記の（８）式および（９）
式により表わされる。
【００２０】 Ｉ14＝（Ｖi −Ｖ1 ）／Ｒ6 ＋（Ｉ5 −Ｖi ／Ｒ6 ） ＝Ｉ5 −Ｖ1 ／Ｒ6 …………………………………（８） Ｉ15＝Ｉ 5 −Ｖi ／Ｒ6 …………………………………（９） 上式より明らかなように、抵抗１４を流れる電流は、入
力電圧のレベルには無関係で一定となり、抵抗１４と１
５との接続点の電位は定電圧となる。従って、出力端子
５１における出力電圧Ｖ0 は、図２（ｂ）に対応して、
入力電圧Ｖ i ＝Ｖ 1 における電圧レベルの連続性を考慮
すると、次式にて与えられる。
力電圧のレベルには無関係で一定となり、抵抗１４と１
５との接続点の電位は定電圧となる。従って、出力端子
５１における出力電圧Ｖ0 は、図２（ｂ）に対応して、
入力電圧Ｖ i ＝Ｖ 1 における電圧レベルの連続性を考慮
すると、次式にて与えられる。
【００２１】 Ｖ0 ＝Ｖi （Ｒ15／Ｒ6 ）＋Ｖ 1 （Ｒ 14 ／Ｒ 6 ）……（１０） 即ち、入力電圧Ｖi が、Ｖi ≧Ｖ1 のレベル範囲にある
場合においては、出力電圧Ｖ0 は（Ｒ15／Ｒ6 ）を比例
常数とする形で変化してゆく。
場合においては、出力電圧Ｖ0 は（Ｒ15／Ｒ6 ）を比例
常数とする形で変化してゆく。
【００２２】上記の説明に対応する動作特性は、前述の
ように図２（ａ）および（ｂ）に示されるが、図２
（ｂ）に示されるように、入力電圧Ｖ1 をニー・ポイン
ト電圧として、出力電圧は、明確に直線的に折れ曲って
変化していることが分かる。
ように図２（ａ）および（ｂ）に示されるが、図２
（ｂ）に示されるように、入力電圧Ｖ1 をニー・ポイン
ト電圧として、出力電圧は、明確に直線的に折れ曲って
変化していることが分かる。
【００２３】次に、本発明の第２の実施例について説明
する。
する。
【００２４】図３は本発明の第２の実施例を示す回路図
である。図３に示されるように、本実施例は、入力信号
源３２、第１の出力端子５２、第２の出力端子５３およ
び制御端子５４に対応して、ＮＰＮトランジスタ１７お
よび１８、定電流源１９および２０、そして抵抗２１お
よび負荷抵抗を形成する抵抗２２により形成される差動
増幅器１６と、ＮＰＮトランジスタ２４、ＰＮＰトラン
ジスタ２５および定電圧源２６により形成される整流回
路２３と、抵抗２９、ＮＰＮトランジスタ２８および定
電流源３０により形成される可変電圧源２７と、定電圧
源３１および定電流源３３とを備えて構成されている。
また、図４（ａ）および（ｂ）に示されるのは、本実施
例における動作特性を示す図である。なお、図４に示さ
れる電圧Ｖ 1 は、第１の実施例の場合と同様に、非線形
増幅器におけるニー・ポイント電圧として定義される電
圧であり、その電圧値は、本実施例においては、入力電
圧Ｖ i のレベル上昇に伴ない、当初遮断状態に置かれて
いるＮＰＮトランジスタ２４が導通状態となり、整流回
路２３が稼働導通状態に移行する境界時点における入力
電圧Ｖ i の電圧レベルとして定義される。図３におい
て、抵抗２１、２２および２９の抵抗値をそれぞれ
Ｒ21、Ｒ22およびＲ29とし、ＮＰＮトランジスタ１７の
コレクタ電流をＩc17 とし、定電流源１９、２０および
３３の電流値をＩ19、Ｉ20およびＩ33とすると、入力電
圧Ｖ i が、当該ニー・ポイント電圧Ｖ 1 のレベルに上昇
するまでの電圧範囲内にある動作状態においては、ＮＰ
Ｎトランジスタ１７のコレクタ電流Ｉ c17 は、電流値Ｉ
33 の定電流源３３のみより供給されており、Ｉ c17 ＜Ｉ
33 である。
である。図３に示されるように、本実施例は、入力信号
源３２、第１の出力端子５２、第２の出力端子５３およ
び制御端子５４に対応して、ＮＰＮトランジスタ１７お
よび１８、定電流源１９および２０、そして抵抗２１お
よび負荷抵抗を形成する抵抗２２により形成される差動
増幅器１６と、ＮＰＮトランジスタ２４、ＰＮＰトラン
ジスタ２５および定電圧源２６により形成される整流回
路２３と、抵抗２９、ＮＰＮトランジスタ２８および定
電流源３０により形成される可変電圧源２７と、定電圧
源３１および定電流源３３とを備えて構成されている。
また、図４（ａ）および（ｂ）に示されるのは、本実施
例における動作特性を示す図である。なお、図４に示さ
れる電圧Ｖ 1 は、第１の実施例の場合と同様に、非線形
増幅器におけるニー・ポイント電圧として定義される電
圧であり、その電圧値は、本実施例においては、入力電
圧Ｖ i のレベル上昇に伴ない、当初遮断状態に置かれて
いるＮＰＮトランジスタ２４が導通状態となり、整流回
路２３が稼働導通状態に移行する境界時点における入力
電圧Ｖ i の電圧レベルとして定義される。図３におい
て、抵抗２１、２２および２９の抵抗値をそれぞれ
Ｒ21、Ｒ22およびＲ29とし、ＮＰＮトランジスタ１７の
コレクタ電流をＩc17 とし、定電流源１９、２０および
３３の電流値をＩ19、Ｉ20およびＩ33とすると、入力電
圧Ｖ i が、当該ニー・ポイント電圧Ｖ 1 のレベルに上昇
するまでの電圧範囲内にある動作状態においては、ＮＰ
Ｎトランジスタ１７のコレクタ電流Ｉ c17 は、電流値Ｉ
33 の定電流源３３のみより供給されており、Ｉ c17 ＜Ｉ
33 である。
【００２５】図４（ａ）および（ｂ）を参照して、入力
信号源３２の入力電圧Ｖi が、０≦Ｖi ＜Ｖ1 のレベル
範囲にある場合には、ＮＰＮトランジスタ１７のコレク
タ電流Ｉc17 は、次式にて表わされる。
信号源３２の入力電圧Ｖi が、０≦Ｖi ＜Ｖ1 のレベル
範囲にある場合には、ＮＰＮトランジスタ１７のコレク
タ電流Ｉc17 は、次式にて表わされる。
【００２６】 Ｉc17 ＝Ｖi ／Ｒ21＋Ｉ19 （＜Ｉ33） ……………（１１） 従って、Ｉc17 とＩ33との差電流（Ｉ33−Ｉc17 ）は、
ＰＮＰトランジスタ２５を通して流れる。この時に、Ｎ
ＰＮトランジスタ２４は遮断状態にあるため、整流回路
２３による出力電流はなく、従って、制御端子５４を介
して可変電圧源２７に対する電流制御が行われないた
め、第２の出力端子５３の出力電圧Ｖ02、即ち負荷抵抗
となる抵抗２２に対応する接地電位は定電圧となる。ま
た、第１の出力端子５２の出力電圧Ｖ01と、第２の出力
端子５３出力電圧Ｖ02との間の差電圧（Ｖ01−Ｖ02）、
即ち出力電圧Ｖ0 は、第１の実施例の場合と同様に、電
圧利得がＲ22／Ｒ21により表わされるため、出力電圧Ｖ
0 は次式により与えられる。
ＰＮＰトランジスタ２５を通して流れる。この時に、Ｎ
ＰＮトランジスタ２４は遮断状態にあるため、整流回路
２３による出力電流はなく、従って、制御端子５４を介
して可変電圧源２７に対する電流制御が行われないた
め、第２の出力端子５３の出力電圧Ｖ02、即ち負荷抵抗
となる抵抗２２に対応する接地電位は定電圧となる。ま
た、第１の出力端子５２の出力電圧Ｖ01と、第２の出力
端子５３出力電圧Ｖ02との間の差電圧（Ｖ01−Ｖ02）、
即ち出力電圧Ｖ0 は、第１の実施例の場合と同様に、電
圧利得がＲ22／Ｒ21により表わされるため、出力電圧Ｖ
0 は次式により与えられる。
【００２７】 Ｖ0 ＝Ｖi （Ｒ22／Ｒ21） ……………………………（１２） 次に、入力電圧Ｖi が、Ｖi ≧Ｖ1 のレベル範囲にある
場合には、ＮＰＮトランジスタ１７のコレクタ電流Ｉ
c17 および差電流（Ｉ c17 −Ｉ 33 ）は、それぞれ前述の
（１１）式および第１の実施例における（７）式と同様
に、次式にて表わされる。 Ｉc17 ＝Ｖi ／Ｒ21＋Ｉ19 （≧Ｉ33） ……………（１３） Ｉc17 −Ｉ 33 ＝（Ｖi −Ｖ1 ）／Ｒ21 ……………（１４） 従って、Ｉc17 とＩ33との差電流（Ｉc17 −Ｉ33）は、
ＮＰＮトランジスタ２４を通して流れることになる。こ
れにより、負荷抵抗を形成する抵抗２２に対応する、第
２の出力端子５３の出力電圧である接地電位Ｖ02は、次
式に示される変化量に応じて、図４（ａ）に示されるよ
うに低下することになる。
場合には、ＮＰＮトランジスタ１７のコレクタ電流Ｉ
c17 および差電流（Ｉ c17 −Ｉ 33 ）は、それぞれ前述の
（１１）式および第１の実施例における（７）式と同様
に、次式にて表わされる。 Ｉc17 ＝Ｖi ／Ｒ21＋Ｉ19 （≧Ｉ33） ……………（１３） Ｉc17 −Ｉ 33 ＝（Ｖi −Ｖ1 ）／Ｒ21 ……………（１４） 従って、Ｉc17 とＩ33との差電流（Ｉc17 −Ｉ33）は、
ＮＰＮトランジスタ２４を通して流れることになる。こ
れにより、負荷抵抗を形成する抵抗２２に対応する、第
２の出力端子５３の出力電圧である接地電位Ｖ02は、次
式に示される変化量に応じて、図４（ａ）に示されるよ
うに低下することになる。
【００２８】 Ｖ0 ＝Ｖi （Ｒ22／Ｒ21）−（Ｖi −Ｖ1 ）Ｒ29／Ｒ21 ＝Ｖ i （Ｒ 22 −Ｒ 29 ）／Ｒ 21 ＋Ｖ 1 （Ｒ 29 ／Ｒ 21 ） ………………（１６） このように、本実施例においては、第１の出力端子５２
より出力される出力電圧に対応して、第２の出力端子に
おける出力電圧を基準電圧として利用することにより、
ニー・ポイント電圧を境界として、第２の出力端子の基
準電圧レベルを低下させることにより、第１の出力端子
における見掛け上の電圧利得を変化させ、所望の出力電
圧が得られている。
より出力される出力電圧に対応して、第２の出力端子に
おける出力電圧を基準電圧として利用することにより、
ニー・ポイント電圧を境界として、第２の出力端子の基
準電圧レベルを低下させることにより、第１の出力端子
における見掛け上の電圧利得を変化させ、所望の出力電
圧が得られている。
【００２９】 Ｖo ＝Ｖi （Ｒ22／Ｒ21）−（Ｖi −Ｖ1 ）Ｒ29／Ｒ21 ……………（１６） このように、本実施例においては、第１の出力端子５２
より出力される出力電圧に対応して、第２の出力端子に
おける出力電圧を基準電圧として利用することにより、
ニー・ポイント電圧を境界として、第２の出力端子の基
準電圧レベルを低下させることにより、第１の出力端子
における見掛け上の電圧利得を変化させ、所望の出力電
圧が得られている。
より出力される出力電圧に対応して、第２の出力端子に
おける出力電圧を基準電圧として利用することにより、
ニー・ポイント電圧を境界として、第２の出力端子の基
準電圧レベルを低下させることにより、第１の出力端子
における見掛け上の電圧利得を変化させ、所望の出力電
圧が得られている。
【００３０】
【発明の効果】以上説明したように、第１の発明は、差
動増幅器の一方の増幅回路に直列に接続される整流回路
を設け、差動増幅器の出力側に直列接続される負荷抵抗
の接続点の電位を、ニー・ポイント電圧において定電位
とすることにより、出力電圧におけるニー・ポイントが
明確に設定される非線形増幅器を実現することができる
という効果がある。
動増幅器の一方の増幅回路に直列に接続される整流回路
を設け、差動増幅器の出力側に直列接続される負荷抵抗
の接続点の電位を、ニー・ポイント電圧において定電位
とすることにより、出力電圧におけるニー・ポイントが
明確に設定される非線形増幅器を実現することができる
という効果がある。
【００３１】また、第２の発明は、差動増幅器の一方の
増幅回路に直列に接続される整流回路を設け、当該整流
回路による電流制御作用を介して出力電圧が制御される
可変電圧源を負荷回路に接続し、当該出力電圧の基準電
圧補正作用を利用して、出力電圧におけるニー・ポイン
トが明確に設定される非線形増幅器を実現することがで
きるという効果がある。
増幅回路に直列に接続される整流回路を設け、当該整流
回路による電流制御作用を介して出力電圧が制御される
可変電圧源を負荷回路に接続し、当該出力電圧の基準電
圧補正作用を利用して、出力電圧におけるニー・ポイン
トが明確に設定される非線形増幅器を実現することがで
きるという効果がある。
【図１】本発明の第１の実施例を示す回路図である。
【図２】第１の実施例における動作特性を示す図であ
る。
る。
【図３】本発明の第２の実施例を示す回路図である。
【図４】第２の実施例における動作特性を示す図であ
る。
る。
【図５】従来例を示す回路図である。
【図６】従来例における動作特性を示す図である。
１、１６、３４ 差動増幅器 ２、３、８、１７、１８、２４、２８、３５、３６
ＮＰＮトランジスタ ４、５、１３、１９、２０、３０、３３、３７、３８
定電流源 ６、１４、１５、２１、２２、２９、３９〜４１ 抵
抗 ７、２３ 整流回路 ９、２５ ＰＮＰトランジスタ １０、１１、２６、３１、４３、４４ 定電圧源 １２、３２、４５ 入力信号源 ２７ 可変電圧源 ４２ ダイオード
ＮＰＮトランジスタ ４、５、１３、１９、２０、３０、３３、３７、３８
定電流源 ６、１４、１５、２１、２２、２９、３９〜４１ 抵
抗 ７、２３ 整流回路 ９、２５ ＰＮＰトランジスタ １０、１１、２６、３１、４３、４４ 定電圧源 １２、３２、４５ 入力信号源 ２７ 可変電圧源 ４２ ダイオード
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−156010（ＪＰ，Ａ) 特開 昭60−256203（ＪＰ，Ａ) 特開 昭61−224508（ＪＰ，Ａ) 特開 昭61−6907（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03G 11/08
Claims (2)
- 【請求項１】 所定のエミッタ抵抗により相互のエミッ
タが連結される第１および第２のＮＰＮトランジスタを
含み、当該第１および第２のＮＰＮトランジスタのベー
ス間に供給される入力電圧に対応して、前記第２のＮＰ
Ｎトランジスタのコレクタを出力端子として形成される
差動増幅器と、 高電位側の直流電源と前記第１のＮＰＮトランジスタの
コレクタとの間に挿入接続される定電流源と、 前記直流電源と前記第２のＮＰＮトランジスタのコレク
タとの間に直列接続される、直流電源側の第１の負荷抵
抗ならびに第２のＮＰＮトランジスタの側の第２の負荷
抵抗と、コレクタが前記第１および第２の負荷抵抗の接続点に接
続され、ベースに所定の直流定電圧が供給されて、エミ
ッタが前記第１のＮＰＮトランジスタのコレクタに接続
される第３のＮＰＮトランジスタと、コレクタが接地点
に接続され、ベースに前記直流定電圧が供給されて、エ
ミッタが前記第１のＮＰＮトランジスタのコレクタに接
続される第４のＮＰＮトランジスタを含み、 前記第１お
よび第２の負荷抵抗との接続点を電流出力端として形成
される整流回路と、 を備え、入力電圧レベルの変化に対応して、前記第１の
ＮＰＮトランジスタのコレクタ電流が、前記定電流源の
電流値を上回る時点において、前記整流回路が稼働導通
状態となり、当該整流回路の出力電流により出力電圧を
制御することを特徴とする非線型増幅器。 - 【請求項２】 所定のエミッタ抵抗により相互のエミッ
タが連結される第１および第２のＮＰＮトランジスタを
含み、当該第１および第２のＮＰＮトランジスタのベー
ス間に供給される入力電圧に対応して、前記第２のＮＰ
Ｎトランジスタのコレクタを所定の第１の出力端子とし
て形成される差動増幅器と、 前記差動増幅器内に包含され、前記第１の出力端子と所
定の第２の出力端子との間に接続される負荷抵抗と、 高電位側の直流電源と前記第２の出力端子との間に挿入
接続され、所定の制御端子を介して行われる電流制御作
用により、前記第２の出力端子に可変電圧を出力する可
変電圧源と、 前記直流電源と前記第１のＮＰＮトランジスタのコレク
タとの間に挿入接続される定電流源と、コレクタが前記可変電圧源の制御端子に接続され、ベー
スに所定の直流定電圧が供給されて、エミッタが前記第
１のＮＰＮトランジスタのコレクタに接続される第３の
ＮＰＮトランジスタと、コレクタが接地点に接続され、
ベースに前記直流定電圧が供給されて、エミッタが前記
第１のＮＰＮトランジスタのコレクタに接続される第４
のＮＰＮトランジスタを含み、 前記制御端子との接続点
を電流出力端として形成される整流回路と、 を備え、入力電圧レベルの変化に対応して、前記第１の
ＮＰＮトランジスタのコレクタ電流が、前記定電流源の
電流値を上回る時点において前記整流回路が稼働導通状
態となり、当該整流回路の出力電流により前記可変電圧
源の出力電圧を制御することを特徴とする非線型増幅
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23526791A JP2885552B2 (ja) | 1991-09-17 | 1991-09-17 | 非線型増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23526791A JP2885552B2 (ja) | 1991-09-17 | 1991-09-17 | 非線型増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0575368A JPH0575368A (ja) | 1993-03-26 |
| JP2885552B2 true JP2885552B2 (ja) | 1999-04-26 |
Family
ID=16983564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23526791A Expired - Lifetime JP2885552B2 (ja) | 1991-09-17 | 1991-09-17 | 非線型増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2885552B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001041303A1 (en) * | 1999-12-01 | 2001-06-07 | Thomson Licensing S.A. | Non-linear signal processor |
| CN102168669B (zh) * | 2011-04-13 | 2013-10-30 | 河南豫通电机股份公司 | 一种自动喷水雾泵站 |
-
1991
- 1991-09-17 JP JP23526791A patent/JP2885552B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0575368A (ja) | 1993-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4339677A (en) | Electrically variable impedance circuit with feedback compensation | |
| US4219781A (en) | Transistor amplifier circuit | |
| US4956615A (en) | Input circuit for high-frequency amplifiers | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JP3532782B2 (ja) | 信号入力回路及びこれを用いた可変利得増幅器 | |
| JP2885552B2 (ja) | 非線型増幅器 | |
| GB2295288A (en) | Wideband constant impedance amplifiers | |
| JPH04369107A (ja) | 差動増幅器 | |
| EP0828344A2 (en) | Integrated circuit and method for generating a transimpedance function | |
| JP2901397B2 (ja) | 非線型増幅器 | |
| US5534813A (en) | Anti-logarithmic converter with temperature compensation | |
| US6339319B1 (en) | Cascoded current mirror circuit | |
| JP3107590B2 (ja) | 電流極性変換回路 | |
| JP3381100B2 (ja) | 増幅器 | |
| EP0087602B1 (en) | Variable gain control circuit | |
| JPH037161B2 (ja) | ||
| KR830002320B1 (ko) | 신호 가산회로 | |
| JP2614272B2 (ja) | フィルター回路 | |
| JPS58154911A (ja) | 利得制御増幅器 | |
| JPH018027Y2 (ja) | ||
| JP3360911B2 (ja) | 差動増幅回路 | |
| JP2655443B2 (ja) | 周波数逓倍回路 | |
| JP2741103B2 (ja) | フィルタ回路 | |
| US3538351A (en) | Circuit arrangement for an amplitude expandor in the electric telecommunication engineering | |
| JPS628987B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990112 |