JP2655443B2 - 周波数逓倍回路 - Google Patents
周波数逓倍回路Info
- Publication number
- JP2655443B2 JP2655443B2 JP19232590A JP19232590A JP2655443B2 JP 2655443 B2 JP2655443 B2 JP 2655443B2 JP 19232590 A JP19232590 A JP 19232590A JP 19232590 A JP19232590 A JP 19232590A JP 2655443 B2 JP2655443 B2 JP 2655443B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- constant current
- current source
- emitter
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路上に実現される周波数逓倍
回路に関する。
回路に関する。
本発明は、周波数を逓倍する回路において、 良好な歪率の出力を生成してフイルタを不要にするこ
とにより、 半導体集積回路で実現することができるようにしたも
のである。
とにより、 半導体集積回路で実現することができるようにしたも
のである。
従来の周波数逓倍回路は、第６図に示すように、トラ
ンジスタ入力に大振幅信号を入力して歪ませ、出力にフ
ィルタを挿入して希望の高周波成分を取り出していた。
ンジスタ入力に大振幅信号を入力して歪ませ、出力にフ
ィルタを挿入して希望の高周波成分を取り出していた。
このような従来例回路では、入力信号レベルに大振幅
入力を必要とし、また出力にフィルタ回路を必要とし、
広帯域化が難しく、かつ差動出力形式にすることが難し
いので、半導体集積回路で実現するのに不向きであっ
た。
入力を必要とし、また出力にフィルタ回路を必要とし、
広帯域化が難しく、かつ差動出力形式にすることが難し
いので、半導体集積回路で実現するのに不向きであっ
た。
本発明は、このような欠点を除去するもので、半導体
集積回路で実現するのに適合した周波数逓倍回路を提供
することを目的とする。
集積回路で実現するのに適合した周波数逓倍回路を提供
することを目的とする。
本発明は、半導体集積回路で実現される周波数逓倍回
路において、第一定電流源に接続され、第一トランジス
タおよび第二トランジスタとからなり、入力端子の一方
が第一トランジスタのベース電極に接続され、入力端子
の他方が第二トランジスタのベース電極に接続された一
対の第一差動増幅器と上記第一定電流源が発生する定電
流の電流値とほぼ等しい電流値の定電流を発生する第二
定電流源に接続され、第三トランジスタおよび第四トラ
ンジスタとからなり、入力端子の一方が第三トランジス
タのベース電極に接続され、入力端子の他方が第四トラ
ンジスタのベース電極に接続された一対の第二差動増幅
器と、上記第二トランジスタのコレクタ電極および第三
トランジスタのコレクタ電極に接続される第三定電流源
とを備え、上記第一トランジスタのエミッタサイズは上
記第二トランジスタのエミッタサイズのほぼｋ（ただ
し、ｋ＞１を満足する値）倍であり、上記第三トランジ
スタのエミッタサイズは上記第二トランジスタのエミッ
タサイズにほぼ等しく、上記第四トランジスタのエミッ
タサイズは上記第一トランジスタのエミッタサイズにほ
ぼ等しく、上記第三定電流源は、上記第一定電流源が発
生する定電流の電流値のほぼ ａ×｛（ｋ−１）／（ｋ＋１）｝倍 （ここで、ａは、１＜ａ＜２を満足する値）の電流値の
定電流を発生することを特徴とする。
路において、第一定電流源に接続され、第一トランジス
タおよび第二トランジスタとからなり、入力端子の一方
が第一トランジスタのベース電極に接続され、入力端子
の他方が第二トランジスタのベース電極に接続された一
対の第一差動増幅器と上記第一定電流源が発生する定電
流の電流値とほぼ等しい電流値の定電流を発生する第二
定電流源に接続され、第三トランジスタおよび第四トラ
ンジスタとからなり、入力端子の一方が第三トランジス
タのベース電極に接続され、入力端子の他方が第四トラ
ンジスタのベース電極に接続された一対の第二差動増幅
器と、上記第二トランジスタのコレクタ電極および第三
トランジスタのコレクタ電極に接続される第三定電流源
とを備え、上記第一トランジスタのエミッタサイズは上
記第二トランジスタのエミッタサイズのほぼｋ（ただ
し、ｋ＞１を満足する値）倍であり、上記第三トランジ
スタのエミッタサイズは上記第二トランジスタのエミッ
タサイズにほぼ等しく、上記第四トランジスタのエミッ
タサイズは上記第一トランジスタのエミッタサイズにほ
ぼ等しく、上記第三定電流源は、上記第一定電流源が発
生する定電流の電流値のほぼ ａ×｛（ｋ−１）／（ｋ＋１）｝倍 （ここで、ａは、１＜ａ＜２を満足する値）の電流値の
定電流を発生することを特徴とする。
ここで、上記第一トランジスタのエミッタ電極と上記
第一定電流源との間の経路に挿入された第一抵抗と、こ
の第一抵抗の抵抗値にほぼ等しい抵抗値をもち上記第四
トランジスタのエミッタ電極と上記第二定電流源との間
の経路に挿入された第二抵抗と、上記第一抵抗の抵抗値
のほぼｋ倍に等しい抵抗値をもち上記第三トランジスタ
のエミッタ電極と上記第二定電流源との間の経路に挿入
された第三抵抗と、この第三抵抗の抵抗値にほぼ等しい
抵抗値をもち上記第二トランジスタエミッタ電極と上記
第二定電流源との間の経路に挿入された第四抵抗とを備
えても良い。
第一定電流源との間の経路に挿入された第一抵抗と、こ
の第一抵抗の抵抗値にほぼ等しい抵抗値をもち上記第四
トランジスタのエミッタ電極と上記第二定電流源との間
の経路に挿入された第二抵抗と、上記第一抵抗の抵抗値
のほぼｋ倍に等しい抵抗値をもち上記第三トランジスタ
のエミッタ電極と上記第二定電流源との間の経路に挿入
された第三抵抗と、この第三抵抗の抵抗値にほぼ等しい
抵抗値をもち上記第二トランジスタエミッタ電極と上記
第二定電流源との間の経路に挿入された第四抵抗とを備
えても良い。
この構成の回路では、入力信号に含まれる高周波成分
は充分に抑制されて出力する。すなわち、良好な歪率が
期待されるので、出力側のフイルタを不要にする。ま
た、動作入力周波数範囲もフイルタがないので、広帯域
になる。
は充分に抑制されて出力する。すなわち、良好な歪率が
期待されるので、出力側のフイルタを不要にする。ま
た、動作入力周波数範囲もフイルタがないので、広帯域
になる。
以下、本発明の一実施例について図面を参照して説明
する。第１図は第一実施例の構成を示す回路図である。
する。第１図は第一実施例の構成を示す回路図である。
この第一実施例は、第１図に示すように、第一定電流
源に接続され、トランジスタQ1およびそのエミッタサイ
ズがこのトランジスタQ1のエミッタサイズのほぼｋ（た
だし、ｋ＞１を満足する値）の逆数倍であるベース電極
をもつトランジスタQ2からなり、入力端子の一方がトラ
ンジスタQ1のベース電極に接続され、入力端子の他方が
トランジスタQ2のベース電極に接続された一対の第一差
動増幅器と、上記第一定電流源が発生する定電流の電流
値とほぼ等しい電流値の定電流を発生する第二定電流源
に接続され、エミッタサイズが上記第二トランジスタの
エミッタサイズにほぼ等しいトランジスタQ3およびその
エミッタサイズがこのトランジスタQ3のエミッタサイズ
のほぼｋ倍であるベース電極をもつトランジスタQ4から
なり、入力端子の一方がトランジスタQ3のベース電極に
接続され、入力端子の他方がトランジスタQ4のベース電
極に接続された一対の第二差動増幅器と、トランジスタ
Q2のコレクタ電極およびトランジスタQ4のコレクタ電極
に接続され、上記第一定電流源が発生する定電流の電流
値のほぼ ａ×｛（ｋ−１）／（ｋ＋１）｝倍 （ここで、ａは、１＜ａ＜２を満足する値）の電流値の
定電流を発生する第三定電流源とを備える。
源に接続され、トランジスタQ1およびそのエミッタサイ
ズがこのトランジスタQ1のエミッタサイズのほぼｋ（た
だし、ｋ＞１を満足する値）の逆数倍であるベース電極
をもつトランジスタQ2からなり、入力端子の一方がトラ
ンジスタQ1のベース電極に接続され、入力端子の他方が
トランジスタQ2のベース電極に接続された一対の第一差
動増幅器と、上記第一定電流源が発生する定電流の電流
値とほぼ等しい電流値の定電流を発生する第二定電流源
に接続され、エミッタサイズが上記第二トランジスタの
エミッタサイズにほぼ等しいトランジスタQ3およびその
エミッタサイズがこのトランジスタQ3のエミッタサイズ
のほぼｋ倍であるベース電極をもつトランジスタQ4から
なり、入力端子の一方がトランジスタQ3のベース電極に
接続され、入力端子の他方がトランジスタQ4のベース電
極に接続された一対の第二差動増幅器と、トランジスタ
Q2のコレクタ電極およびトランジスタQ4のコレクタ電極
に接続され、上記第一定電流源が発生する定電流の電流
値のほぼ ａ×｛（ｋ−１）／（ｋ＋１）｝倍 （ここで、ａは、１＜ａ＜２を満足する値）の電流値の
定電流を発生する第三定電流源とを備える。
また、第二実施例は、第４図に示すように、第１図に
示す回路構成に付け加えて、トランジスタQ1のエミッタ
電極と上記第一定電流源との間の経路に挿入された第一
抵抗と、この第一抵抗の抵抗値にほぼ等しい抵抗値をも
ちトランジスタQ4のエミッタ電極と上記第二定電流源と
の間の経路に挿入された第二抵抗と、上記第一抵抗の抵
抗値のほぼｋ倍に等しい抵抗値をもちトランジスタQ3の
エミッタ電極と上記第二定電流源との間の経路に挿入さ
れた第三抵抗と、この第三抵抗の抵抗値にほぼ等しい抵
抗値をもちトランジスタQ4のエミッタ電極と上記第二定
電流源との間の経路に挿入された第四抵抗とを備える。
示す回路構成に付け加えて、トランジスタQ1のエミッタ
電極と上記第一定電流源との間の経路に挿入された第一
抵抗と、この第一抵抗の抵抗値にほぼ等しい抵抗値をも
ちトランジスタQ4のエミッタ電極と上記第二定電流源と
の間の経路に挿入された第二抵抗と、上記第一抵抗の抵
抗値のほぼｋ倍に等しい抵抗値をもちトランジスタQ3の
エミッタ電極と上記第二定電流源との間の経路に挿入さ
れた第三抵抗と、この第三抵抗の抵抗値にほぼ等しい抵
抗値をもちトランジスタQ4のエミッタ電極と上記第二定
電流源との間の経路に挿入された第四抵抗とを備える。
次に、この実施例の動作を説明する。
第１図でトランジスタQ1、Q3のエミッタサイズは、ト
ランジスタQ2、Q4のエミッタサイズを１とするとｋ（ｋ
＞１）である。トランジスタの増幅率をαＦとすると、
各トランジスタのコレクタ電流IC1、IC2、IC3およびIC4
は次のようになる。
ランジスタQ2、Q4のエミッタサイズを１とするとｋ（ｋ
＞１）である。トランジスタの増幅率をαＦとすると、
各トランジスタのコレクタ電流IC1、IC2、IC3およびIC4
は次のようになる。
ただし、 VT＝kT/q …… ここで、ｋはボルツマン定数、Ｔは絶対温度、ｑは単
位電子電荷である。
位電子電荷である。
いま、作動出力電流のそれぞれの出力電流をIp、Iqと
おくと と表せる。
おくと と表せる。
および式で、ｋは定数であるからIPおよびIqはい
ずれもVINに関して偶関数になっている。ここで、VIN＝
０のときに、 また、VINが大きいときには|VIN|→∞として、 ＩＰ∞＝αFI0 …… Ｉｑ∞＝αFI0 …… したがって、 Iq≧Ip …… の関係がある。
ずれもVINに関して偶関数になっている。ここで、VIN＝
０のときに、 また、VINが大きいときには|VIN|→∞として、 ＩＰ∞＝αFI0 …… Ｉｑ∞＝αFI0 …… したがって、 Iq≧Ip …… の関係がある。
ここで、Ipに電流ΔIOAを加算してIRとおくと、 ただし、 このときの特性図をｋおよびａをパラメータにして第
２図に示す。ここで、入力電圧VINに対して、Ip、Iqま
たはIRが２乗特性の近似が良い範囲で入力レベルを決定
する。このときに第３図に示すようにΔIOAを選ぶと、
出力側の電流IqおよびIRの動作範囲を一致させることが
できる。このときには、IqとIRの関係は正相と逆相の関
係になっている。第３図では、ｋ＝9a、ａ′＝1.5とし
てある。一般にαＦは１より小さいが、ほぼ１とみなせ
る値となる。
２図に示す。ここで、入力電圧VINに対して、Ip、Iqま
たはIRが２乗特性の近似が良い範囲で入力レベルを決定
する。このときに第３図に示すようにΔIOAを選ぶと、
出力側の電流IqおよびIRの動作範囲を一致させることが
できる。このときには、IqとIRの関係は正相と逆相の関
係になっている。第３図では、ｋ＝9a、ａ′＝1.5とし
てある。一般にαＦは１より小さいが、ほぼ１とみなせ
る値となる。
したがって、αＦ≒１より ａ＝ａ′αＦ≒ａ′…… と近似することができる。
例えば、第３図に示すパラメータｋ＝９、ａ＝1.5、V
IN＝60mV0-p、ｆ＝1KHzに設定し、シミュレーションす
れば、入力信号の周波数成分は出力側では入力信号の２
倍の周波数成分に対して−60dB以下のレベルになり、良
好な歪率になることが期待される。すなわち、出力側に
はフィルタが不用になる。また、動作入力周波数範囲も
プィルタなどが不用のために広帯域になる。
IN＝60mV0-p、ｆ＝1KHzに設定し、シミュレーションす
れば、入力信号の周波数成分は出力側では入力信号の２
倍の周波数成分に対して−60dB以下のレベルになり、良
好な歪率になることが期待される。すなわち、出力側に
はフィルタが不用になる。また、動作入力周波数範囲も
プィルタなどが不用のために広帯域になる。
次に、第４図は第二実施例の構成を示す回路図であ
る。作動対にエミッタ抵抗を挿入することで入力信号の
振幅レベルを上げることができる。
る。作動対にエミッタ抵抗を挿入することで入力信号の
振幅レベルを上げることができる。
本発明は、以上説明したように、周波数逓倍回路の出
力を差動出力とし、直流動作点を正相・逆相出力のそれ
ぞれを一致させたので、次段は差動形式で受けられ、出
力歪率の良好な特性が得られ、フィルタを省略でき、広
帯域化が図れるので、半導体集積回路内に実現しやすい
効果がある。
力を差動出力とし、直流動作点を正相・逆相出力のそれ
ぞれを一致させたので、次段は差動形式で受けられ、出
力歪率の良好な特性が得られ、フィルタを省略でき、広
帯域化が図れるので、半導体集積回路内に実現しやすい
効果がある。
第１図は本発明の第一実施例の構成を示す回路図。 第２図は第１図の特性図。 第３図は第１図の入出力特性図。 第４図は本発明第二実施例の構成を示す回路図。 第５図は第４図の特性図。 第６図は従来例の構成を示す回路図。 Q1、Q2、Q3、Q4……トランジスタ、C1、C2、C3、C4……
コンデンサ、M1……相互インダクタンス、RL……負荷抵
抗、RE、RE/K……エミッタ抵抗、R1、R2、R3……抵抗、
VCC……電源電圧、VIN……入力電圧、VOUT……出力電
圧。
コンデンサ、M1……相互インダクタンス、RL……負荷抵
抗、RE、RE/K……エミッタ抵抗、R1、R2、R3……抵抗、
VCC……電源電圧、VIN……入力電圧、VOUT……出力電
圧。
Claims (2)
- 【請求項１】半導体集積回路で実現される周波数逓倍回
路において、 第一定電流源に接続され、第一トランジスタおよび第二
トランジスタとからなり、入力端子の一方が第一トラン
ジスタのベース電極に接続され、入力端子の他方が第二
トランジスタのベース電極に接続された一対の第一差動
増幅器と、 上記第一定電流源が発生する定電流の電流値とほぼ等し
い電流値の定電流を発生する第二定電流源に接続され、
第三トランジスタおよび第四トランジスタとからなり、
入力端子の一方が第三トランジスタのベース電極に接続
され、入力端子の他方が第四トランジスタのベース電極
に接続された一対の第二差動増幅器と、 上記第二トランジスタのコレクタ電極および第三トラン
ジスタのコレクタ電極に接続される第三定電流源と を備え、 上記第一トランジスタのエミッタサイズは上記第二トラ
ンジスタのエミッタサイズのほぼｋ（ただし、ｋ＞１を
満足する値）倍であり、 上記第三トランジスタのエミッタサイズは上記第二トラ
ンジスタのエミッタサイズにほぼ等しく、上記第四トラ
ンジスタのエミッタサイズは上記第一トランジスタのエ
ミッタサイズにほぼ等しく、 上記第三定電流源は、上記第一定電流源が発生する定電
流の電流値のほぼ ａ×｛（ｋ−１）／（ｋ＋１）｝倍 （ここで、ａは、１＜ａ＜２を満足する値）の電流値の
定電流を発生することを特徴とする周波数逓倍回路。 - 【請求項２】上記第一トランジスタのエミッタ電極と上
記第一定電流源との間の経路に挿入された第一抵抗と、
この第一抵抗の抵抗値にほぼ等しい抵抗値をもち上記第
四トランジスタのエミッタ電極と上記第二定電流源との
間の経路に挿入された第二抵抗と、上記第一抵抗の抵抗
値のほぼｋ倍に等しい抵抗値をもち上記第三トランジス
タのエミッタ電極と上記第二定電流源との間の経路に挿
入された第三抵抗と、この第三抵抗の抵抗値にほぼ等し
い抵抗値をもち上記第二トランジスタのエミッタ電極と
上記第二定電流源との間の経路に挿入された第四抵抗と
を備えた特許請求項１記載の周波数逓倍回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19232590A JP2655443B2 (ja) | 1990-07-19 | 1990-07-19 | 周波数逓倍回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19232590A JP2655443B2 (ja) | 1990-07-19 | 1990-07-19 | 周波数逓倍回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0479504A JPH0479504A (ja) | 1992-03-12 |
| JP2655443B2 true JP2655443B2 (ja) | 1997-09-17 |
Family
ID=16289409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19232590A Expired - Lifetime JP2655443B2 (ja) | 1990-07-19 | 1990-07-19 | 周波数逓倍回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2655443B2 (ja) |
-
1990
- 1990-07-19 JP JP19232590A patent/JP2655443B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0479504A (ja) | 1992-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6155806B2 (ja) | ||
| JP3364493B2 (ja) | 真空管相当の半導体装置 | |
| US6437631B2 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
| JPH0447488B2 (ja) | ||
| US5751192A (en) | Integrated circuit and method for generating a transimpedance function | |
| JP2884869B2 (ja) | 周波数ミキサ回路 | |
| EP0090543A1 (en) | Differential amplifier with improved linear amplification | |
| JP2655443B2 (ja) | 周波数逓倍回路 | |
| JPS6012331Y2 (ja) | ２個のトランジスタを具える増幅回路 | |
| JP2619858B2 (ja) | 折線近似型関数発生回路 | |
| JP3833530B2 (ja) | 差動増幅器 | |
| JP2509462Y2 (ja) | 増幅器 | |
| JP2000511029A (ja) | 誤差補正が行われた電圧―電流変換器 | |
| JP2885552B2 (ja) | 非線型増幅器 | |
| JPH0478044B2 (ja) | ||
| JP2901248B2 (ja) | 可変リアクタンス回路 | |
| JP3367875B2 (ja) | 対数変換回路及びこれを用いたトランスコンダクター | |
| JPH0884029A (ja) | バイポーラｏｔａおよびマルチプライヤ | |
| JP2853222B2 (ja) | 乗算回路 | |
| JP2901397B2 (ja) | 非線型増幅器 | |
| JP4286538B2 (ja) | 回路配列 | |
| JP2988155B2 (ja) | 定電圧電源回路 | |
| KR820000982Y1 (ko) | 펄스폭 변조 증폭회로 | |
| JP2005303503A (ja) | 負性インピーダンス変換器 | |
| JPS6022821A (ja) | 帰還型積分回路 |