JP2005303503A

JP2005303503A - 負性インピーダンス変換器

Info

Publication number: JP2005303503A
Application number: JP2004114040A
Authority: JP
Inventors: Kazuo Kawai; 一夫川井
Original assignee: General Research of Electronics Inc
Current assignee: General Research of Electronics Inc
Priority date: 2004-04-08
Filing date: 2004-04-08
Publication date: 2005-10-27

Abstract

【課題】オペアンプを利用した低周波用の簡単な負性インピーダンス変換器はあるが、高周波用の簡単な負性インピーダンス変換器はない。そこで本件では、オペアンプが利用できないような高い周波数領域でも十分動作可能な、簡単な回路構成の負性インピーダンス変換器を提供することを課題とする。
【解決手段】オペアンプに使われているような差動増幅器による減算は増幅度の点から不利であるので、２つのエミッタ接地形増幅回路のコレクタを並列接続にすることによって加算動作を行わせ、この出力を増幅回路の片方に負帰還させるとともに、位相反転してもう一方の増幅回路に正帰還させる。この正負の帰還動作により減算動作が行われると同時に負性インピーダンス変換器が構成される。
【選択図】図２

Description

本発明は、負性インピーダンス変換器を簡単に構成するための回路構成技術に関する。

従来、負性インピーダンス変換器は、負性抵抗として用いられるもの以外には、主としてフィルタ回路用の負性リアクタンス素子の実現等に使用されている。その回路構成で代表的なものとして、オペアンプに正、負の両帰還を適用して構成したものがある。このオペアンプを使用した負性インピーダンス変換器として本願出願人が出願した特願２００３−１３１１８８号があった。この負性インピーダンス変換器は、インピーダンス素子に対して負帰還ループを形成するように、２つのオペアンプを使用したものである。
特願２００３−１３１１８８号

しかしながら、オペアンプを使用する負性インピーダンス変換器は、適用周波数は比較的低い領域に限られるという問題があった。そこで、オペアンプの代わりに適用周波数の制限のないデスクリートのトランジスタを使用したトランジスタ増幅器が考えられるが、トランジスタ増幅器によるものは、負性抵抗変換器には種々用いられているものの負性インピーダンス変換器には殆ど用いられていない。それは、負性インピーダンス変換を行うためには、減算回路と高利得増幅回路を必要とするからで、オペアンプにはこの両者が小さく集積されているので、回路を簡単に構成できるが、これをトランジスタを含めた個別素子を用いて構成しようとすると、部品点数が多くなるので必然的に回路規模は大きくなってしまうからである。

また、トランジスタ増幅器を用いて構成する場合は、どのような減算回路にするかが問題となり、特にオペアンプに使われているような差動増幅器で構成する減算回路は、以下のような理由により不利である。すなわち、オペアンプでは差動入力にするため２つのトランジスタのエミッタ同士を直接接続する構成にしてあり、このため、互いに他方のエミッタを駆動することになる。これにより減算動作が行なわれるが、駆動される方は、基本的にはベース接地増幅器として働くので、ベース電位が固定されていれば、そのトランジスタ固有の最大増幅度で動作する。しかし実際には、ベース−接地間の信号入力側のインピーダンスはゼロではないため、ベース電流を通じてベース、エミッタの両電位が相互に干渉し合い、このため負帰還が生じる。その程度は個々のケースによって異なるから、この減算回路の利得は信号入力側インピーダンス次第ということになり、この減算回路に増幅利得を期待することはできないという問題があった。

本発明は上述した従来の問題点に鑑みてなされたものであって、オペアンプが利用できないような高い周波数領域でも十分動作可能であり、しかも回路構成が簡単な負性インピーダンス変換器を提供することを課題とする。

本発明は、上記課題を解決するために、加算器、同相増幅器、位相反転器を備え、前記加算器の２つの入力の一方を入力端子、あるいは終端素子接続端子に、前記加算器の他方の入力を終端素子接続端子、あるいは入力端子に接続すると共に、前記加算器出力を前記増幅器に加え、前記増幅器出力を２つに分け、一方の出力を帰還抵抗を通じて終端素子接続端子、あるいは入力端子に帰還することにより正帰還回路を構成し、他方の出力を位相反転器と帰還抵抗を通じて入力端子、あるいは終端素子接続端子に帰還することにより負帰還回路を構成することにより、入力端子から見た入力インピーダンスを、終端素子の極性を反転したインピーダンスに変換するように構成したことを要旨とする。

また、本発明は、加算器、同相増幅器、位相反転器を備え、前記加算器の２つの入力の一方を入力端子、あるいは終端素子接続端子に、前記加算器の他方の入力を終端素子接続端子、あるいは入力端子に接続すると共に、前記加算器出力を前記増幅器に加え、前記増幅器出力を２つに分け、一方の出力を位相反転器と帰還抵抗を通じて終端素子接続端子、あるいは入力端子に帰還することにより負帰還回路を構成し、他方の出力を帰還抵抗を通じて入力端子、あるいは終端素子接続端子に帰還することにより正帰還回路を構成することにより、入力端子から見た入力インピーダンスを、終端素子の極性を反転したインピーダンスに変換するようにも構成することもできる。

また、本発明は、加算器、反転増幅器、位相反転器を備え、前記加算器の２つの入力の一方を入力端子、あるいは終端素子接続端子に、前記加算器の他方の入力を終端素子接続端子、あるいは入力端子に接続すると共に、前記加算器出力を前記増幅器に加え、前記増幅器出力を２つに分け、一方の出力を帰還抵抗を通じて終端素子接続端子、あるいは入力端子に帰還することにより負帰還回路を構成し、他方の出力を位相反転器と帰還抵抗を通じて入力端子、あるいは終端素子接続端子に帰還することにより正帰還回路を構成することにより、入力端子から見た入力インピーダンスを、終端素子の極性を反転したインピーダンスに変換するように構成してもよい。

また、本発明は、加算器、反転増幅器、位相反転器を備え、前記加算器の２つの入力の一方を入力端子、あるいは終端素子接続端子に、前記加算器の他方の入力を終端素子接続端子、あるいは入力端子に接続すると共に、前記加算器出力を前記増幅器に加え、前記増幅器出力を２つに分け、一方の出力を位相反転器と帰還抵抗を通じて終端素子接続端子、あるいは入力端子に帰還することにより正帰還回路を構成し、他方の出力を帰還抵抗を通じて入力端子、あるいは終端素子接続端子に帰還することにより負帰還回路を構成することにより、入力端子から見た入力インピーダンスを、終端素子の極性を反転したインピーダンスに変換するように構成することもできる。

また、本発明は、２つの反転増幅器、位相反転器を備え、一方の反転増幅器の入力を入力端子、あるいは終端素子接続端子に、他方の反転増幅の入力を終端素子接続端子、あるいは入力端子に接続すると共に、２つの反転増幅器出力を並列接続し、前記反転増幅器の出力を２つに分け、一方の出力を位相反転器と帰還抵抗を通じて終端素子接続端子、あるいは入力端子に帰還することにより正帰還回路を構成し、他方の出力を帰還抵抗を通じて入力端子、あるいは終端素子接続端子に帰還することにより負帰還回路を構成することにより、入力端子から見た入力インピーダンスを、終端素子の極性を反転したインピーダンスに変換するようにしてもよい。

さらに、本発明は、２つの反転増幅器およびコレクタ−エミッタ分割回路や変成器等の平衡出力回路を備え、一方の反転増幅器の入力を入力端子、あるいは終端素子接続端子に、他方の反転増幅器の入力を終端素子接続端子、あるいは入力端子に接続すると共に、２つの反転増幅器出力を並列接続し、前記反転増幅器の出力を前記コレクタ−エミッタ分割回路や変成器等の平衡出力回路に加えて、反転増幅器の入力信号と同相出力および逆相出力を得て、この同相出力または逆相出力から帰還抵抗を通じて入力端子、あるいは終端素子接続端子に帰還することにより負帰還回路を構成し、前記平衡出力回路から帰還抵抗を通じて終端素子接続端子あるいは入力端子に帰還することにより負帰還回路を構成することにより、入力端子から見た入力インピーダンスを、終端素子の極性を反転したインピーダンスに変換するように構成することも可能である。

上記構成によれば、簡単な回路で高周波帯でも使用できる負性インピーダンス変換器を構成することができる。したがって本発明の負性インピーダンス変換器を用いれば、負性キャパシタや負性インダクタを容易に得ることができるから、容量値、インダクタンス値等の補正や負性インピーダンスを必要とするフィルタの構成が容易となる。

発明に係る負性インピーダンス変換器を実施するための最良の形態について図を参照して詳細に説明する。
図１は負性インピーダンス変換器を示す等価回路である。図１において、１，２は負性インピーダンスを呈する本回路の入力端子、３，４は終端素子接続用端子、ＡＤＤは加算器、ＡＭＰは増幅器、ＩＮＶは位相反転回路、Ｒ_１、Ｒ_２は帰還抵抗、Ｖ_１、Ｖ_２、Ｖ_３は各接続点の電圧、I_１は回路の電流、Ｚは終端用インピーダンスである。ＡＭＰを同相増幅器とし、その増幅度をＡ_１、位相反転回路ＩＮＶの増幅度を−１とすれば、つぎの（１）、（２）、（３）式が成立する。

この３式を集約、整理すれば端子１，２より本回路を見た入力インピーダンスＺ_１はすなわちＶ_１／Ｉ_１として、式（４）が得られる。

式（４）でＡ_１≫１とすると、

となり、通常のインピーダンス変換器と同じ結果を得る。

以上の説明は、位相反転回路ＩＮＶが加算器２入力のうちの入力端子側に入っている場合であったが、これは加算器２入力の何れの側に挿入してもよく、図２の等価回路は位相反転回路ＩＮＶを終端素子側に入れた場合である。増幅器が同相増幅器ならば、この反転回路を入れた方が負帰還回路となり、増幅器が反転増幅器とすれば、この位相反転回路を入れた方が正帰還回路となる。したがって、単なる増幅器と加算器と位相反転回路(利得＝−1)を用いる方が、より簡単で増幅度も取れると云える。この場合、増幅器と加算器は、通常のエミッタ接地形増幅器２つのコレクタを並列に接続すればよく、この方法によれば、殆ど合成損失なく加算できる。それは、通常、コレクタ出力抵抗よりも負荷抵抗の方がかなり小さいから、並列に接続しても負荷抵抗の値には殆ど影響を与えないからである。また、この反転回路の代わりにコレクタ−エミッタ分割回路を用いてもよいし、場合によっては変成器等の平衡出力を有する回路を用いてもよい。

これら個々についての詳細説明は省略するが、増幅器、位相反転器の増幅度が同じならば、すべて式（４）と同じ結果が得られる。また、位相反転器の増幅度が−１でない場合はＲ_１またはＲ_２が変わったのと同じである。増幅度Ａ_１は、一般に、大きければ大きいほど変換リアクタンス値の誤差は小さくなる。簡単にするため、式（４）においてＲ_１＝Ｒ_２＝Ｚ＝１ｋΩとしたとき、変換誤差を５％に抑えるには増幅度Ａ_１は３８ｄＢあればよく、４６ｄＢ得られれば変換誤差は２％にすることができる。４０ｄＢ程度の増幅度ならば、通常のエミッタ接地形増幅回路で容易に得ることができる。

図３に本発明の一実施例を示す。図３において、１，２は負性インピーダンスを呈する本回路の入力端子、３，４は終端素子接続用端子、Ｃ_Ｚは終端用キャパシタ、Ｔ_１，Ｔ_２，Ｔ_３はトランジスタ、Ｒ_１、Ｒ_２は帰還抵抗、Ｒ_ｂはバイアス電流設定抵抗、Ｖ_ｃｃは電源である。Ｔ_１，Ｔ_２はエミッタ接地形増幅器で加算器を兼用している。Ｔ_３はコレクタ−エミッタ分割形増幅器で平衡出力回路を構成し、両出力ともほぼゲイン１で、コレクタ側は位相が反転されている。エミッタ接地形増幅器は反転増幅器であるから、図中矢印ｐで示す方が正帰還回路であり、矢印ｎで示す方が負帰還回路である。バイアス電流設定抵抗Ｒ_ｂは終端用キャパシタＣ_Ｚと並列になるので抵抗値の十分大きいものにする必要があるが、この構成では１００ｋΩ程度になるから、通常の場合は十分である。
これによって、入力端子１，２から見た入力インピーダンスは、Ｒ_１＝Ｒ_２の場合、−Ｃ_Ｚになるが、終端素子接続用端子３，４にインダクタＬ_Ｚを接続すれば、勿論−Ｌ_Ｚになる。

また、コレクタ−エミッタ分割回路は、その入力信号に対し同相と逆相の両出力を持つ回路であるが、このような出力を持つ回路は変成器を用いても得られる。すなわち２次側巻き線の中点を接地すれば、巻き線両端の出力はその入力に対し同相と逆相であるから、コレクタ−エミッタ分割回路の代わりに使用することが出来る。この場合、使用周波数帯域は変成器のそれによって制限されるが、回路構成は若干簡単になる。
尚、上述した実施例は、バイポーラトランジスタを用いて構成したが、勿論、電界効果トランジスタ（ＦＥＴ）を用いても構成できることは当然である。

本発明の原理を説明するための回路系統図である。本発明の原理を説明するための回路系統図である。本発明の一実施例を説明するための回路構成図である。

符号の説明

１，２負性インピーダンス端子
３，４終端素子接続用端子
ＡＤＤ加算器
ＡＭＰ増幅器
ＩＮＶ位相反転回路
Ｖ_１、Ｖ_２、Ｖ_３接続点の電圧
Ｉ_１回路の電流
Ｚ終端用インピーダンス
Ｔ_１,Ｔ_２,Ｔ_３トランジスタ
Ｒ_１、Ｒ_２帰還抵抗
Ｒ_ｂバイアス電流設定抵抗
Ｖ_ｃｃ電源

Claims

加算器、同相増幅器、位相反転器を備え、前記加算器の２つの入力の一方を入力端子、あるいは終端素子接続端子に、前記加算器の他方の入力を終端素子接続端子、あるいは入力端子に接続すると共に、前記加算器出力を前記増幅器に加え、前記増幅器出力を２つに分け、一方の出力を帰還抵抗を通じて終端素子接続端子、あるいは入力端子に帰還することにより正帰還回路を構成し、他方の出力を位相反転器と帰還抵抗を通じて入力端子、あるいは終端素子接続端子に帰還することにより負帰還回路を構成することにより、入力端子から見た入力インピーダンスを、終端素子の極性を反転したインピーダンスに変換することを特徴とする負性インピーダンス変換器。
加算器、同相増幅器、位相反転器を備え、前記加算器の２つの入力の一方を入力端子、あるいは終端素子接続端子に、前記加算器の他方の入力を終端素子接続端子、あるいは入力端子に接続すると共に、前記加算器出力を前記増幅器に加え、前記増幅器出力を２つに分け、一方の出力を位相反転器と帰還抵抗を通じて終端素子接続端子、あるいは入力端子に帰還することにより負帰還回路を構成し、他方の出力を帰還抵抗を通じて入力端子、あるいは終端素子接続端子に帰還することにより正帰還回路を構成することにより、入力端子から見た入力インピーダンスを、終端素子の極性を反転したインピーダンスに変換することを特徴とする負性インピーダンス変換器。
加算器、反転増幅器、位相反転器を備え、前記加算器の２つの入力の一方を入力端子、あるいは終端素子接続端子に、前記加算器の他方の入力を終端素子接続端子、あるいは入力端子に接続すると共に、前記加算器出力を前記増幅器に加え、前記増幅器出力を２つに分け、一方の出力を帰還抵抗を通じて終端素子接続端子、あるいは入力端子に帰還することにより負帰還回路を構成し、他方の出力を位相反転器と帰還抵抗を通じて入力端子、あるいは終端素子接続端子に帰還することにより正帰還回路を構成することにより、入力端子から見た入力インピーダンスを、終端素子の極性を反転したインピーダンスに変換することを特徴とする負性インピーダンス変換器。
加算器、反転増幅器、位相反転器を備え、前記加算器の２つの入力の一方を入力端子、あるいは終端素子接続端子に、前記加算器の他方の入力を終端素子接続端子、あるいは入力端子に接続すると共に、前記加算器出力を前記増幅器に加え、前記増幅器出力を２つに分け、一方の出力を位相反転器と帰還抵抗を通じて終端素子接続端子、あるいは入力端子に帰還することにより正帰還回路を構成し、他方の出力を帰還抵抗を通じて入力端子、あるいは終端素子接続端子に帰還することにより負帰還回路を構成することにより、入力端子から見た入力インピーダンスを、終端素子の極性を反転したインピーダンスに変換することを特徴とする負性インピーダンス変換器。
２つの反転増幅器、位相反転器を備え、一方の反転増幅器の入力を入力端子、あるいは終端素子接続端子に、他方の反転増幅の入力を終端素子接続端子、あるいは入力端子に接続すると共に、２つの反転増幅器出力を並列接続し、前記反転増幅器の出力を２つに分け、一方の出力を位相反転器と帰還抵抗を通じて終端素子接続端子、あるいは入力端子に帰還することにより正帰還回路を構成し、他方の出力を帰還抵抗を通じて入力端子、あるいは終端素子接続端子に帰還することにより負帰還回路を構成することにより、入力端子から見た入力インピーダンスを、終端素子の極性を反転したインピーダンスに変換することを特徴とする負性インピーダンス変換器。
２つの反転増幅器およびコレクタ−エミッタ分割回路や変成器等の平衡出力回路を備え、一方の反転増幅器の入力を入力端子、あるいは終端素子接続端子に、他方の反転増幅器の入力を終端素子接続端子、あるいは入力端子に接続すると共に、２つの反転増幅器出力を並列接続し、前記反転増幅器の出力を前記コレクタ−エミッタ分割回路や変成器等の平衡出力回路に加えて、反転増幅器の入力信号と同相出力および逆相出力を得て、この同相出力または逆相出力から帰還抵抗を通じて入力端子、あるいは終端素子接続端子に帰還することにより負帰還回路を構成し、前記平衡出力回路から帰還抵抗を通じて終端素子接続端子あるいは入力端子に帰還することにより負帰還回路を構成することにより、入力端子から見た入力インピーダンスを、終端素子の極性を反転したインピーダンスに変換することを特徴とする負性インピーダンス変換器。