JP2007181032A - トランスコンダクタ、積分器及びフィルタ回路 - Google Patents

Abstract

【課題】完全差動型のトランスコンダクタについて、差動出力の同相動作点を安定させ、さらに、消費電力及びチップ面積を低減し、ノイズ特性を向上する。
【解決手段】差動電圧信号を受け、差動電流信号を出力するトランスコンダクタとして、差動電圧信号を受け、シングルエンドの電流信号を出力する二つのトランスコンダクタ（１０⁺、１０^-）を備えたものとする。ここで、二つのトランスコンダクタ（１０⁺、１０^-）の一方の反転入力端と他方の非反転入力端とは互いに接続されている。本トランスコンダクタは、二つのトランスコンダクタ（１０⁺、１０^-）のそれぞれから出力された電流信号を差動電流信号として出力する。
【選択図】図１

Description

本発明は、トランスコンダクタに関し、特に、入出力がいずれも差動信号である完全差動型のトランスコンダクタ、及びそのようなトランスコンダクタを備えた積分器及びフィルタ回路に関する。

Ｌｏｗ−ＩＦの無線アーキテクチャに用いられる複素フィルタは、ダウンコンバージョンの過程で所望波と同じ帯域に折り返されるイメージ信号を効率的に除去する役割を担っている。複素フィルタを用いることにより高いＱ値を持つイメージ除去フィルタが不要となるため、無線システムの１チップ化、低コスト化を進める上で複素フィルタは重要なパーツの一つとして認識されている。

ところで、携帯性向上等の観点から近年の無線システムには低電力化が強く求められている。したがって、複素フィルタの低電力化も重要な課題の一つである。当初、複素フィルタとしてオペアンプを用いた構成のものが提案された（例えば、特許文献１参照）。その後、より低電力化が図れるＧｍ−Ｃ構成の複素フィルタ（以下、Ｇｍ−Ｃフィルタともいう。）が提案されている（例えば、特許文献２参照）。
特許第２９８８５８３号 特許第３５８４８９３号

Ｇｍ−Ｃフィルタとは、電圧信号を電流信号に変換するトランスコンダクタ（Ｇｍ）及び当該電流信号を積分する容量（Ｃ）から構成したフィルタである。Ｇｍ−Ｃフィルタはオペアンプを用いたフィルタよりも線形性に劣るため完全差動構成をとることが多い。このため、差動出力のバイアス点（同相動作点ともいう）を安定させるべく同相帰還回路が必要となる。

完全差動型のＧｍ−Ｃフィルタは、その構成上、同相発振を引き起こすことがある。したがって、完全差動型のＧｍ−Ｃフィルタにおいては同相電位を安定させることが非常に重要である。このため、従来の完全差動型のＧｍ−Ｃフィルタでは比較的大きな同相帰還回路を設けている。特に、完全差動型のＧｍ−Ｃフィルタで複素フィルタを構成する場合には、複素フィルタの構成上、同相電位が非常に不安定になるため、より大規模な同相帰還回路を設ける必要がある。しかし、大規模な同相帰還回路はチップ面積及び消費電力の増大の要因となる。また、同相電位安定化のために信号ラインの同相電流を増加させるといった手段も考えられるが、これはノイズ特性劣化の要因となる。

図１０は、従来の完全差動型トランスコンダクタの構成を示す。当該トランスコンダクタは差動電圧信号（Ｖｉｎ⁺−Ｖｉｎ^-）を差動電流信号（Ｉｏｕｔ⁺−Ｉｏｕｔ^-）に変換する電圧電流変換回路として動作する。従来のトランスコンダクタは１００倍程度の高い同相ゲインを有している。このため、電圧信号Ｖｉｎ⁺及びＶｉｎ^-のそれぞれの入力端がＨレベル（又はＬレベル）のとき電流信号Ｉｏｕｔ⁺及びＩｏｕｔ^-のそれぞれの出力端はＬレベル（又はＨレベル）となる。すなわち、従来のトランスコンダクタは、入力電圧信号の微少な同相変化に対して出力差動信号の同相電位が大きく変化するという特性を有している。そこで、出力端の電圧を安定させるために出力端の電圧を監視して差動電流信号のバイアス調整を行う同相帰還回路（ＣＭＦＢ）が必要となる。さらに、同相帰還を安定させるために位相補償容量も必要となる。

図１１は、完全差動型トランスコンダクタ及び容量から構成された複素フィルタの構成を示す。複素フィルタは、Ｉフィルタ１００、Ｑフィルタ２００及びジャイレータ３００の大きく３つの部分に分けることができる。ジャイレータ３００は、Ｉフィルタ１００とＱフィルタ２００とを直交位相関係で結ぶ役割をしており、同相電圧で見た場合、交差接続されたインバータからなるラッチに等しい動作をする。すなわち、Ｉフィルタ１００及びＱフィルタ２００のいずれか一方におけるトランスコンダクタＧｍの同相出力端電圧がＨレベル（又はＬレベル）のとき、他方におけるトランスコンダクタＧｍの同相出力端電圧はＬレベル（又はＨレベル）となるように正帰還がかかる。さらに、ジャイレータ部分のｇｍ値はそれ以外の箇所よりも数倍以上大きくするのが普通であるため、正帰還の働きはより一層きつくなる。この結果、複素フィルタ全体としては、図１１中にＨ及びＬで示したように、市松模様状に同相電圧の正帰還がかかった状態となり、不安定となる。

したがって、従来の完全差動型トランスコンダクタで複素フィルタを構成する場合、ジャイレータにおける正帰還よりも高いゲインで、かつ、より高速に同相電位を安定化させる同相帰還回路が必要不可欠となる。しかし、このような同相帰還回路は消費電力が大きく、また、チップの低電力化の妨げとなる。また、信号ラインに電流源などのノイズ発生因子を繋ぐことから、ノイズ特性を劣化させる要因となる。さらに、同相帰還を安定させるために比較的大きな位相補償容量が必要となり、チップ面積の増大の要因となる。

上記問題に鑑み、本発明は、完全差動型のトランスコンダクタについて、差動出力の同相動作点を安定させ、さらに、消費電力及びチップ面積の低減並びにノイズ特性の向上を課題とする。また、このようなトランスコンダクタを用いた積分器及びフィルタ回路を提供する。

上記課題を解決するために本発明が講じた手段は、差動電圧信号を受け、差動電流信号を出力するトランスコンダクタとして、前記差動電圧信号を受け、シングルエンドの電流信号を出力する第１及び第２のトランスコンダクタを備え、前記第１及び第２のトランスコンダクタの一方の反転入力端と他方の非反転入力端とは互いに接続されており、前記第１及び第２のトランスコンダクタのそれぞれから出力された電流信号を前記差動電流信号として出力するものとする。

これによると、反転入力端と非反転入力端とが互いに接続された第１及び第２のトランスコンダクタからのシングルエンド出力が本発明に係るトランスコンダクタの差動出力となるため、その同相動作点は差動入力の同相変動に対して強いものとなる。したがって、同相帰還回路を特に設けなくとも差動出力の同相動作点が安定するため、その分、消費電力及びチップ面積を低減することができる。また、同相電圧安定化のための電流源などのノイズ発生要因を信号ラインに繋がずに済むことから、ノイズ特性を向上させることができる。

具体的には、前記第１及び第２のトランスコンダクタのそれぞれは、前記差動電圧信号の正側及び負側のそれぞれが入力される第１及び第２の電圧電流変換回路と、入力側及び出力側に前記第１及び第２の電圧電流変換回路のそれぞれが接続されたカレントミラー回路とを有し、前記第２の電圧電流変換回路と前記カレントミラー回路との接続点から前記シングルエンドの電流信号を出力するものである。

より具体的には、前記第１及び第２の電圧電流変換回路のそれぞれは、ゲートに電圧信号を受け、ソースが所定の電圧ノードに接続されたトランジスタである。

これによると、第１及び第２の電圧電流変換回路が、例えば、ソース接地された差動ペアのトランジスタで実現されることによって、消費電力のさらなる低減及び線形性の向上が可能となる。

好ましくは、上記のトランスコンダクタは、前記第１及び第２のトランスコンダクタのそれぞれにおけるカレントミラー回路の入力側及び出力側のいずれか一方に接続された第１及び第２の可変電流源と、当該トランスコンダクタの差動出力の動作点電圧と基準電圧との差に基づいて、前記第１及び第２の可変電流源を制御する同相帰還回路とを備えたものとする。

これによると、差動出力の同相動作電圧を精度よく所望電圧に一致させて安定させることができる。なお、トランスコンダクタの同相ゲインが小さいため、同相帰還のループゲインを小さくすることができ、同相帰還回路の付加に伴う消費電力及びチップ面積の増大並びにノイズ特性の劣化は特に問題とはならない。

具体的には、前記第１及び第２の可変電流源のそれぞれは、前記第１及び第２のトランスコンダクタのそれぞれにおけるカレントミラー回路の出力側に接続されている。

また、具体的には、前記第１及び第２の可変電流源のそれぞれは、ゲートに前記同相帰還回路の出力を受け、ソースが所定の電圧ノードに接続されたトランジスタである。

また、好ましくは、上記のトランスコンダクタは、前記第１及び第２のトランスコンダクタのそれぞれにおけるカレントミラー回路の入力側及び出力側のいずれか一方に接続された第１及び第２の定電流源を備えているものとする。

これによると、同相帰還回路並びに第１及び第２の可変電流源による差動出力の同相動作点の制御の幅が広くなる。

また、具体的には、前記第１及び第２のトランスコンダクタのそれぞれは、複数の差動電圧信号を受けるものである。

より具体的には、前記第１及び第２のトランスコンダクタのそれぞれは、前記複数の差動電圧信号の正側のそれぞれが入力される並列に接続された複数の電圧電流変換回路を有する第１の電圧電流変換回路群と、前記複数の差動電圧信号の負側のそれぞれが入力される並列に接続された複数の電圧電流変換回路を有する第２の電圧電流変換回路群と、入力側に前記第１の電圧電流変換回路群における複数の電圧電流変換回路のそれぞれが接続され、出力側に前記第２の電圧電流変換回路群における複数の電圧電流変換回路のそれぞれが接続されたカレントミラー回路とを有し、前記第２の電圧電流変換回路における複数の電圧電流変換回路のそれぞれと前記カレントミラー回路との接続点から前記シングルエンドの電流信号を出力するものである。

より具体的には、前記第１及び第２の電圧電流変換回路群における複数の電圧電流変換回路のそれぞれは、ゲートに電圧信号を受け、ソースが所定の電圧ノードに接続されたトランジスタである。

一方、本発明が講じた手段は、積分器として、上記のトランスコンダクタと、前記トランスコンダクタの差動出力端間に接続された容量とを備えたものとする。

また、積分器として、上記のトランスコンダクタと、前記第１のトランスコンダクタにおけるカレントミラー回路の入出力端間に接続された容量と、前記第２のトランスコンダクタにおけるカレントミラー回路の入出力端間に接続された容量とを備えたものとする。

また、積分器として、上記のトランスコンダクタと、前記第１のトランスコンダクタの出力端と前記同相帰還回路の出力端との間に接続された容量と、前記第２のトランスコンダクタの出力端と前記同相帰還回路の出力端との間に接続された容量とを備えたものとする。

これによると、第１及び第２のトランスコンダクタのそれぞれの出力端と同相帰還回路の出力端との間に接続された容量が、フィルタ容量としてだけではなく同相帰還の位相補償容量としても機能し、差動出力の同相動作点がより安定する。

また、積分器として、上記のトランスコンダクタと、前記トランスコンダクタの差動出力端間に接続された容量と、前記第１のトランスコンダクタの出力端と前記同相帰還回路の出力端との間に接続された容量と、前記第２のトランスコンダクタの出力端と前記同相帰還回路の出力端との間に接続された容量と、前記第１のトランスコンダクタにおけるカレントミラー回路の入出力端間に接続された容量と、前記第２のトランスコンダクタにおけるカレントミラー回路の入出力端間に接続された容量とを備えたものとする。

これによると、カレントミラー回路の入出力端に接続された容量が、フィルタ容量としてだけではなくカレントミラー回路による信号遅延を打ち消す役割を果たし、当該積分器の高周波特性が向上する。

一方、本発明が講じた手段は、フィルタ回路として、上記のいずれかの積分器を備えたものとする。

以上説明したように、本発明によると、低電力、低ノイズ、高線形、そして小面積（すなわち、低コスト）のトランスコンダクタ、積分器及びフィルタ回路を実現することができる。

以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。

（第１の実施形態）
図１は、第１の実施形態に係るトランスコンダクタの構成を示す。本トランスコンダクタは、差動電圧信号を受け、シングルエンドの電流信号を出力するトランスコンダクタ１０Ａ⁺及び１０Ａ^-からなる。トランスコンダクタ１０Ａ⁺及び１０Ａ^-の一方の反転入力端と他方の非反転入力端とは互いに接続されている。トランスコンダクタ１０Ａ⁺及び１０Ａ^-には、それぞれ、差動電圧信号（Ｖｉｎ⁺−Ｖｉｎ^-）及び（Ｖｉｎ^-−Ｖｉｎ⁺）が入力される。そして、トランスコンダクタ１０Ａ⁺及び１０Ａ^-のシングルエンド出力端からは、それぞれ、電流信号Ｉｏｕｔ⁺及びＩｏｕｔ^-が出力される。

具体的には、トランスコンダクタ１０Ａ（トランスコンダクタ１０Ａ⁺及び１０Ａ^-を特に区別しない場合には添字を省略して参照する。その他の符号についても同様である。）は、電圧電流変換回路としてのトランジスタ１０１及び１０２、及びカレントミラー回路１０３Ａを備えている。カレントミラー回路１０３Ａはトランジスタ１０４及び１０５から構成される。カレントミラー回路１０３Ａの入力側にはトランジスタ１０１が接続され、出力側にはトランジスタ１０２が接続されている。

本トランスコンダクタにおいて、差動電流信号（Ｉｏｕｔ⁺−Ｉｏｕｔ^-）は、トランスコンダクタ１０Ａ⁺及び１０Ａ^-のそれぞれにおけるカレントミラー回路１０３Ａの出力側から出力される。したがって、本トランスコンダクタの差動出力の同相動作点は自ずと電源電圧とグランド電圧との間の適当なところで安定する。同相ゲインという点で見れば、本トランスコンダクタの同相ゲインは“１”程度であり、従来の完全差動型のトランスコンダクタの１００分の１程度となっている。これは、本トランスコンダクタの同相電圧が従来の１００倍程度安定していることを意味する。

以上、本実施形態によると、同相帰還回路を特に設けなくともトランスコンダクタの出力端電圧を安定させることができる。すなわち、低電力かつ小面積でノイズ特性にも優れたトランスコンダクタを実現することができる。また、電源ノードとグランドノードとの間に直列に挿入されるトランジスタの段数が２段であるため、本トランスコンダクタは低電圧動作可能であり、消費電力が比較的小さくて済む。低電圧動作可能であることは、トランジスタ１０１、１０２、１０４及び１０５として、ゲート酸化膜が薄く電流効率が高い低耐圧トランジスタを用いることができることを意味する。このように、低耐圧トランジスタを用いることにより、さらなる低電力化を図ることができる。

本実施形態に係るトランスコンダクタは、２個のトランスコンダクタ１０Ａ⁺及び１０Ａ^-から構成されるため、従来の完全差動型トランスコンダクタ（図１０参照）よりも回路規模が大きいように見えるかもしれない。しかし、トランスコンダクタ１０Ａは差動電流信号の正側及び負側のいずれか一方のみを出力すればよいため、トランジスタ１０１及び１０２のｇｍ値は従来の半分でよい。すなわち、トランジスタ１０１及び１０２のサイズは従来の半分で済み、回路規模としては従来の完全差動型トランスコンダクタと同等である。しかし、上述したように、本実施形態に係るトランスコンダクタは同相帰還回路を必要としないため、その分、同相帰還回路を必要とする従来型よりも総合的には回路規模を小さくすることができる。

なお、トランジスタ１０１及び１０２を図１に示したものとは別形態の電圧電流変換回路に置換してもよい。しかし、好ましくは電圧電流変換回路として図１に示したように単体のトランジスタ１０１及び１０２を用いるものとする。これらトランジスタ１０１及び１０２は飽和領域で動作し、ゲート間に印加される差動電圧信号（Ｖｉｎ⁺−Ｖｉｎ^-）に比例した差動電流信号（Ｉｏｕｔ⁺−Ｉｏｕｔ^-）がトランジスタ１０１及び１０２のドレインから出力される。このように、トランジスタ１０１及び１０２を用いることでｇｍ／Ｉｄｓ（Ｉｄｓはドレイン−ソース間に流れる電流）が高い、高電流効率かつ低消費電力の電圧電流変換回路が実現可能である。また、トランジスタ１０１及び１０２はソースが接地された差動ペア（疑似差動構成）であるため、線形性も高く保たれる。なお、トランジスタ１０１及び１０２のゲート−ソース間電圧を高くしてこれらトランジスタをより深い飽和領域で動作させることが好ましい。これにより、より高い線形性を得ることができる。

また、カレントミラー回路１０３Ａをカスコードタイプのものに置換してもよい。図２は、本実施形態に係るトランスコンダクタの別例の構成を示す。本トランスコンダクタは、トランスコンダクタ１０Ｂ⁺及び１０Ｂ^-からなる。トランスコンダクタ１０Ｂにおけるカレントミラー回路１０３Ｂは、図１に示したカレントミラー回路１０３Ａにおけるトランジスタ１０４及び１０５のそれぞれに、ゲートにバイアス電圧Ｖｂが印加されたトランジスタ１０６及び１０７を直列接続したものである。このようなカスコードタイプのカレントミラー回路１０３Ｂを用いることにより、本トランスコンダクタの出力電流の定電流性が向上する。

また、本実施形態に係るトランスコンダクタは、図１１に示したような複数の差動入力のトランスコンダクタに変形することも可能である。図３は、本実施形態に係るトランスコンダクタの別例の構成を示す。本トランスコンダクタは、トランスコンダクタ１０Ｃ⁺及び１０Ｃ^-からなり、二つの差動電圧信号（Ｖｉｎ１⁺−Ｖｉｎ１^-）及び（Ｖｉｎ２⁺−Ｖｉｎ２^-）を受け、差動電流信号（Ｉｏｕｔ⁺−Ｉｏｕｔ^-）を出力する。トランスコンダクタ１０Ｃは、図１に示したカレントミラー回路１０３Ａ、電圧電流変換回路群としての並列に接続されたトランジスタ１０１及び１０８、及び電圧電流変換回路群としての並列に接続されたトランジスタ１０２及び１０９からなる。トランジスタ１０１及び１０８はカレントミラー回路１０３Ａの入力側に、トランジスタ１０２および１０９はカレントミラー回路１０３Ａの出力側にそれぞれ接続されている。このように、トランスコンダクタの入力段のみを並列化してカレントミラー回路１０３Ａを共用することにより、容易にトランスコンダクタの多入力化が実現できる。

（第２の実施形態）
第１の実施形態に係るトランスコンダクタでは、例えば、図１に示したように疑似差動構成のトランジスタ１０１及び１０２によって電圧電流変換が行われる。したがって、これらトランジスタ１０１及び１０２のｇｍ値がそのままトランスコンダクタのｇｍ値となる。すなわち、第１の実施形態に係るトランスコンダクタのｇｍ値は差動電圧信号（Ｖｉｎ⁺−Ｖｉｎ^-）の同相動作点に影響される。さらに言うと、第１の実施形態に係るトランスコンダクタの差動出力の動作点は、入力動作点以外にも、環境温度、電源電圧及びプロセスばらつき等により変動する。出力動作点の変動は、特に、複数のトランスコンダクタが縦続接続されるアプリケーション、例えば、図１１に示したようなＧｍ−Ｃフィルタなどでは特性劣化の要因となる。したがって、第１の実施形態に係るトランスコンダクタについてさらに出力動作点を安定化させることが求められる。以下に説明する第２の実施形態に係るトランスコンダクタは出力動作点をより正確に制御可能にするものである。

図４は、第２の実施形態に係るトランスコンダクタの構成を示す。本トランスコンダクタは、第１の実施形態に係るトランスコンダクタ２０に、さらに、可変電流源２１⁺及び２１^-、同相帰還回路２２、及び定電流源２３⁺及び２３^-を設けたものである。なお、図４においてトランスコンダクタ２０の内部構成の記載を一部省略している。

可変電流源２１⁺及び２１^-は、本トランスコンダクタの差動出力の正側及び負側にそれぞれ接続され、本トランスコンダクタの出力端に可変電流を供給する。可変電流源２１から供給される電流量が多いほど同相出力端電圧は上昇する。具体的には、可変電流源２１は、ドレインが電源ノードに接続され、ゲートに同相帰還回路２２からの制御信号が与えられるトランジスタで実現可能である。

同相帰還回路２２は、本トランスコンダクタの出力端電圧Ｖｏｕｔ⁺及びＶｏｕｔ^-から差動出力の動作点電圧を検出し、当該検出した電圧と基準電圧Ｖｒｅｆとの差に基づいて、可変電流源２１⁺及び２１^-を制御する。具体的には、同相帰還回路２２は、出力端電圧Ｖｏｕｔ⁺及びＶｏｕｔ^-の中間電圧及び基準電圧Ｖｒｅｆが入力される差動増幅器で実現可能である。

定電流源２３⁺及び２３^-は、トランスコンダクタ２０における二つのカレントミラー回路１０３のそれぞれの入力側に接続され、各接続点に定電流を供給する。カレントミラー回路１０３の入力側に定電流が供給されることによって、カレントミラー回路１０３の出力側、すなわち、本トランスコンダクタの同相出力端の電圧は下降する。可変電流源２１を単体のトランジスタなどで実現した場合、出力端電圧を初期値以下にすることはできない。このため、定電流源２３を設けて、出力端電圧をあらかじめ低くしておくことにより、可変電流源２１による出力端電圧の制御の幅が広がる。定電流源２３は特に省略しても構わない。

ところで、本トランスコンダクタは同相帰還回路２２を備えているが、そのゲインは、トランスコンダクタ２０の出力動作点がすでにある程度安定しているため、従来よりも１〜２桁小さいもので十分である。すなわち、同相帰還回路２２はごく小規模なもので十分である。したがって、同相帰還回路２２の付加に伴う消費電力及び回路規模の増大は特に問題とはならない。また、本トランスコンダクタでは信号ラインに可変電流源２１及び定電流源２３が繋がれているが、これら電流源から供給される電流はごく小さなものであるよい。その理由は、本トランスコンダクタの同相電圧が、可変電流源２１及び定電流源２３の電流に対して大きな感度で反応するからである。例えば、可変電流源２１の微少な電流によって出力動作点の電圧を大きく変化させることができる。したがって、可変電流源２１及び定電流源２３の付加に伴う消費電力及び回路規模の増大は特に問題とならない。さらに、電流源から発生するノイズはその電流値に比例するが、上述のとおり可変電流源２１及び定電流源２３から供給される電流はごく小さなものでよいため、これら電流源から発生するノイズは十分に低いレベルに保つことができる。

以上、本実施形態によると、トランスコンダクタの差動出力の動作点電圧をより高精度に制御することができ、出力動作点がより一層安定する。これは、Ｇｍ−Ｃフィルタなどを構成する場合には特に有利である。

なお、図１０に示したように、同相帰還の安定化のために差動出力端と同相帰還回路２２の出力端との間に位相補償容量を設けてもよい。本実施形態に係るトランスコンダクタでは同相帰還ループのゲインは非常に小さい。したがって、位相補償容量は小さいものでよいため、特に回路規模の増大につながるものではない。

また、定電流源２３をカレントミラー回路１０３の出力側から定電流を引き抜く定電流源としてもよい。また、可変電流源２１をカレントミラー回路１０３の出力側から可変電流を引き抜く可変電流源とするとともに、定電流源２３をカレントミラー回路１０３の入力側から定電流を引き抜く定電流源としてもよい。また、可変電流源２１をカレントミラー回路１０３の出力側から可変電流を引き抜く可変電流源とするとともに、定電流源２３をカレントミラー回路１０３の出力側に定電流を供給する定電流源としてもよい。なお、カレントミラー回路１０３の出力側から可変電流を引き抜く可変電流源は、具体的には、ソースがグランドノードに接続され、ゲートに同相帰還回路２２からの制御信号が与えられるトランジスタで実現可能である。

また、カレントミラー回路１０３の出力側に定電流を供給し、入力側に可変電流を供給するようにしてもよい。図５は、本実施形態に係るトランスコンダクタの別例の構成を示す。本トランスコンダクタにおいて、可変電流源２１⁺及び２１^-は、トランスコンダクタ２０における二つのカレントミラー回路１０３のそれぞれの入力側に接続され、各接続点に可変電流を供給する。定電流源２３⁺及び２３^-は、本トランスコンダクタの差動出力の正側及び負側にそれぞれ接続され、本トランスコンダクタの出力端に定電流を供給する。このようにトランスコンダクタの構成を変更しても上述した効果が奏される。しかし、可変電流源２１をカレントミラー回路１０３の入力側に繋ぐと同相帰還ループが長くなり、その分同相帰還が不安定になってしまうため、したがって、好ましくは、図４に示したようにカレントミラー回路１０３の出力側に可変電流源２３を繋ぐようにする。

なお、図５に示した別例に関して、定電流源２３をカレントミラー回路１０３の入力側から定電流を引き抜く定電流源としてもよい。また、可変電流源２１をカレントミラー回路１０３の入力側から可変電流を引き抜く可変電流源とするとともに、定電流源２３をカレントミラー回路１０３の出力側から定電流を引き抜く定電流源としてもよい。また、可変電流源２１をカレントミラー回路１０３の入力側から可変電流を引き抜く可変電流源とするとともに、定電流源２３をカレントミラー回路１０３の入力側に定電流を供給する定電流源としてもよい。なお、カレントミラー回路１０３の入力側から可変電流を引き抜く可変電流源は、具体的には、ソースがグランドノードに接続され、ゲートに同相帰還回路２２からの制御信号が与えられるトランジスタで実現可能である。

（第３の実施形態）
上記の各実施形態に係るトランスコンダクタに容量を付加することで積分器が構成される。例えば、図４に示したトランスコンダクタの場合、容量を接続する箇所は、差動出力端間、差動出力端と同相帰還回路２２の出力端との間、及びカレントミラー回路１０３の入出力端間の３箇所である。図６は、第３の実施形態に係る積分器の構成を示す。本積分器は、図４に示したトランスコンダクタにおける上記３箇所に、容量３１、３２⁺及び３２^-、及び３３⁺及び３３^-を付加したものである。容量３１は、当該トランスコンダクタの差動出力端間に接続されている。容量３２⁺及び３２^-は、差動出力端と同相帰還回路２２の出力端との間に接続されている。容量３３⁺及び３３^-は、カレントミラー回路１０３の入出力端間に接続されている。本積分器は、容量３１の両端電圧を差動電圧信号（Ｖｏｕｔ⁺−Ｖｏｕｔ^-）として出力する。

ここで、上記３箇所のそれぞれに容量が接続されたときのフィルタ容量値を比較する。差動出力端間の容量値を“Ｃ”とすると（図７参照）、これと等価な、差動出力端と同相帰還回路２２の出力端との間の容量値は“２Ｃ”となり（図８参照）、また、カレントミラー回路１０３の入出力端間の容量値は“Ｃ”となる（図９参照）。すなわち、差動出力端間に容量（Ｃ）を接続した場合と比較して、カレントミラー回路１０３の入出力端間に容量を接続する場合には合計で２倍の容量（Ｃ×２）が、差動出力端と同相帰還回路２２の出力端との間に接続する場合には合計で４倍の容量（２Ｃ×２）が必要となる。したがって、図６に示した積分器における容量３１、３２及び３３の容量値を、それぞれ、Ｃ１、Ｃ２及びＣ３とすると、実際には合計容量（Ｃ１＋２Ｃ２＋２Ｃ３）が接続されているにもかかわらず、フィルタ容量としては合計容量（Ｃ１＋Ｃ２／２＋Ｃ３）としてしか機能しない。このように、フィルタ容量にのみ着目した場合、差動出力端間以外に容量を設けることは非効率でチップ面積増大の要因となるため好ましくないと思えるかもしれない。しかし、以下に説明するように、差動出力端間以外の容量はフィルタ容量以外の重要な役割を果たす。したがって、要求される仕様に応じて上記３箇所に容量を適宜設けるとよい。

＜差動出力端と同相帰還回路の出力端との間の容量＞
差動出力端と同相帰還回路２２の出力端との間の容量３２は、フィルタ容量以外に同相帰還を安定させるための位相補償容量としても機能する。換言すると、容量３２は、同相モードでは同相帰還回路２２の位相補償容量として機能し、差動モードではトランスコンダクタ２０の差動出力端に接続された接地容量として機能するといった二つの機能を併せ持つ。したがって、容量３２は、フィルタ容量としては容量３１に比べて４倍の大きさを必要とするため面積の点では不利であるが、上記の二つの機能を併せ持つため使用効率はよい。なお、もし容量３２を設けるとしても、本積分器における同相帰還ループのゲインは小さいため、その容量値はごく小さなものでよい。また、同相帰還ループのゲインが十分に小さい場合には、容量３２は特に省略してもよい。

＜カレントミラー回路の入出力端間の容量＞
本積分器の差動出力は、トランスコンダクタ２０におけるカレントミラー回路１０３の出力側から出力されるため、その同相動作点は電源電圧とグランド電圧との間の適当なところで安定する。しかし、入出力間にカレントミラー回路１０３が介在するため、その分遅延が生じてしまい伝達特性が劣化するという欠点がある。特に、本積分器を用いて構成したＧｍ−Ｃフィルタにおいて入力周波数が高い場合、フィルタの高周波のゲイン特性がカレントミラー回路による遅延の影響を受けて理想値からずれてしまうおそれがある。

カレントミラー回路１０３の入出力端間に容量を有しない積分器として、例えば、図８に示した積分器の場合、差動出力の正側の伝達関数及び差動出力の伝達関数はそれぞれ次式（１）及び（２）で表される。

ただし、ｇｍｎは電圧信号Ｖｉｎ⁺及びＶｉｎ^-を受ける各トランジスタのｇｍ値、ｇｍｐはカレントミラー回路１０３を構成する各トランジスタのｇｍ値、及びＣｐはカレントミラー回路１０３を構成するトランジスタのゲート寄生容量である。式（２）では、分母がラプラス演算子ｓの項のみからなる理想的な積分特性の項に、（２ｇｍｐ＋ｓＣｐ）／（ｇｍｐ＋ｓＣｐ）なる項が掛け合わされている。この項はカレントミラー回路１０３におけるｇｍｐ及びＣｐによって構成される遅延要素である。本積分器の使用帯域がｇｍｐ／Ｃｐよりも十分に低ければ特に問題は生じないが、使用帯域がこれよりも高い場合には、この項の周波数特性が顕著となる。この結果、本積分器を用いて構成したＧｍ−Ｃフィルタのゲイン特性等は理想値からずれてしまうこととなる。

一方、カレントミラー回路１０３の入出力端間に容量を有する積分器として、例えば、図９に示した積分器の場合、差動出力の正側の伝達関数及び差動出力の伝達関数はそれぞれ次式（３）及び（４）で表される。

式（４）は、分母がラプラス演算子ｓの項のみからなる理想的な積分特性となっている。すなわち、カレントミラー回路１０３におけるｇｍｐ及びＣｐによる遅延が打ち消されている。このように、カレントミラー回路１０３の入出力端間の容量３３は、フィルタ容量以外に本積分器の高周波特性を改善するといった役割を果たす。したがって、容量３３は、フィルタ容量としては容量３１に比べて２倍の大きさを必要とするためチップ面積削減の点では不利であるが、上記の二つの機能を併せ持つため使用効率はよい。

もちろん、高周波特性が特に必要ではない場合には、容量３３を無くし、その分、容量３１を大きくすることによって、総容量値がより小さな小面積の積分器が構成可能である。また、カレントミラー回路１０３を小さくして、カレントミラーの遅延の極（ｇｍｐ／Ｃｐ）を高域に持っていくことにより、１０ＭＨｚ程度の帯域であれば容量３３なしでもフィルタのゲイン特性の劣化を十分に小さく抑えることが可能である。それ以上の高域特性が必要な場合には、容量３３を大きくすることにより、フィルタの高域特性を向上させることが可能である。

以上、本実施形態によると、低電力かつ小面積でノイズ特性にも優れた積分器を実現することができる。さらに、要求される仕様に応じて、差動出力の同相動作点のさらなる安定化、及び高周波特性の改善を容易に実施することができる。これは、高周波信号を処理するＧｍ−Ｃフィルタなどを構成する場合には特に有利である。

なお、図５に示したトランスコンダクタに容量を接続しても上記と同様の効果を奏する積分器が得られる。また、同相帰還回路を有しない図１から図３に示したトランスコンダクタについても、差動出力端間及びカレントミラー回路の入出力端間に容量を接続することで、上記と同様の効果を奏する積分器が得られることは言うまでもない。

また、本実施形態に係る積分器を用いて、フィルタ回路、例えば、図１１に示した複素フィルタ回路が容易に構成できる。

本発明に係るトランスコンダクタ、積分器及びフィルタ回路は、低電力、低ノイズ、高線形、そして小面積を実現するため、特に、バッテリ駆動の無線機器、携帯端末、センサーシステムなどに有用である。

第１の実施形態に係るトランスコンダクタの構成図である。 第１の実施形態に係るトランスコンダクタの別例の構成図である。 第１の実施形態に係るトランスコンダクタの別例の構成図である。 第２の実施形態に係るトランスコンダクタの構成図である。 第２の実施形態に係るトランスコンダクタの別例の構成図である。 第３の実施形態に係る積分器の構成図である。 トランスコンダクタの差動出力端間に容量を接続した場合の容量値を示す図である。 トランスコンダクタの差動出力端と同相帰還回路の出力端との間に容量を接続した場合の容量値の示す図である。 カレントミラー回路の入出力端間に容量を接続した場合の容量値を示す図である。 従来の完全差動型トランスコンダクタの構成図である。 完全差動型トランスコンダクタ及び容量から構成された複素フィルタの構成図である。

符号の説明

１０Ａ⁺，１０Ｂ⁺，１０Ｃ⁺ トランスコンダクタ（第１のトランスコンダクタ）
１０Ａ^-，１０Ｂ^-，１０Ｃ^- トランスコンダクタ（第２のトランスコンダクタ）
１０１ トランジスタ（第１の電圧電流変換回路、電圧電流変換回路）
１０２ トランジスタ（第２の電圧電流変換回路、電圧電流変換回路）
１０３Ａ，１０３Ｂ カレントミラー回路
１０８，１０９ トランジスタ（電圧電流変換回路）
２１⁺ 可変電流源（第１の可変電流源）
２１^- 可変電流源（第２の可変電流源）
２２ 同相帰還回路
２３⁺ 定電流源（第１の定電流源）
２３^- 定電流源（第１の定電流源）
３１，３２⁺、３２^-、３３⁺、３３^- 容量

Claims (15)

1. 差動電圧信号を受け、差動電流信号を出力するトランスコンダクタであって、
   前記差動電圧信号を受け、シングルエンドの電流信号を出力する第１及び第２のトランスコンダクタを備え、
   前記第１及び第２のトランスコンダクタの一方の反転入力端と他方の非反転入力端とは互いに接続されており、
   前記第１及び第２のトランスコンダクタのそれぞれから出力された電流信号を前記差動電流信号として出力する
   ことを特徴とするトランスコンダクタ。
2. 請求項１に記載のトランスコンダクタにおいて、
   前記第１及び第２のトランスコンダクタのそれぞれは、
   前記差動電圧信号の正側及び負側のそれぞれが入力される第１及び第２の電圧電流変換回路と、
   入力側及び出力側に前記第１及び第２の電圧電流変換回路のそれぞれが接続されたカレントミラー回路とを有し、
   前記第２の電圧電流変換回路と前記カレントミラー回路との接続点から前記シングルエンドの電流信号を出力するものである
   ことを特徴とするトランスコンダクタ。
3. 請求項２に記載のトランスコンダクタにおいて、
   前記第１及び第２の電圧電流変換回路のそれぞれは、ゲートに電圧信号を受け、ソースが所定の電圧ノードに接続されたトランジスタである
   ことを特徴とするトランスコンダクタ。
4. 請求項２に記載のトランスコンダクタにおいて、
   前記第１及び第２のトランスコンダクタのそれぞれにおけるカレントミラー回路の入力側及び出力側のいずれか一方に接続された第１及び第２の可変電流源と、
   当該トランスコンダクタの差動出力の動作点電圧と基準電圧との差に基づいて、前記第１及び第２の可変電流源を制御する同相帰還回路とを備えた
   ことを特徴とするトランスコンダクタ。
5. 請求項４に記載のトランスコンダクタにおいて、
   前記第１及び第２の可変電流源のそれぞれは、前記第１及び第２のトランスコンダクタのそれぞれにおけるカレントミラー回路の出力側に接続されている
   ことを特徴とするトランスコンダクタ。
6. 請求項４に記載のトランスコンダクタにおいて、
   前記第１及び第２の可変電流源のそれぞれは、ゲートに前記同相帰還回路の出力を受け、ソースが所定の電圧ノードに接続されたトランジスタである
   ことを特徴とするトランスコンダクタ。
7. 請求項４に記載のトランスコンダクタにおいて、
   前記第１及び第２のトランスコンダクタのそれぞれにおけるカレントミラー回路の入力側及び出力側のいずれか一方に接続された第１及び第２の定電流源を備えた
   ことを特徴とするトランスコンダクタ。
8. 請求項１に記載のトランスコンダクタにおいて、
   前記第１及び第２のトランスコンダクタのそれぞれは、複数の差動電圧信号を受けるものである
   ことを特徴とするトランスコンダクタ。
9. 請求項８に記載のトランスコンダクタにおいて、
   前記第１及び第２のトランスコンダクタのそれぞれは、
   前記複数の差動電圧信号の正側のそれぞれが入力される並列に接続された複数の電圧電流変換回路を有する第１の電圧電流変換回路群と、
   前記複数の差動電圧信号の負側のそれぞれが入力される並列に接続された複数の電圧電流変換回路を有する第２の電圧電流変換回路群と、
   入力側に前記第１の電圧電流変換回路群における複数の電圧電流変換回路のそれぞれが接続され、出力側に前記第２の電圧電流変換回路群における複数の電圧電流変換回路のそれぞれが接続されたカレントミラー回路とを有し、
   前記第２の電圧電流変換回路における複数の電圧電流変換回路のそれぞれと前記カレントミラー回路との接続点から前記シングルエンドの電流信号を出力するものである
   ことを特徴とするトランスコンダクタ。
10. 請求項９に記載のトランスコンダクタにおいて、
    前記第１及び第２の電圧電流変換回路群における複数の電圧電流変換回路のそれぞれは、ゲートに電圧信号を受け、ソースが所定の電圧ノードに接続されたトランジスタである
    ことを特徴とするトランスコンダクタ。
11. 請求項１に記載のトランスコンダクタと、
    前記トランスコンダクタの差動出力端間に接続された容量とを備えた
    ことを特徴とする積分器。
12. 請求項２に記載のトランスコンダクタと、
    前記第１のトランスコンダクタにおけるカレントミラー回路の入出力端間に接続された容量と、
    前記第２のトランスコンダクタにおけるカレントミラー回路の入出力端間に接続された容量とを備えた
    ことを特徴とする積分器。
13. 請求項４に記載のトランスコンダクタと、
    前記第１のトランスコンダクタの出力端と前記同相帰還回路の出力端との間に接続された容量と、
    前記第２のトランスコンダクタの出力端と前記同相帰還回路の出力端との間に接続された容量とを備えた
    ことを特徴とする積分器。
14. 請求項４に記載のトランスコンダクタと、
    前記トランスコンダクタの差動出力端間に接続された容量と、
    前記第１のトランスコンダクタの出力端と前記同相帰還回路の出力端との間に接続された容量と、
    前記第２のトランスコンダクタの出力端と前記同相帰還回路の出力端との間に接続された容量と、
    前記第１のトランスコンダクタにおけるカレントミラー回路の入出力端間に接続された容量と、
    前記第２のトランスコンダクタにおけるカレントミラー回路の入出力端間に接続された容量とを備えた
    ことを特徴とする積分器。
15. 請求項１１から１４のいずれか一つに記載の積分器を備えた
    ことを特徴とするフィルタ回路。

Images