JP2008124647A - 増幅器およびそれを搭載した通信システム - Google Patents

Abstract

【課題】ギルバートセル型可変利得増幅器では、両差動対に流れる電流を制御するための複雑な利得制御回路が必要となる。
【解決手段】第１差動対ＤＰ２および第２差動対ＤＰ４は、差動入力信号をそれぞれ受ける。第１差動対ＤＰ２と第２差動対ＤＰ４とは、第２差動対ＤＰ４が第１差動対ＤＰ２のテール電流の一部を受け取るよう接続され、かつ第１差動対ＤＰ２の出力信号と第２差動対ＤＰ４の出力信号とが打ち消し合うよう接続される。定電流源Ｂ２は、第１差動対ＤＰ２のテール電流を供給する。可変電流源として作用する第１６トランジスタＭ３２は、第１差動対ＤＰ２と定電流源Ｂ２とを結ぶ電流路と第２差動対ＤＰ４との間に接続され、電流路から引き抜いた電流を第２差動対ＤＰ４に供給する。
【選択図】図３

Description

本発明は、複数の差動対を備えた増幅器およびそれを搭載した通信システムに関する。

通信システムには、可変利得増幅器が搭載されることが多い。通信システムに搭載される可変利得増幅器には、広い利得調整範囲と低歪特性を持つことが要求されることが多い。特に、ＯＦＤＭ（Orthogonal Frequency Division Multiplexing）受信方式などでは、高い線形性が要求される。

このような要求に対し、ギルバートセル型可変利得増幅器が提案されている。ギルバート型可変利得増幅器は、高利得差動対、低利得差動対を備え、両差動対に流す電流の比率を変化させることにより利得を変化させる。（例えば、特許文献１参照）。
特開２０００−１７４５７６号公報

しかしながら、ギルバートセル型可変利得増幅器では、両差動対に流れる電流を制御するための複雑な利得制御回路が必要となる（例えば、特許文献１の図３〜図１２参照）。

本発明はこうした状況に鑑みなされたものであり、その目的は、簡素な構成で利得を制御可能な増幅器およびそれを搭載した通信システムを提供することにある。

上記課題を解決するために、本発明のある態様の増幅器は、差動入力信号をそれぞれ受ける第１差動対と、第２差動対とを備える。第１差動対と第２差動対とは、第２差動対が第１差動対のテール電流の一部を受け取るよう接続され、かつ第１差動対の出力信号と第２差動対の出力信号とが打ち消し合うよう接続される。

この態様によると、第２差動対が第１差動対のテール電流の一部を受け取ることにより、両差動対に流れる電流の総和が実質的に一定に保たれる。よって、簡素な構成で利得を制御することが可能となる。

第１差動対のテール電流を供給する定電流源と、第１差動対と定電流源とを結ぶ電流路と第２差動対との間に接続され、電流路から引き抜いた電流を第２差動対に供給する可変電流源と、をさらに備えてもよい。「可変電流源」は、外部からの制御信号を受けて、電流路から引き抜く電流量が調整されてもよい。これによれば、一つの電流源の制御により、本増幅器の利得を制御することができる。

可変電流源は、第１差動対の出力信号および第２差動対の出力信号に含まれるｎ（３以上の奇数）次高調波を相互に打ち消し合う領域で動作するよう設定されてもよい。両差動対のコモンソース間に電位差が生じるため、信号を打ち消さず、ｎ次高調波を打ち消す動作点を作ることができる。

本発明の別の態様もまた、増幅器である。この増幅器は、差動入力信号を受ける第１差動対と、差動入力信号をそれぞれ受ける複数の差動対を並列に含む第２差動対群と、を備える。第１差動対と第２差動対群とは、第２差動対群が第１差動対のテール電流の一部を受け取るよう接続され、かつ第１差動対の出力信号と第２差動対群の出力信号とが打ち消し合うよう接続される。第１差動対のテール電流を供給する定電流源と、第１差動対と定電流源とを結ぶ電流路と第２差動対群に含まれる複数の差動対との間にそれぞれ接続された複数の可変電流源と、をさらに備えてもよい。「複数の可変電流源」は、外部から制御信号をそれぞれ受け、それぞれが電流路から引き抜く電流量が調整されてもよい。

この態様によると、第２差動対群が第１差動対のテール電流の一部を受け取ることにより、第２差動対群と第１差動対に流れる電流の総和が実質的に一定に保たれる。よって、簡素な構成で利得を制御することが可能となる。また、第２差動対群に含まれる複数の差動対を選択的に使用する場合、デジタル的なオンオフ制御も可能になる。

本増幅器の差動出力信号の直流成分を所定の電圧に調整するコモンモードフィードバック回路をさらに備えてもよい。これにより、出力信号の精度を向上させることができる。

本発明のさらに別の態様は、通信システムである。この通信システムは、所定の周波数で発振する局部発振器と、局部発振器の発振信号とアンテナから受信した信号とをミキシングする周波数変換回路と、周波数変換回路により生成された信号を増幅する上述した態様の増幅器と、を備える。

この態様によると、広い可変利得範囲において高い線形性を実現することができ、受信信号の精度が向上する。

なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明によれば、簡素な構成で利得を制御することができる。

図１は、本発明の実施の形態の比較対象となるギルバートセル型可変利得増幅器４００の回路構成を示す。当該可変利得増幅器４００は、インタフェース部４１０および増幅部４２０を備える。増幅部４２０は、第１抵抗Ｒ２、第２抵抗Ｒ４、第６トランジスタＭ１２、第７トランジスタＭ１４、第８トランジスタＭ１６、第９トランジスタＭ１８、第１０トランジスタＭ２０および第１１トランジスタＭ２２を備える。以後、とくに注記しない限り、トランジスタはＣＭＯＳ（Complementary Metal-Oxide Semiconductor）プロセスで構成された、Ｎチャネル型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）が用いられるものとする。

第６トランジスタＭ１２および第７トランジスタＭ１４は高利得差動対を構成し、第９トランジスタＭ１８および第１０トランジスタＭ２０は低利得差動対を構成する。第６トランジスタＭ１２および第９トランジスタＭ１８のゲート端子には、正の入力信号Ｖｉ＋が入力され、第７トランジスタＭ１４および第１０トランジスタＭ２０のゲート端子には、負の入力信号Ｖｉ−が入力される。第８トランジスタＭ１６のドレイン端子は第６トランジスタＭ１２および第７トランジスタＭ１４のソース端子に共通に接続し、第８トランジスタＭ１６のソース端子はグラウンドと接続する。第８トランジスタＭ１６は高利得差動対にバイアス電流を供給する電流源として機能する。同様に、第１１トランジスタＭ２２のドレイン端子は第９トランジスタＭ１８および第１０トランジスタＭ２０のソース端子に共通に接続し、第１１トランジスタＭ２２のソース端子はグラウンドと接続する。第１１トランジスタＭ２２は低利得差動対にバイアス電流を供給する電流源として機能する。

第１抵抗Ｒ２および第２抵抗Ｒ４は負荷として作用する。第１抵抗Ｒ２の一端は第６トランジスタＭ１２および第９トランジスタＭ１８のドレイン端子と共通に接続し、その接続点電圧が負の出力電圧Ｖｏ−となる。第３抵抗Ｒ６の他端は電源Ｖｄｄに接続する。同様に、第２抵抗Ｒ４の一端は第７トランジスタＭ１４および第１０トランジスタＭ２０のドレイン端子と共通に接続し、その接続点電圧が正の出力電圧Ｖｏ＋となる。第２抵抗Ｒ４の他端は電源Ｖｄｄに接続する。第１抵抗Ｒ２は上記高利得差動対および低利得差動対の負の出力極性を持つトランジスタで共有され、第２抵抗Ｒ４は上記高利得差動対および低利得差動対の正の出力極性を持つトランジスタで共有される。

インタフェース部４１０は、増幅部４２０の利得を制御する利得制御回路として機能する。インタフェース部４１０は、上記高利得差動対および低利得差動対に流れる電流の総和を一定に保ちながら、それぞれの電流を相補的に変化させる役割を持つ。インタフェース部４１０は、第１トランジスタＭ２、第２トランジスタＭ４、第３トランジスタＭ６、第４トランジスタＭ８および第５トランジスタＭ１０を備える。第３トランジスタＭ６のゲート端子には固定の参照電圧Ｖｒｅｆが入力される。第２トランジスタＭ４のゲート端子には、利得制御信号Ｖｃが入力される。第１トランジスタＭ２のドレイン端子は電源Ｖｄｄに接続し、第１トランジスタＭ２のソース端子は第２トランジスタＭ４および第３トランジスタＭ６のドレイン端子と共通に接続する。第１トランジスタＭ２のゲート端子には所定のバイアス電圧が印加され、第１トランジスタＭ２は第２トランジスタＭ４および第３トランジスタＭ６にバイアス電流を供給する定電流源として機能する。

第４トランジスタＭ８のドレイン端子は第２トランジスタＭ４のソース端子と接続し、第４トランジスタＭ８のソース端子はグラウンドと接続し、第４トランジスタＭ８のゲート端子とドレイン端子はダイオード接続される。第４トランジスタＭ８のゲート端子と第１１トランジスタＭ２２のゲート端子は接続され、カレントミラー回路を構成する。同様に、第５トランジスタＭ１０のドレイン端子は第３トランジスタＭ６のソース端子と接続し、第５トランジスタＭ１０のソース端子はグラウンドと接続し、第５トランジスタＭ１０のゲート端子とドレイン端子はダイオード接続される。トランジスタＭ１０のゲート端子と第８トランジスタＭ１６のゲート端子は接続され、カレントミラー回路を構成する。

このような構成を備える可変利得増幅器４００にて、上述した利得制御信号Ｖｃの変化に応じて、第４トランジスタＭ８および第５トランジスタＭ１０に流れる電流比が変化する。第４トランジスタＭ８および第５トランジスタＭ１０は、第８トランジスタＭ１６および第１０トランジスタＭ２０とそれぞれカレントミラー回路を構成しているため、上記高利得差動対および低利得差動対に供給されるバイアス電流比も、上記電流比に応じて変化する。

上記高利得差動対および低利得差動対にそれぞれ流れる電流量の比（１−α）：α〔０≦α≦１〕が変化しても、第１抵抗Ｒ２および第２抵抗Ｒ４にそれぞれ流れる直流電流量は一定に保たれるため、第１抵抗Ｒ２および第２抵抗Ｒ４における電圧降下が一定に保たれ、出力電圧Ｖｏの直流成分は変化しない。

一方、第６トランジスタＭ１２および第９トランジスタＭ１８のゲート端子、ならびに第７トランジスタＭ１４および第１０トランジスタＭ２０のゲート端子に入力される小信号Ｖｉの利得Ｇｖは、それぞれの差動対に流れるバイアス電流に応じて変化する。たとえば、利得制御信号Ｖｃ＝参照電圧Ｖｒｅｆのとき、それぞれの差動対に流れるバイアス電流は同じ値になり、二つの差動対の出力信号の振幅も同じ値になる。よって、出力信号は互いにキャンセルされ、本可変利得増幅器４００の利得は零となる。

小信号利得Ｇｖの一般式を下記（式１）に示す。
Ｇｖ＝−ｇｍ・Ｒｌ ・・・（式１）
ｇｍは相互コンダクタンス、Ｒｌは負荷抵抗を表す。−は極性が反転することを表す。

ここで、相互コンダクタンスｇｍは下記（式２）で表される。
ｇｍ＝√２βＩ_ｄ ・・・（式２）
βはトランジスタのチャネル幅とチャネル長との比に比例した素子パラメータ、Ｉ_ｄは直流バイアス電流を表す。よって、バイアス電流の変化に応じて、小信号Ｖｉの利得Ｇｖが変化する。

本可変利得増幅器４００の小信号利得Ｇｖは下記（式３）で表される。
Ｇｖ＝−｛√２β(１−α)Ｉ_ｄ＋√２βαＩ_ｄ｝・Ｒｌ ・・・（式３）

図２は、図１に示した可変利得増幅器４００の利得制御信号Ｖｃと小信号利得Ｇｖとの特性を示す図である。図２に示すように本可変利得増幅器４００のＶｃ−Ｇｖ曲線はＶ字型になる。

次に、本発明の実施の形態について説明する。
図３は、本発明の代表的な実施の形態に係る増幅器５００の回路構成を示す。増幅器５００は、第３抵抗Ｒ６、第４抵抗Ｒ８、第１差動対ＤＰ２、第２差動対ＤＰ４、第１６トランジスタＭ３２、第５抵抗Ｒ１０および定電流源Ｂ２を備える。第１差動対ＤＰ２は、第１２トランジスタＭ２４および第１３トランジスタＭ２６を備え、第２差動対ＤＰ４は、第１４トランジスタＭ２８および第１５トランジスタＭ３０を備える。

第１２トランジスタＭ２４および第１４トランジスタＭ２８のゲート端子には、正の入力信号Ｖｉ＋が入力され、第１３トランジスタＭ２６および第１５トランジスタＭ３０のゲート端子には、負の入力信号Ｖｉ−が入力される。

定電流源Ｂ２は、第１差動対ＤＰ２に第１テール電流を供給する。ここで、第１テール電流とは、第１差動対ＤＰ２を構成する第１２トランジスタＭ２４および第１３トランジスタＭ２６に流すべきバイアス電流の和を表す。定電流源Ｂ２の一端は第１差動対ＤＰ２を構成する第１２トランジスタＭ２４および第１３トランジスタＭ２６のソース端子に共通に接続し、定電流源Ｂ２の他端はグラウンドに接続される。

第１６トランジスタＭ３２は、第２差動対ＤＰ４に第２テール電流を供給する可変テール電流源として作用する。ここで、第２テール電流とは、第２差動対ＤＰ４を構成する第１４トランジスタＭ２８および第１５トランジスタＭ３０に流すべきバイアス電流の和を表す。第２テール電流は第１テール電流から引き抜いた電流である。第１６トランジスタＭ３２のドレイン端子は第２差動対ＤＰ４を構成する第１４トランジスタＭ２８および第１５トランジスタＭ３０のソース端子に共通に接続する。第１６トランジスタＭ３２のソース端子は第５抵抗Ｒ１０を介して第１差動対ＤＰ２を構成する第１２トランジスタＭ２４および第１３トランジスタＭ２６のソース端子ならびに定電流源Ｂ２に共通に接続する。第１６トランジスタＭ３２のゲート端子には、利得制御信号Ｖｃが入力される。

第３抵抗Ｒ６および第４抵抗Ｒ８は負荷として作用する。第３抵抗Ｒ６の一端は第１２トランジスタＭ２４および第１５トランジスタＭ３０のドレイン端子と共通に接続し、その接続点電圧が負の出力電圧Ｖｏ−となる。第３抵抗Ｒ６の他端は電源Ｖｄｄに接続する。同様に、第４抵抗Ｒ８の一端は第１３トランジスタＭ２６および第１４トランジスタＭ２８のドレイン端子と共通に接続し、その接続点電圧が正の出力電圧Ｖｏ＋となる。第４抵抗Ｒ８の他端は電源Ｖｄｄに接続する。第３抵抗Ｒ６を共有する第１２トランジスタＭ２４および第１５トランジスタＭ３０の出力信号は極性が反対になる。同様に、第４抵抗Ｒ８を共有する第１２トランジスタＭ２４および第１５トランジスタＭ３０の出力信号も極性が反対になる。

本実施の形態に係る増幅器５００にて、入力信号Ｖｉは、第１差動対ＤＰ２および第２差動対ＤＰ４でそれぞれ増幅され、出力点において互いにキャンセルされる。そのキャンセル度合いは、第１６トランジスタＭ３２のゲート電圧に依存する。第１６トランジスタＭ３２のゲート電圧は利得制御信号Ｖｃにより制御され、そのゲート電圧の変化に応じて第２差動対ＤＰ４が定電流源Ｂ２から受け取る受け電流が変化する。そのゲート電圧が０Ｖのとき利得が最大となり、ゲート電圧が大きくなるにしたがい利得は減少する。負荷に流れる直流バイアス電流は、第１差動対ＤＰ２および第２差動対ＤＰ４に流れる電流比率に依存せずに一定になる。

図４は、本実施の形態に係る増幅器５００の利得制御信号Ｖｃと小信号利得Ｇｖとの特性を示す図である。図４にて、実線で示すＶｃ−Ｇｖ特性は単調減少となる。点線はＯＩＰ３（３次インターセプトポイント）特性を表す。ＯＩＰ３は出力換算の線形性指標であり、ＯＩＰ３＝ＩＩＰ３＋Ｇｖで計算される。

以下、本実施の形態に係る増幅器５００と図１に示したギルバートセル型可変利得増幅器４００とを比較する。
まず、本実施の形態に係る増幅器５００では、可変電流源として作用する第１６トランジスタＭ３２がどのような動作領域にあっても、負荷に流れる直流電流は一定になる。よって、第１６トランジスタＭ３２のゲート電圧は、０Ｖから電源電圧Ｖｄｄの間であればどのような値であってもよい。可変電流源として動作する第１６トランジスタＭ３２は、定電流源Ｂ２から一部の電流を受け取って、その受け取った電流を第２テール電流として第２差動対ＤＰ４に供給している。定電流源Ｂ２は、第１テール電流から第２テール電流を引き抜かれた残りの電流を第１差動対ＤＰ２に供給している。よって、第１差動対ＤＰ２および第２差動対ＤＰ４の出力電流の総和は常に一定となる。この結果、出力電圧の直流成分の変動を抑制することができ、この変動に起因する線形性悪化も抑制することができる。

これに対し、ギルバートセル型可変利得増幅器４００では、トランジスタのチャネル長変調効果により、２つの差動対に流れる電流の総和が微妙に変動することがある。また、利得制御電圧を大きく変化させた場合、インタフェース部４１０に含まれるトランジスタＭ２、Ｍ４、Ｍ６、Ｍ８、Ｍ１０が飽和領域から外れることがあり、その場合、電流の総和が大きく変動する。これらの結果、出力電圧の直流成分が一定でなくなり、出力レンジの減少や、出力信号に重畳される歪の増加を招く。

また、本実施の形態に係る増幅器５００では、図４に示したようにＶｃ−Ｇｖ特性が単調減少となるためＡＧＣ（Automatic Gain Control）のロックが外れにくい。これに対し、ギルバートセル型可変利得増幅器４００では、図２に示したようにＶｃ−Ｇｖ特性がＶ字型であるためＡＧＣのロックが外れやすい。これを改善するには、利得制御信号Ｖｃが単調増加または単調減少である範囲から外れないようにするための調整回路が別途必要となる。

これらの理由により、ギルバートセル型可変利得増幅器４００には複雑なインターフェース回路が必要となる。これに対し、本実施の形態に係る増幅器５００では、第１６トランジスタＭ３２のゲート電圧を制御するだけの構成で、２つの差動対の電流比を制御することができ、複雑なインターフェース回路をすべて省略することができる。

また、本実施の形態に係る増幅器５００は、２つの差動対間で互いの３次高調波をキャンセルすることで低利得時の線形性を改善するできる。本実施の形態に係る増幅器５００では２つの差動対のコモンソース間に第１６トランジスタＭ３２が挿入されるため、コモンソース間に電位差が生じる。つまり、２つの差動対の動作に差異が生じる。この結果、図４に示したように、信号はキャンセルされないが高調波だけがキャンセルされる動作点ａを作ることができ、この歪キャンセル点ａでは線形性が非常に高くなる。本実施の形態に係る増幅器５００では、歪キャンセル点ａから少しずれた動作点においても、キャンセル度合いが多少下がるものの、歪キャンセルが有効に働く。よって、広い可変利得範囲において線形性を高くすることが可能である。また、第５抵抗Ｒ１０の値を変えることにより、歪キャンセル点ａの位置を調節することができる。この歪みキャンセルは、５次以降の高調波にも有効である。

これに対し、ギルバートセル型可変利得増幅器４００では、２つのコモンソース間に電位差が生じにくいため、所望の位置に歪キャンセル点を作ることが困難となる。そのため歪キャンセル効果を有効に活用することが難しい。ギルバートセル型可変利得増幅器４００では、低利得動作時に線形性が十分に高くならない。一般的に通信装置では、低利得動作時の線形性は、高利得動作時から利得が下がった分、改善されることが要求される。ギルバートセル型可変利得増幅器４００では、線形性の向上度合いが十分でない。

以下、本発明の様々な実施の形態について説明する。まず、実施の形態１について説明する。
図５は、実施の形態１の実施例１に係るトランスコンダクタンス増幅器１１０の回路構成を示す図である。本実施例１に係るトランスコンダクタンス増幅器１１０の構成は、図３で説明した増幅器５００から、負荷として作用する第３抵抗Ｒ６および第４抵抗Ｒ８と、歪キャンセル点を調整するための第５抵抗Ｒ１０を除いた構成である。また、定電流源Ｂ２を第１７トランジスタＭ３４で構成したものである。本実施例１に係るトランスコンダクタンス増幅器１１０の動作は、出力を電流で得ている以外、図３で説明した増幅器５００と同様の動作のため、その説明を省略する。よって、作用効果も同様となる。

以下、実施の形態１の実施例１に係るトランスコンダクタンス増幅器１１０のバリエーションを示す。
図６は、実施の形態１の実施例２に係るトランスコンダクタンス増幅器１２０の回路構成を示す図である。実施例２に係るトランスコンダクタンス増幅器１２０は、実施例１に係るトランスコンダクタンス増幅器１１０の第１６トランジスタＭ３２のソース端子に第５抵抗Ｒ１０を接続し、第１７トランジスタＭ３４のソース端子に第６抵抗Ｒ１２を接続した構成である。これらの抵抗を挿入することにより、本トランスコンダクタンス増幅器１２０の歪キャンセル点および電圧電流変換効率を調整することができる。

図７は、実施の形態１の実施例３に係るトランスコンダクタンス増幅器１３０の回路構成を示す図である。実施例３に係るトランスコンダクタンス増幅器１３０は、実施例２に係るトランスコンダクタンス増幅器１２０の第１２トランジスタＭ２４のソース端子に第７抵抗Ｒ１４を接続し、第１３トランジスタＭ２６のソース端子に第８抵抗Ｒ１６を接続し、第１４トランジスタＭ２８のソース端子に第９抵抗Ｒ１８を接続し、第１５トランジスタＭ３０のソース端子に第１０抵抗Ｒ２０を接続した構成である。これらの抵抗を挿入することにより、本トランスコンダクタンス増幅器１３０の歪キャンセル点および電圧電流変換効率を調整することができる。

図８は、実施の形態１の実施例４に係るトランスコンダクタンス増幅器１４０の回路構成を示す図である。実施例４に係るトランスコンダクタンス増幅器１４０は、実施例１に係るトランスコンダクタンス増幅器１１０の定テール電流源として作用する第１７トランジスタＭ３４を１対の第２１トランジスタＭ４２および第２２トランジスタＭ４４で置き換え、可変テール電流源として作用する第１６トランジスタＭ３２を１対の第１８トランジスタＭ３６および第１９トランジスタＭ３８で置き換えた構成である。また、第１２トランジスタＭ２４のソース端子と第２０トランジスタＭ４０のドレイン端子の接続点と、第１３トランジスタＭ２６のソース端子と第２２トランジスタＭ４２のドレイン端子の接続点との間に第１１抵抗Ｒ２２が挿入される。同様に、第１４トランジスタＭ２８のソース端子と第１８トランジスタＭ３６のドレイン端子の接続点と、第１５トランジスタＭ３０のソース端子と第１９トランジスタＭ３８のドレイン端子の接続点との間に第１２抵抗Ｒ２４が挿入される。このような電流源の構成と抵抗の挿入により、本トランスコンダクタンス増幅器１４０の歪みキャンセル点および電圧電流変換効率を調整することができる。

図９は、実施の形態１の実施例５に係るトランスコンダクタンス増幅器１５０の回路構成を示す図である。実施例５に係るトランスコンダクタンス増幅器１５０は、実施例４に係るトランスコンダクタンス増幅器１４０に含まれるすべてのトランジスタのソース端子に抵抗を接続した構成である。具体的には、第１２トランジスタＭ２４のソース端子に第７抵抗Ｒ１４を接続し、第１３トランジスタＭ２６のソース端子に第８抵抗Ｒ１６を接続し、第１４トランジスタＭ２８のソース端子に第９抵抗Ｒ１８を接続し、第１５トランジスタＭ３０のソース端子に第１０抵抗Ｒ２０を接続し、第２０トランジスタＭ４０のソース端子に第１３抵抗Ｒ２６を接続し、第２１トランジスタＭ４２のソース端子に第１４抵抗Ｒ２８を接続し、第１８トランジスタＭ３６のソース端子に第１５抵抗Ｒ３０を接続し、第１９トランジスタＭ３８のソース端子に第１６抵抗Ｒ３２を接続する。このような電流源の構成と抵抗の挿入により、本トランスコンダクタンス増幅器１５０の歪みキャンセル点および電圧電流変換効率を調整することができる。

図１０は、実施の形態１の実施例６に係るトランスコンダクタンス増幅器１６０の回路構成を示す図である。実施例６に係るトランスコンダクタンス増幅器１６０は、実施例５に係るトランスコンダクタンス増幅器１５０に第１７抵抗Ｒ３４、第１８抵抗Ｒ３６を追加した構成である。第１７抵抗Ｒ３４は、第７抵抗Ｒ１４と第２０トランジスタＭ４０の接続点と、第１１抵抗Ｒ２２と第１５抵抗Ｒ３０の接続点との間に挿入される。第１８抵抗Ｒ３６は、第８抵抗Ｒ１６と第２１トランジスタＭ４２の接続点と、第１１抵抗Ｒ２２と第１６抵抗Ｒ３２の接続点との間に挿入される。このような電流源の構成と抵抗の挿入により、本トランスコンダクタンス増幅器１５０の歪みキャンセル点および電圧電流変換効率を調整することができる。

図１１は、実施の形態２に係るトランスコンダクタンス増幅器２００の回路構成を示す図である。実施の形態２に係るトランスコンダクタンス増幅器２００は、３つの差動対を備える。具体的には、実施の形態１の実施例１に係るトランスコンダクタンス増幅器１１０の回路構成に第３差動対ＤＰ６および第２４トランジスタＭ４８が追加された構成である。第３差動対ＤＰ６は、第２２トランジスタＭ４４および第２３トランジスタＭ４６を備える。第２２トランジスタＭ４４のゲート端子には、正の入力信号Ｖｉ＋が入力され、第２３トランジスタＭ４６のゲート端子には、負の入力信号Ｖｉ−が入力される。第２２トランジスタＭ４４のドレイン端子は第３抵抗Ｒ６と接続され、第２３トランジスタＭ４６のドレイン端子は第４抵抗Ｒ８と接続される。

第２４トランジスタＭ４８は、第３差動対ＤＰ６に第３テール電流を供給する可変テール電流源として作用する。ここで、第３テール電流とは、第３差動対ＤＰ６を構成する第２２トランジスタＭ４４および第２３トランジスタＭ４６に流すべきバイアス電流の和を表す。第３テール電流は第１テール電流から引き抜かれた電流である。第２４トランジスタＭ４８のドレイン端子は第３差動対ＤＰ６を構成する第２２トランジスタＭ４４および第２３トランジスタＭ４６ソース端子に共通に接続する。第２４トランジスタＭ４８のソース端子は第１差動対ＤＰ２を構成する第１２トランジスタＭ２４および第１３トランジスタＭ２６のソース端子ならびに第１７トランジスタＭ３４のドレイン端子に共通に接続する。第２４トランジスタＭ４８のゲート端子には、利得制御信号Ｖｃ２が入力される。

本実施の形態に係るトランスコンダクタンス増幅器２００にて、第２差動対ＤＰ４および第３差動対ＤＰ６は、第１差動対ＤＰ２の第１テール電流の一部をそれぞれ受け取る。第２差動対ＤＰ４および第３差動対ＤＰ６の出力信号は、第１差動対ＤＰ２の出力信号と打ち消し合う。第１６トランジスタＭ３２および第２４トランジスタＭ４８のゲート端子に入力する利得制御信号Ｖｃ１、Ｖｃ２を変化させることにより、３つの差動対に流れる電流比率を変化させることができる。その結果、電圧電流変換効率が変化する。利得制御信号Ｖｃ１を零にすれば第２差動対ＤＰ４がオフになり、利得制御信号Ｖｃ２を零にすれば第３差動対ＤＰ６がオフになる。本実施の形態に係るトランスコンダクタンス増幅器２００では、利得制御信号Ｖｃ１、Ｖｃ２のいずれかを零にすることにより、二つのＶｃ−Ｇｖ曲線のうち、いずれか一つを選択することができる。また、第２差動対ＤＰ４および第３差動対ＤＰ６がいずれもオンのときは、第２差動対ＤＰ４および第３差動対ＤＰ６の特性が融合したＶｃ−Ｇｖ曲線で動作する。実施の形態２によれば、図３に説明した増幅器５００と同様に、複雑なインターフェース回路をすべて省略でき、広い可変利得範囲において高い線形性を実現することができる。

次に、本発明の実施の形態３について説明する。実施の形態３は、実施の形態１および実施の形態２で説明したいずれかの構成を備えるトランスコンダクタンス増幅器に負荷を接続した電圧増幅器について説明する。

図１２は、実施の形態３の実施例１に係る電圧増幅器３１０の回路構成を示す図である。実施例１に係る電圧増幅器３１０は、トランスコンダクタンス増幅器の正負の電流出力端子に、負荷としてそれぞれ第３抵抗Ｒ６、第４抵抗Ｒ８を接続した構成である。図３で説明した増幅器５００と同様の構成となる。よって、作用効果も同様となる。

以下、実施の形態３の実施例１に係る電圧増幅器３１０のバリエーションを示す。
図１３は、実施の形態３の実施例２に係る電圧増幅器３２０の回路構成を示す図である。実施例２に係る電圧増幅器３１０は、負荷としてＰチャネル型の第２５トランジスタＭ５０および第２６トランジスタＭ５２を用いた構成である。第２５トランジスタＭ５０のドレイン端子はトランスコンダクタンス増幅器の負の出力端子に接続され、第２５トランジスタＭ５０のソース端子は電源Ｖｄｄと接続される。第２５トランジスタＭ５０のゲート端子には所定のバイアス電圧が印加される。同様に、第２６トランジスタＭ５２のドレイン端子はトランスコンダクタンス増幅器の正の出力端子に接続され、第２６トランジスタＭ５２のソース端子は電源Ｖｄｄと接続される。第２６トランジスタＭ５２のゲート端子には所定のバイアス電圧が印加される。負荷抵抗にＭＯＳＦＥＴを使用すると、抵抗素子を使用する場合と比較して、占有面積を小さくすることができる。また、バイアス条件や寸法を変えることにより出力抵抗値を自由に調整することができる。

図１４は、実施の形態３の実施例３に係る電圧増幅器３３０の回路構成を示す図である。実施例３に係る電圧増幅器３３０は、負荷として共振器を用いた構成である。トランスコンダクタンス増幅器の負の出力端子と電源Ｖｄｄとの間には、第１インダクタＬ２、第１キャパシタＣ２および第１９抵抗Ｒ３８の並列回路で構成される共振器が挿入される。同様に、トランスコンダクタンス増幅器の正の出力端子と電源Ｖｄｄとの間には、第２インダクタＬ４、第２キャパシタＣ４および第２０抵抗Ｒ４０の並列回路で構成される共振器が挿入される。これにより、インピーダンスが無限大に見える周波数を作り出すことができる。

図１５は、実施の形態３の実施例４に係る電圧増幅器３４０の回路構成を示す図である。実施例４に係る電圧増幅器３４０は、負荷として接続された第１９抵抗Ｒ３８および第２０抵抗Ｒ４０にＬＣフィルタを加えた構成である。トランスコンダクタンス増幅器の正負の出力端子間に、第３インダクタＬ６および第３キャパシタＣ６の並列回路で構成されるＬＣフィルタが挿入される。実施例４に係る電圧増幅器３４０も実施例３に係る電圧増幅器３３０と同様の特性を実現することができる。

図１６は、実施の形態３の実施例５に係る電圧増幅器３５０の回路構成を示す図である。実施例５に係る電圧増幅器３５０は、実施例２に係る電圧増幅器３２０の構成にＣＭＦＢ（コモンモードフィードバック）回路３５５を加えた構成である。ＣＭＦＢ回路３５５は、本電圧増幅器３５０の二つの出力電圧の平均値すなわち直流成分が所定のコモンモード電圧に固定されるよう、第２５トランジスタＭ５０および第２６トランジスタＭ５２のゲート端子にフィードバックをかける。このフィードバック制御に応じて、第２５トランジスタＭ５０および第２６トランジスタＭ５２に流れる電流量が変化し、本電圧増幅器３５０の出力電圧が調整される。これにより、出力電圧の直流成分を一定に保つことができる。実施の形態３によれば、図３に説明した増幅器５００と同様に、複雑なインターフェース回路をすべて省略でき、広い可変利得範囲において高い線形性を実現することができる。

図１７は、実施の形態における増幅器を適用した通信システム６００を示す図である。図１７の通信システム６００は、ダイレクトコンバージョン受信（ＤＣＲ）方式を示すが、それに限るものではなくヘテロダイン受信方式など、他の受信方式にも適用可能である。

図１７にて、アンテナ５２から受信されたＲＦ信号は、バンドパスフィルタ５４を介して、ＬＮＡ（Low Noise Amplifier）５６に入力される。ＬＮＡ５６は、低雑音でＲＦ信号を増幅し、直交ベースバンド信号であるＩ信号用の第１周波数変換回路６２とＱ信号用の第２周波数変換回路６８に出力する。

局部発振器５８は、ローカル（Ｌｏ）周波数のローカル信号を出力する。位相器６０は、Ｉ系統の第１周波数変換回路６２には、当該Ｌｏ信号の位相を変化させずに出力し、Ｑ系統の第２周波数変換回路６８には、当該Ｌｏ信号の位相を９０°シフトして出力する。

第１周波数変換回路６２および第２周波数変換回路６８は、ＲＦ信号とＬｏ信号とをミキシングし、それらの差の周波数を持つ信号を、それぞれ第２ＬＰＦ６４および第３ＬＦＰ７０に出力する。第２ＬＰＦ６４および第３ＬＦＰ７０の出力信号は、それぞれの系統の可変利得増幅器６５、７１により増幅される。この可変利得増幅器６５、７１に上述した実施の形態における増幅器を適用することができる。それぞれの系統における可変利得増幅器６５、７１の出力信号は、それぞれ第１アナログデジタル変換器６６および第２アナログデジタル変換器７２によりデジタル信号に変換される。

以上説明したように上述した実施の形態における増幅器を通信システム６００に搭載したことにより、広い可変利得範囲において高い線形性を実現することができ、受信信号の精度が向上する。

以上、本発明をいくつかの実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

上述した実施の形態では、主にＮチャネル型ＭＯＳＦＥＴを用いて増幅器を構成したが、これに限定されず、一部のトランジスタを、Ｐチャネル型ＭＯＳＦＥＴを用いて構成することも可能である。この場合、ゲート端子に与える信号のハイレベル、ローレベルを適宜反転すればよい。また、ＭＯＳＦＥＴをカスコード接続して、利得を増強する回路構成を適宜採用してもよい。さらに、増幅器を構成する一部または全部のトランジスタをバイポーラ型トランジスタで構成してもよい。

ギルバートセル型可変増幅器の回路構成を示す図である。 図１に示した可変利得増幅器の利得制御信号Ｖｃと小信号利得Ｇｖとの特性を示す図である。 本発明の代表的な実施の形態に係る増幅器の回路構成を示す図である。 本実施の形態に係る増幅器の利得制御信号Ｖｃと小信号利得Ｇｖとの特性を示す図である。 実施の形態１の実施例１に係るトランスコンダクタンス増幅器の回路構成を示す図である。 実施の形態１の実施例２に係るトランスコンダクタンス増幅器の回路構成を示す図である。 実施の形態１の実施例３に係るトランスコンダクタンス増幅器の回路構成を示す図である。 実施の形態１の実施例４に係るトランスコンダクタンス増幅器の回路構成を示す図である。 実施の形態１の実施例５に係るトランスコンダクタンス増幅器の回路構成を示す図である。 実施の形態１の実施例６に係るトランスコンダクタンス増幅器の回路構成を示す図である。 実施の形態２に係るトランスコンダクタンス増幅器の回路構成を示す図である。 実施の形態３の実施例１に係る電圧増幅器の回路構成を示す図である。 実施の形態３の実施例２に係る電圧増幅器の回路構成を示す図である。 実施の形態３の実施例３に係る電圧増幅器の回路構成を示す図である。 実施の形態３の実施例４に係る電圧増幅器の回路構成を示す図である。 実施の形態３の実施例５に係る電圧増幅器の回路構成を示す図である。 実施の形態における増幅器を適用した通信システムを示す図である。

符号の説明

Ｂ２ 定電流源、 ＤＰ２ 第１差動対、 ＤＰ４ 第２差動対、 Ｒ６ 第３抵抗、 Ｒ８ 第４抵抗、 Ｒ１０ 第５抵抗、 Ｍ２４ 第１２トランジスタ、 Ｍ２６ 第１３トランジスタ、 Ｍ２８ 第１４トランジスタ、 Ｍ３０ 第１５トランジスタ、 Ｍ３２ 第１６トランジスタ、 ５００ 増幅器。

Claims (6)

1. 差動入力信号をそれぞれ受ける第１差動対と、第２差動対とを備え、
   前記第１差動対と前記第２差動対とは、前記第２差動対が前記第１差動対のテール電流の一部を受け取るよう接続され、かつ前記第１差動対の出力信号と前記第２差動対の出力信号とが打ち消し合うよう接続されることを特徴とする増幅器。
2. 前記第１差動対のテール電流を供給する定電流源と、
   前記第１差動対と前記定電流源とを結ぶ電流路と前記第２差動対との間に接続され、前記電流路から引き抜いた電流を前記第２差動対に供給する可変電流源と、
   をさらに備えることを特徴とする請求項１に記載の増幅器。
3. 前記可変電流源は、前記第１差動対の出力信号および前記第２差動対の出力信号に含まれるｎ（３以上の奇数）次高調波を相互に打ち消し合う領域で動作するよう設定されることを特徴とする請求項２に記載の増幅器。
4. 差動入力信号を受ける第１差動対と、
   前記差動入力信号をそれぞれ受ける複数の差動対を並列に含む第２差動対群と、を備え、
   前記第１差動対と前記第２差動対群とは、前記第２差動対群が前記第１差動対のテール電流の一部を受け取るよう接続され、かつ前記第１差動対の出力信号と前記第２差動対群の出力信号とが打ち消し合うよう接続されたことを特徴とする増幅器。
5. 本増幅器の差動出力信号の直流成分を所定の電圧に調整するコモンモードフィードバック回路をさらに備えることを特徴とする請求項１から４のいずれかに記載の増幅器。
6. 所定の周波数で発振する局部発振器と、
   前記局部発振器の発振信号とアンテナから受信した信号とをミキシングする周波数変換回路と、
   前記周波数変換回路により生成された信号を増幅する請求項１から５のいずれかに記載の増幅器と、
   を備えることを特徴とする通信システム。

Images