CN117240222A - 下变频电路、前端电路 - Google Patents
下变频电路、前端电路 Download PDFInfo
- Publication number
- CN117240222A CN117240222A CN202311073720.6A CN202311073720A CN117240222A CN 117240222 A CN117240222 A CN 117240222A CN 202311073720 A CN202311073720 A CN 202311073720A CN 117240222 A CN117240222 A CN 117240222A
- Authority
- CN
- China
- Prior art keywords
- module
- signal
- pmos tube
- output
- transconductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 54
- 230000010355 oscillation Effects 0.000 claims abstract description 32
- 230000003321 amplification Effects 0.000 claims description 23
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 23
- 230000005669 field effect Effects 0.000 claims description 13
- 238000004891 communication Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 230000001965 increasing effect Effects 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Abstract
本申请涉及无线通信技术领域,公开一种下变频电路。该装置在混频模块中基于直流工作电流,将跨导级差分输出电流信号以及本振信号转换成中频输出电压信号进行输出,混频模块的工作电流独立于跨导增强模块,因此可以根据实际设计需求,对跨导级和混频级的偏置电流分别优化,解决了跨导增强模块和混频模块之间由于共用工作电流而导致的指标之间的折衷问题,通过对工作电流的调节,降低了混频模块的噪声,提高了电路输出精度。本申请还公开一种前端电路。
Description
技术领域
本申请涉及无线通信技术领域,例如涉及一种下变频电路、前端电路。
背景技术
在无线接收机中,接收灵敏度是一项十分重要的系统指标,优异的接收灵敏度才能保证更远距离、更加稳定的信号传输。由于无线通信频率密集,不同的频率信号在空中传播,会存在相互干扰的情况,特别是离有用信号较近的大功率干扰信号,难以在射频频段内直接进行抑制,会大幅恶化无线接收机性能,甚至导致接收机饱和而失去接收功能,为解决干扰问题,需要无线接收机具备良好的抗干扰能力。下变频电路做为射频前端的最后一级电路,会承载更大的干扰信号功率,需要下变频电路具备更高的线性度。
为能解调射频信号中的相位信息或抑制镜像干扰信号,目前在低中频或零中频的接收机架构中,基本采用IQ下变频结构,即下变频电路包含了I、Q两个支路,两支路的本振正交。
在实现本公开实施例的过程中,发现相关技术中至少存在如下问题:
上述结构需要在增益与线性度、噪声与直流失调之间折衷设计,指标之间存在相互制约。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本申请的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
为了对披露的实施例的一些方面有基本的理解,下面给出了简单的概括。所述概括不是泛泛评述,也不是要确定关键/重要组成元素或描绘这些实施例的保护范围,而是作为后面的详细说明的序言。
本公开实施例提供一种下变频电路、前端电路,以提高下变频电路输出信号的稳定性和精确性。
在一些实施例中,所述下变频电路包括:跨导增强模块,被配置为将输入的差分输入电压信号转换成跨导级差分输出电流信号;混频模块,与跨导增强模块连接,被配置为在直流工作电流下将跨导增强模块输出的跨导级差分输出电流信号以及本振信号转换成中频输出电压信号;求和模块,与混频模块的输出端连接,被配置为将混频模块输出的中频输出电压信号进行求和并输出;运放模块,与求和模块以及混频模块连接,以与求和模块和混频模块形成共模反馈结构,被配置为将求和模块的输出信号进行放大,并反馈给混频模块。
可选地,混频模块包括:电流镜模块,包括第一场效应MOS管;和,N个混频支路,每个混频支路包括一个第二MOS管;其中,第一MOS管分别与每个混频支路上的第二MOS管构成电流镜结构,第一MOS管与N个第二MOS管共同构成电流镜模块,N为大于或者等于2的整数。
可选地,混频模块包括:I路混频子模块,包括由M个场效应管构成的负载,被配置为输出I分量中频电压信号;和,Q路混频子模块,包括由M个场效应管构成的负载,被配置为输出Q分量中频电压信号;其中,I路混频子模块的输出端和Q路混频子模块的输出端均连接至求和模块,M为大于或者等于2的整数。
可选地,场效应管为PMOS管。
可选地,I路混频子模块包括:第一PMOS管,栅极连接第一本振信号LOIP;第二PMOS管,栅极连接第二本振信号LOIN,漏极与第一PMOS管的漏极相连并输出中频信号IFIN;第三PMOS管,栅极连接第一本振信号LOIP;和,第四PMOS管,栅极连接第二本振信号LOIN,漏极与第三PMOS管的漏极相连并输出中频信号IFIP。
可选地,Q路混频子模块包括:第五PMOS管,栅极连接第三本振信号LOQN;第六PMOS管,栅极连接第四本振信号LOQP,漏极与第五PMOS管的漏极相连并输出中频信号IFQP;第七PMOS管,栅极连接第三本振信号LOQN;和,第八PMOS管,栅极连接第四本振信号LOQP,漏极与第七PMOS管的漏极相连并输出中频信号IFQN。
可选地,跨导增强模块包括:第一共源放大模块,被配置为生成第一跨导;第二共源放大模块,与第一共源放大模块共用偏置电流,被配置为生成第二跨导;其中,跨导增强模块具体被配置为根据第一跨导和第二跨导的和值确定跨导级差分输出电流信号。
可选地,跨导增强模块包括:射频正端信号放大模块,包括第一电阻、第九PMOS管和第六NMOS管,其中,第九PMOS管的漏极与第六NMOS管的漏极相连,第一电阻的第一端连接在第九PMOS管和第六NMOS管之间,第一电阻的第二端、第九PMOS管的栅极以及第六NMOS管的栅极共同连接至射频正端输入信号;和/或,射频负端信号放大模块,包括第二电阻、第十二PMOS管和第七NMOS管,其中,第十二PMOS管的漏极与第七NMOS管的漏极相连,第二电阻的第一端连接在第十二PMOS管和第七NMOS管之间,第二电阻的第二端、第十二PMOS管的栅极以及第七NMOS管的栅极共同连接至射频负端输入信号;其中,第九PMOS管和第十二PMOS管构成第一共源放大模块,第六NMOS管和第七NMOS管构成第二共源放大模块。
可选地,运放模块包括:共源差分放大结构,输入端与求和模块相连,输出端与混频模块相连,被配置为将求和模块放大后的中频信号转换成共模电压信号,并反馈至混频模块。
可选地,共源差分放大结构为多个,所有共源差分放大结构中前一个共源差分放大结构的输出端与相邻的后一个共源差分放大结构的输入端相连,每个共源差分放大结构均包括源极相连的两个PMOS管。
在一些实施例中,所述前端电路包括:上述任一项所述的下变频电路。
本公开实施例提供的下变频电路、前端电路,可以实现以下技术效果:
本申请实施例在混频模块中基于直流工作电流,将跨导级差分输出电流信号以及本振信号转换成中频输出电压信号进行输出,混频模块的工作电流独立于跨导增强模块,因此可以根据实际设计需求,对跨导级和混频级的偏置电流分别优化,解决了跨导增强模块和混频模块之间由于共用工作电流而导致的指标之间的折衷问题,通过对工作电流的调节,降低了混频模块的噪声,提高了电路输出精度。
以上的总体描述和下文中的描述仅是示例性和解释性的,不用于限制本申请。
附图说明
一个或多个实施例通过与之对应的附图进行示例性说明,这些示例性说明和附图并不构成对实施例的限定,附图中具有相同参考数字标号的元件示为类似的元件,附图不构成比例限制,并且其中:
图1为本申请实施例提供的一种下变频电路的结构示意图;
图2为本申请实施例提供的一种电流镜结构的结构示意图;
图3中为本申请实施例提供的一种下变频电路的原理图;
图4为本申请实施例提供的另一种下变频电路的结构示意图;
图5为本申请实施例提供的一种运放模块的原理图;
图6为本申请实施例提供的一种无线接收机的结构示意图。
具体实施方式
为了能够更加详尽地了解本公开实施例的特点与技术内容,下面结合附图对本公开实施例的实现进行详细阐述,所附附图仅供参考说明之用,并非用来限定本公开实施例。在以下的技术描述中,为方便解释起见,通过多个细节以提供对所披露实施例的充分理解。然而,在没有这些细节的情况下,一个或多个实施例仍然可以实施。在其它情况下,为简化附图,熟知的结构和装置可以简化展示。
本公开实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本公开实施例的实施例。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含。
本公开实施例中,术语“上”、“下”、“内”、“中”、“外”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本公开实施例及其实施例,并非用于限定所指示的装置、元件或组成部分必须具有特定方位,或以特定方位进行构造和操作。并且,上述部分术语除了可以用于表示方位或位置关系以外,还可能用于表示其他含义,例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言,可以根据具体情况理解这些术语在本公开实施例中的具体含义。
另外,术语“设置”、“连接”、“固定”应做广义理解。例如,“连接”可以是固定连接,可拆卸连接,或整体式构造;可以是机械连接,或电连接;可以是直接相连,或者是通过中间媒介间接相连,又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言,可以根据具体情况理解上述术语在本公开实施例中的具体含义。
除非另有说明,术语“多个”表示两个或两个以上。
本公开实施例中,字符“/”表示前后对象是一种“或”的关系。例如,A/B表示:A或B。
术语“和/或”是一种描述对象的关联关系,表示可以存在三种关系。例如,A和/或B,表示:A或B,或,A和B这三种关系。
需要说明的是,在不冲突的情况下,本公开实施例中的实施例及实施例中的特征可以相互组合。
在无线接收机中,接收灵敏度是一项十分重要的系统指标,优异的接收灵敏度才能保证更远距离、更加稳定的信号传输。通信距离越远,信号衰减越大,信噪比越差,这就需要无线接收机具备较高的增益,将天线接收到的信号放大到系统能够识别的最低幅度以上,同时在放大过程中,不能引入过多的噪声,避免恶化有用信号的信噪比。因此,需要无线接收机满足高增益、低噪声的要求。
由于无线通信频率密集,不同的频率信号在空中传播,会存在相互干扰的情况,特别是离有用信号较近的大功率干扰信号,难以在射频频段内直接进行抑制,会大幅恶化无线接收机性能,甚至导致接收机饱和而失去接收功能,为解决干扰问题,需要无线接收机具备良好的抗干扰能力。对于低噪声放大器、下变频电路等射频前端电路,需要具备良好的线性度。由于前级电路的信号放大,下变频电路作为射频前端的最后一级电路,会承载更大的干扰信号功率,因此需要下变频电路具备更高的线性度。
为能解调射频信号中的相位信息或抑制镜像干扰信号,目前在低中频或零中频的接收机架构中,基本采用IQ下变频结构,即下变频电路包含了I、Q两个支路,两支路的本振正交。目前常用的IQ下变频电路采用了吉尔伯特电路结构,该结构需要在增益与线性度、噪声与直流失调之间折衷设计,指标之间存在相互制约,很难同时达到最佳性能。
基于此,本申请实施例提供了一种下变频电路,为IQ混频模块提供单独的工作电流,混频模块与跨导增强模块根据各自性能单独调节电流,有效提高下变频电路输出信号的稳定性和精确性。
结合图1所示,为本申请实施例提供的一种下变频电路100,包括:
跨导增强模块101,被配置为将输入的差分输入电压信号转换成跨导级差分输出电流信号;
混频模块102,与跨导增强模块连接,被配置为在直流工作电流下将跨导增强模块输出的跨导级差分输出电流信号以及本振信号转换成中频输出电压信号;
求和模块103,与混频模块的输出端连接,被配置为将混频模块输出的中频输出电压信号进行求和并输出;
运放模块104,与求和模块以及混频模块连接,以与求和模块和混频模块形成共模反馈结构,被配置为将求和模块的输出信号进行放大,并反馈给混频模块。
无线接收机的接收射频前端电路的主要功能是通过射频信号与本振信号混频,把射频信号转换为相对容易处理的模拟信号。本申请上述实施例中的求和模块对混频模块输出的中频信号进行求和,并将求和信号输入到运放模块负端。混频模块、求和模块以及运放模块共同形成共模反馈结构,将中频输出端的直流工作点钳位于参考电压VREF,实现不受工艺角、供电电压、工作温度影响的共模偏置电压,该共模偏置电压VREF与后级中频电路的输入直流电压一致,可进行直流耦合,省去隔直电容,节省了芯片面积,并消除了对有用信号抑制的风险。实际应用中,可以根据需求对跨导增强模块和混频模块的偏置电流分别进行调节和优化,无需通过指标折中来同时满足跨导增强模块和混频模块的性能要求。
本申请提供的上述下变频电路,在混频模块中基于直流工作电流,将跨导级差分输出电流信号以及本振信号转换成中频输出电压信号进行输出,混频模块的工作电流独立于跨导增强模块,因此可以根据实际设计需求,对跨导级和混频级的偏置电流分别优化,解决了跨导增强模块和混频模块之间由于共用工作电流而导致的指标之间的折衷问题,通过对工作电流的调节,降低了混频模块的噪声,提高了电路输出精度。
结合图2所示,为本申请实施例提供的一种电流镜结构的结构示意图,该电流镜结构应用于混频模块。具体地,如图2所示,混频模块进一步包括:电流镜模块201,包括第一MOS管2011;和,N个混频支路,每个混频支路包括一个第二MOS管2012;其中,第一MOS管2011分别与每个混频支路上的第二MOS管2012构成电流镜结构,第一MOS管2011与N个第二MOS管2012共同构成电流镜模块,N为大于或者等于2的整数。
作为一个示例,参见图3,为本申请实施例提供的一种下变频电路的原理图。其中,混频模块的工作电流独立于前级的射频信号放大级,由偏置电流和NM1~NM5的器件尺寸共同决定。偏置电流流入NM1,NM1与NM2、NM1与NM3、NM1与NM4、NM1与NM5分别构成电流镜结构,拷贝NM1上的电流到相应的电路支路,即可为混频支路提供工作电流。这样,通过上述电流镜结构可以独立调整混频级的工作电流,对开关噪声指标进行优化,不再受限于增益和线性度指标。
结合图4所示,本申请实施例提供了另一种下变频电路,其中,混频模块102包括:I路混频子模块1021,包括由M个场效应管构成的负载,被配置为输出I分量中频电压信号;和,Q路混频子模块1022,包括由M个场效应管构成的负载,被配置为输出Q分量中频电压信号;其中,I路混频子模块1021的输出端和Q路混频子模块1022的输出端均连接至求和模块103,M为大于或者等于2的整数。
可选地,上述场效应管为PMOS管。这样,通过PMOS管代替传统电路中的NMOS混频开关,PMOS管的闪烁噪声比NMOS的闪烁噪声低,即具备更低的闪烁噪声,更加利于低噪声指标的实现。
继续参见图4,跨导增强模块101包括:第一共源放大模块,被配置为生成第一跨导;第二共源放大模块,与第一共源放大模块共用偏置电流,被配置为生成第二跨导;其中,跨导增强模块具体被配置为根据第一跨导和第二跨导的和值确定跨导级差分输出电流信号。
CMOS是一种集成电路技术,由场效应晶体管组成,CMOS结构因为功耗低、可靠性高以及集成度高的优点而被广泛应用于数字电路和微处理器中。通常来说,CMOS结构由P型场效应管和N型场效应管构成。本申请实施例中的跨导增强模块不再使用电阻作为下变频电路的负载,而是采用COMS结构作为负载,从而有效解决了电阻上电压降过大而导致线性度恶化的问题。
继续参见图3所示的下变频电路的原理图,下面详细介绍该下变频电路的连接结构和工作原理。该下变频电路包括跨导增强模块401,被配置为将输入的差分输入电压信号转换成跨导级差分输出电流信号;混频模块402,与跨导增强模块连接,被配置为在直流工作电流下将跨导增强模块输出的跨导级差分输出电流信号以及本振信号转换成中频输出电压信号;求和模块403,与混频模块的输出端连接,被配置为将混频模块输出的中频输出电压信号进行求和并输出;以及运放模块404,与求和模块以及混频模块连接,以与求和模块和混频模块形成共模反馈结构,被配置为将求和模块的输出信号进行放大,并反馈给混频模块。
可选地,混频模块402包括I路混频子模块和Q路混频子模块,上述I路混频子模块包括:第一PMOS管,栅极连接第一本振信号LOIP;第二PMOS管,栅极连接第二本振信号LOIN,漏极与第一PMOS管的漏极相连并输出中频信号IFIN;第三PMOS管,栅极连接第一本振信号LOIP;和,第四PMOS管,栅极连接第二本振信号LOIN,漏极与第三PMOS管的漏极相连并输出中频信号IFIP。
可选地,上述Q路混频子模块包括:第五PMOS管,栅极连接第三本振信号LOQN;第六PMOS管,栅极连接第四本振信号LOQP,漏极与第五PMOS管的漏极相连并输出中频信号IFQP;第七PMOS管,栅极连接第三本振信号LOQN;和,第八PMOS管,栅极连接第四本振信号LOQP,漏极与第七PMOS管的漏极相连并输出中频信号IFQN。
可以理解的是,混频模块的主要噪声来源是混频开关(PM1~PM4、PM5~PM8)的闪烁噪声,每个混频开关对输出噪声的贡献可以用下式表示:
其中,为I DC混频级偏置电流,A LO为本振信号的电压幅度,V n,in为混频开关的闪烁噪声。从上式可以看出,减少混频模块偏置电流I DC,可以降低输出闪烁噪声。本申请实施例提供的下变频电路,单独设置和调节混频模块的偏置电流,可以有效降低下变频电路的噪声,提高电路输出信号的精度。
可选地,继续结合图3所示电路,跨导增强模块包括射频正端信号放大模块和射频负端信号放大模块:其中,射频正端信号放大模块包括:第一电阻、第九PMOS管和第六NMOS管,其中,第九PMOS管的漏极与第六NMOS管的漏极相连,第一电阻的第一端连接在第九PMOS管和第六NMOS管之间,第一电阻的第二端、第九PMOS管的栅极以及第六NMOS管的栅极共同连接至射频正端输入信号;和/或,射频负端信号放大模块包括:第二电阻、第十二PMOS管和第七NMOS管,其中,第十二PMOS管的漏极与第七NMOS管的漏极相连,第二电阻的第一端连接在第十二PMOS管和第七NMOS管之间,第二电阻的第二端、第十二PMOS管的栅极以及第七NMOS管的栅极共同连接至射频负端输入信号;其中,第九PMOS管和第十二PMOS管构成第一共源放大模块,第六NMOS管和第七NMOS管构成第二共源放大模块。
具体工作时,RF_IP、RF_IN为射频差分输入信号,PM9、NM6和R1构成射频正端信号放大级,PM12、NM7和R2构成射频负端信号放大级,共源放大管射频信号放大级采用了共用电流跨导增强的电路结构,替代传统下变频电路中的跨导级。其等效跨导G m由下式决定:
其中,g mp为PM9、PM12的跨导,g mn为NM6、NM7的跨导。射频信号放大级的电压增益由下式决定:
其中,R F为射频信号放大级的反馈电阻R1、R2。从上式可以看出,可以通过增加工作电流的方式,来提高等效跨导G m,从而提高IQ下变频电路的增益。由于该电路采用了跨导增强的CMOS电路结构,PMOS和NMOS共用电流,增加工作电流,会同时增加PMOS和NMOS的跨导,从而大幅提高下变频电路的转换增益。
射频信号放大级的噪声系数由下式决定:
其中,R S为前级电路输出阻抗,γ为常数,对于长沟道器件,其值是2/3,对于短沟道器件,其值为2~3之间,α为g m/g d0,R F为射频信号放大级的反馈电阻R1、R2。从上式可以看出,通过增加电流来增加等效跨导G m的方式,可以降低射频信号放大级的噪声系数。
因此,可以灵活增加射频信号放大级的工作电流,来提高增益和降低噪声系数,而不影响后级混频级的性能。此外,射频信号放大级输出端的电压空间仅消耗一个PMOS管的VSD和一个NMOS管的VDS,输出信号电压摆幅空间很大,具备很好的线性输出能力,可获得良好的线性度性能。
LO_IP、LO_IN、LO_QP、LO_QN为本振信号输入端,IF_IP、IF_IN、IF_QP、IF_QN为中频信号输出端。PM1至PM4为I路混频级,PM5至PM8为Q路混频级,混频级的直流负载不再是电阻,消除了传统吉尔伯特下变频电路中负载电阻过高的电压降而导致的线性度恶化的问题。
可选地,本申请上述实施例中的运放模块104包括:共源差分放大结构,输入端与求和模块相连,输出端与混频模块相连,被配置为将求和模块放大后的中频信号转换成共模电压信号,并反馈至混频模块。
本申请实施例提供的运放模块,与求和模块以及混频模块共同构成了共模反馈结构,运放模块将中频输出端(IF_IP、IF_IN、IF_QP、IF_QN)的直流工作点稳定到参考电压VREF,使得中频输出端的直流工作点不再随工艺角、供电电压、工作温度变化。VREF电压同时也是后级中频电路的输入共模点,使得下变频电路可以直接和后级电路相连,不再需要隔直电容,节省了芯片面积,利于实现低成本的设计需求。
结合图5所示,为本申请实施例提供的一种运放模块的原理图,如图5所示,共源差分放大结构为多个,所有共源差分放大结构中前一个共源差分放大结构的输出端与相邻的后一个共源差分放大结构的输入端相连,每个共源差分放大结构均包括源极相连的两个PMOS管。
该运放模块具备中频信号求和、增益放大功能。IF_IP、IF_IN、IF_QP、IF_QN为IQ下变频电路中频信号输出端,VREF为参考电压,OUT为运算放大器输出端。其中,IF_IP、IF_IN为差分信号,IF_QP、IF_QN为差分信号。运放模块采用折叠式共源共栅结构,PM1至PM2、PM3至PM4、PM5至PM6、PM7至PM8均为共源差分放大结构,这些PMOS尺寸和偏置电流完全一致。放大后的中频信号输出端在NM5的源级节点进行求和,抵消掉交流信号和直流失调信号,保留共模电压信号,通过共用共栅级NM5和NM6,最终从OUT端口输出。
具体工作时,运放模块将IQ下变频电路输出的四个中频信号输出端(IF_IP、IF_IN、IF_QP、IF_QN)进行求和,并共用增益放大通路,降低了运算放大器的复杂度,节省了功耗。对差分信号进行求和,可以获得共模电压,该运算放大器和混频电路形成共模反馈结构,将求和后的共模电压稳定到参考电压VREF电压值上,从而获得共模电压。
输出端OUT接入图5中的PM10和PM11的栅极,借助PM10、PM11的共源放大和混频级的直通作用,最终形成负反馈环路,将中频输出端IF_IP、IF_IN、IF_QP、IF_QN的直流工作点钳位于参考电压VREF。这种共模反馈结构作用于IQ两个支路,不需要IQ单独进行共模反馈,节省了功耗和芯片面积。
本申请实施例采用上述共模反馈结构,将中频输出端(IF_IP、IF_IN、IF_QP、IF_QN)的直流工作点稳定到参考电压VREF,使得中频输出端的直流工作点不再随工艺角、供电电压、工作温度变化,提升了输出信号的稳定性和可靠性。
本申请实施例提供了一种前端电路,包括上述任意一个实施例所述的下变频电路。
结合图6所示,为本申请实施例提供的一种无线接收机600,包括上述任一实施例所述的前端电路。
以上描述和附图充分地示出了本公开的实施例,以使本领域的技术人员能够实践它们。其他实施例可以包括结构的以及其他的改变。实施例仅代表可能的变化。除非明确要求,否则单独的部件和功能是可选的,并且操作的顺序可以变化。一些实施例的部分和特征可以被包括在或替换其他实施例的部分和特征。本公开的实施例并不局限于上面已经描述并在附图中示出的结构,并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。
Claims (10)
1.一种下变频电路,其特征在于,包括:
跨导增强模块,被配置为将输入的差分输入电压信号转换成跨导级差分输出电流信号;
混频模块,与跨导增强模块连接,被配置为在直流工作电流下将跨导增强模块输出的跨导级差分输出电流信号以及本振信号转换成中频输出电压信号;
求和模块,与混频模块的输出端连接,被配置为将混频模块输出的中频输出电压信号进行求和并输出;
运放模块,与求和模块以及混频模块连接,以与求和模块和混频模块形成共模反馈结构,被配置为将求和模块的输出信号进行放大,并反馈给混频模块。
2.根据权利要求1所述的下变频电路,其特征在于,混频模块包括:
电流镜模块,包括第一场效应MOS管;和,
N个混频支路,每个混频支路包括一个第二MOS管;
其中,第一MOS管分别与每个混频支路上的第二MOS管构成电流镜结构,第一MOS管与N个第二MOS管共同构成电流镜模块,N为大于或者等于2的整数。
3.根据权利要求1或2所述的下变频电路,其特征在于,混频模块包括:
I路混频子模块,包括由M个场效应管构成的负载,被配置为输出I分量中频电压信号;和,
Q路混频子模块,包括由M个场效应管构成的负载,被配置为输出Q分量中频电压信号;
其中,I路混频子模块的输出端和Q路混频子模块的输出端均连接至求和模块,M为大于或者等于2的整数。
4.根据权利要求3所述的下变频电路,其特征在于,场效应管为PMOS管,I路混频子模块包括:
第一PMOS管,栅极连接第一本振信号LOIP;
第二PMOS管,栅极连接第二本振信号LOIN,漏极与第一PMOS管的漏极相连并输出中频信号IFIN;
第三PMOS管,栅极连接第一本振信号LOIP;和,
第四PMOS管,栅极连接第二本振信号LOIN,漏极与第三PMOS管的漏极相连并输出中频信号IFIP。
5.根据权利要求3所述的下变频电路,其特征在于,场效应管为PMOS管,Q路混频子模块包括:
第五PMOS管,栅极连接第三本振信号LOQN;
第六PMOS管,栅极连接第四本振信号LOQP,漏极与第五PMOS管的漏极相连并输出中频信号IFQP;
第七PMOS管,栅极连接第三本振信号LOQN;和,
第八PMOS管,栅极连接第四本振信号LOQP,漏极与第七PMOS管的漏极相连并输出中频信号IFQN。
6.根据权利要求1所述的下变频电路,其特征在于,跨导增强模块包括:
第一共源放大模块,被配置为生成第一跨导;
第二共源放大模块,与第一共源放大模块共用偏置电流,被配置为生成第二跨导;
其中,跨导增强模块具体被配置为根据第一跨导和第二跨导的和值确定跨导级差分输出电流信号。
7.根据权利要求6所述的下变频电路,其特征在于,跨导增强模块包括:
射频正端信号放大模块,包括第一电阻、第九PMOS管和第六NMOS管,其中,第九PMOS管的漏极与第六NMOS管的漏极相连,第一电阻的第一端连接在第九PMOS管和第六NMOS管之间,第一电阻的第二端、第九PMOS管的栅极以及第六NMOS管的栅极共同连接至射频正端输入信号;和/或,
射频负端信号放大模块,包括第二电阻、第十二PMOS管和第七NMOS管,其中,第十二PMOS管的漏极与第七NMOS管的漏极相连,第二电阻的第一端连接在第十二PMOS管和第七NMOS管之间,第二电阻的第二端、第十二PMOS管的栅极以及第七NMOS管的栅极共同连接至射频负端输入信号;
其中,第九PMOS管和第十二PMOS管构成第一共源放大模块,第六NMOS管和第七NMOS管构成第二共源放大模块。
8.根据权利要求1所述的下变频电路,其特征在于,运放模块包括:
共源差分放大结构,输入端与求和模块相连,输出端与混频模块相连,被配置为将求和模块放大后的中频信号转换成共模电压信号,并反馈至混频模块。
9.根据权利要求8所述的下变频电路,其特征在于,共源差分放大结构为多个,所有共源差分放大结构中前一个共源差分放大结构的输出端与相邻的后一个共源差分放大结构的输入端相连,每个共源差分放大结构均包括源极相连的两个PMOS管。
10.一种前端电路,其特征在于,包括:
如权利要求1至9任一项所述的下变频电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311073720.6A CN117240222A (zh) | 2023-08-24 | 2023-08-24 | 下变频电路、前端电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311073720.6A CN117240222A (zh) | 2023-08-24 | 2023-08-24 | 下变频电路、前端电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117240222A true CN117240222A (zh) | 2023-12-15 |
Family
ID=89090218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311073720.6A Pending CN117240222A (zh) | 2023-08-24 | 2023-08-24 | 下变频电路、前端电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117240222A (zh) |
-
2023
- 2023-08-24 CN CN202311073720.6A patent/CN117240222A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10205438B2 (en) | Adjustable low-pass filter in a compact low-power receiver | |
EP1784913B1 (en) | Balanced mixer using fits | |
CN107645300B (zh) | 一种电流复用低功耗射频接收机 | |
TWI360941B (en) | Adaptive-biased mixer | |
US7392033B2 (en) | Reducing active mixer flicker noise | |
TWI517558B (zh) | 具有主動式單端轉差分訊號轉換之互補式低雜訊轉導器 | |
US7880546B2 (en) | Amplifier and the method thereof | |
CN107093986B (zh) | 信号处理电路 | |
CN111384902B (zh) | 一种阻抗匹配频率可调的宽带接收机电路 | |
KR100487813B1 (ko) | 상보 소자를 이용한 싱글엔드형 차동 회로 | |
US20200028534A1 (en) | Radio receivers | |
US8325848B2 (en) | Peak detector having extended dynamic range | |
US6750715B2 (en) | Logarithmic IF amplifier with dynamic large signal bias circuit | |
US20060091944A1 (en) | I/Q quadrature demodulator | |
US20080297258A1 (en) | Variable impedance circuit; and variable impedance system, filter circuit, amplifier, and communication system using the same | |
US20080143441A1 (en) | Amplifier having plurality of differential pairs and communication system equipped with same | |
CN111384984B (zh) | 接收器和低噪声放大器 | |
CN109004905B (zh) | 一种带有巴伦的上变频混频器 | |
CN103733513A (zh) | 具有噪声消除的电流模式混合拓扑电路 | |
CN117240222A (zh) | 下变频电路、前端电路 | |
GB2423427A (en) | Double balanced mixer with improved even-order intercept points | |
CN216565125U (zh) | 一种多模rxfe电路 | |
CN115603767A (zh) | 一种宽带可调谐接收机 | |
JP2013223118A (ja) | ミキサ回路 | |
Kaukovuori et al. | Direct-conversion receiver for ubiquitous communications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |