KR101004672B1

KR101004672B1 - 무선통신용 주파수 체배기 및 이의 구동방법

Info

Publication number: KR101004672B1
Application number: KR1020080084481A
Authority: KR
Inventors: 원광호; 문연국; 신현철; 김종식
Original assignee: 전자부품연구원
Priority date: 2008-08-28
Filing date: 2008-08-28
Publication date: 2011-01-03
Also published as: KR20100025789A

Abstract

본 발명에 따른 무선통신용 주파수 체배기는 전원전압과 공통 컬렉터 노드 사이에 연결된 제1 유도성 부하와, 접지와 공통 이미터 노드 사이에 연결된 제2 유도성 부하 및 상기 공통 컬렉터 노드와 상기 공통 이미터 노드 사이에 연결되어 차동 입력 신호의 주파수를 정수배로 체배하는 체배기 코어를 구비한다. 본 발명에 의하면, 체배기 코어가 이미터 팔로워 및 공통 이미터 증폭기로 동작함으로써, 상기 공통 컬렉터 노드와 상기 공통 이미터 노드를 통해 차동 출력 신호를 출력한다. 따라서, 본 발명에 따른 무선통신용 주파수 체배기는 단일 형태의 출력신호를 차동 형태의 출력 신호로 변환하기 위한 추가 회로가 요구되지 않는다.

Description

무선통신용 주파수 체배기 및 이의 구동방법{FREQUENCY DOUBLE FOR WIRELESS COMMUNICATION AND DRIVING METHOD THEREOF}

본 발명은 주파수 체배기 및 이의 구동방법에 관한 것으로서, 구체적으로, 전압 제어 발진기와 연동하여 믹서에 발진 신호를 공급하는 무선통신용 주파수 체배기 및 이의 구동방법에 관한 것이다.

무선통신 시스템이 발전함에 따라 높은 출력 주파수와 낮은 위상잡음을 가지고 안정적으로 동작하는 발진기에 대한 요구가 증가하고 있으며, 이러한 요구에 가장 부합하는 장치로서, 차동 국부 발진 신호(Differential Local Oscillator)를 공급하는 교차 결합된 차동 구조 발진기가 널리 사용되고 있다.

일반적으로 발진기는 LC 공진기를 구비한다. 이 LC 공진기가 고주파 대역에서 발진하기 위해서는 LC 공진기를 구성하는 개별 소자인 인덕터와 커패시터가 물리적으로 매우 작아야 한다. 그러나, 실제 반도체 공정 시, 작은 소자에 대해서는 소자 값(예컨대, 인턱턴스, 커패시턴스)의 오차가 더욱 커지는 것으로 알려져 있다. 따라서 발진기의 동작 주파수가 높아질수록 설계값과 실제 제작 후의 동작 주파수의 차이가 커질 가능성이 매우 높다.

이러한 LC 공진기를 이용한 전압 제어 발진기의 현실적인 문제점을 개선하기 위하여 발진기 자체는 낮은 주파수에서 동작시키고, 주파수 체배기를 이용하여 낮은 주파수를 체배하여 출력 주파수를 얻는 방법이 많이 사용되고 있다.

도 1은 공통 에미터 단자에서 입력 주파수의 2배에 해당하는 출력 신호를 얻을 수 있는 종래의 주파수 체배기의 구성을 나타내는 도면이다.

도 1을 참조하면, 먼저, 트랜지스터(T1)의 베이스에 입력 신호(S1)가 인가되고, 트랜지스터(T2)의 베이스에 상기 입력 신호(S1)와 180도의 위상차를 갖는 입력 신호가 인가되는 경우가 가정된다. 그러면, 제1 및 제2 트랜지스터(T1, T2)는 각 입력 신호(S1, S2)가 양의 반주기 일 때만 에미터 팔로워(Emitter Follower) 형태로 동작한다. 즉, t0에서 t1에 해당하는 양의 반주기 동안, 트랜지스터(T1)가 에미터 팔로워(Emitter Follower)로 동작함으로써, 에미터 단자에서 트랜지스터(T1)에 입력된 양의 반주기가 출력된다. t1에서 t2에 해당하는 양의 반주기 동안, 트랜지스터(T2)가 에미터 팔로워로 동작함으로써, 에미터 단자에서 트랜지스터(T2)에 입력된 양의 반주기가 출력된다. 결과적으로 공통 에미터 단자에서는 입력된 주파수의 2배에 해당하는 출력 신호(S3)가 출력되게 된다.

도 2는 공통 컬렉터 단자에서 입력 주파수의 2배에 해당하는 출력 신호를 얻는 종래의 또 다른 주파수 체배기의 구성을 나타내는 도면이다.

도 2를 참조하면, 두 트랜지스터(T3, T4)의 컬렉터가 서로 한 개의 부하를 공유할 때, 공통 컬렉터 단자는 기본 주파수(fundamental frequency)에 대해서 가상접지(Virtual Ground)를 형성한다. 따라서, 기본 주파수 성분은 서로 상쇄되어 사라지게 된다. 이것은 홀수-차 고조파(Odd-order Harmonics)가 모두 상쇄되는 Odd Mode 동작이다. 여기서, 기본 주파수란 주기 파형에 포함된 주파수 성분 중 가장 낮은 주파수 성분을 일컫는다. 이러한 기본 주파수는 푸리에 시리즈로 표현할 때의 단위 주파수가 된다.

반면, 회로 내에서 동위상으로 존재하는 2차 고조파(2nd harmonic) 성분은 서로 더해지게 되어 2차 고조파 성분을 효율적으로 얻을 수 있게 된다. 이것은 짝수차 고조파(Even-oder Harmonics)만 같은 위상으로 더해져서 출력단에 나타나는 Even Mode 동작이다. 이때, 공통 컬렉터 단자의 부하를 2차 고조파에 공진시킨다면 최적의 2차 고조파 성분을 얻을 수 있게 된다.

그런데, 도 1 및 도 2에 도시된 종래의 주파수 체배기는 입력 신호를 차동(Differential) 형태로 인가받지만, 이에 반해 출력 신호는 단일(Single-ended) 형태로 출력한다.

따라서, 주파수 체배기를 통해 믹서(mixer)에 차동 국부 발진 신호를 공급하기 위해서는 주파수 체배기로부터 출력되는 단일 형태의 출력 신호를 차동 형태의 출력 신호로 변환하는 단일 차동 변환기(single-to-differential)기가 요구된다. 그러므로, 전체 회로 구현시, 회로가 복잡해지고, 상기 단일 차동 변환기와 같은 별도의 회로가 추가 설계됨으로써, 전력소모가 증가한다.

따라서, 본 발명의 목적은 회로 구조가 간단하고, 단일 형태의 출력신호를 차동 형태의 출력 신호로 변환하기 위한 추가 회로가 요구되지 않는 주파수 체배기 및 이의 구동 방법을 제공하는 것이다.

본 발명의 주파수 체배기는 제1 및 제2 유도성 부하와 체배기 코어를 포함한다. 제1 유도성 부하는 전원전압과 공통 컬렉터 노드 사이에 연결된다. 제2 유도성 부하는 접지와 공통 이미터 노드 사이에 연결된다. 체배기 코어는 상기 공통 컬렉터 노드와 상기 공통 이미터 노드 사이에 연결되어 차동 입력 신호를 인가받는 한 쌍의 대칭 트랜지스터를 포함한다.

상기 체배기 코어에 의하면, 차동 입력 신호의 양의 반주기 동안 이미터 팔로워(Emitter Follower) 및 공통 이미터 증폭기로 동작하고, 상기 이미터 팔로워로 동작하는 경우, 상기 공통 이미터 노드를 통해 상기 차동 입력 신호의 주파수의 정수배에 대응하는 제1 출력 신호를 출력하고, 상기 공통 이미터 증폭기(Common Emitter)로 동작하는 경우, 상기 공통 컬렉터 노드를 통해 상기 제1 출력 신호의 위상과 180도 위상차를 갖는 제2 출력 신호를 출력한다.

본 발명의 차동 증폭기를 구비한 주파수 체배기의 구동방법은 다음과 같다.

먼저, 180도의 위상차를 갖는 제1 및 제2 입력 신호로 이루어진 차동 입력 신호를 인가받는다. 이어, 상기 차동 증폭기의 이미터 팔로워 동작에 따라서 상기 차동 입력 신호의 주파수가 채배된 제1 출력 신호를 출력한다. 이어, 상기 차동 증폭기의 공통 이미터 증폭 동작에 따라서 상기 제1 출력 신호와 180도의 위상을 갖는 제2 출력 신호를 출력한다.

본 발명에 의하면, 제1 유도성 부하와 제2 유도성 부하 사이에 연결된 체배기 코어가 이미터 팔로워 및 공통 이미터 증폭기로 동작함으로써, 상기 공통 컬렉터 노드와 상기 공통 이미터 노드를 통해 차동 출력 신호를 출력한다. 따라서, 본 발명에 따른 무선통신용 주파수 체배기는 단일 형태의 출력신호를 차동 형태의 출력 신호로 변환하기 위한 추가 회로가 요구되지 않고, 회로구조가 간단하다.

이하, 도면을 참조하여 본 발명을 상세히 설명하기로 한다.

도 3은 본 발명의 일실시예에 따른 주파수 체배기의 구성을 나타내는 도면이다.

도 3을 참조하면, 본 발명의 일실시예에 따른 주파수 체배기(100)는 입력부(110), 체배기 코어(120), 부하부(130) 및 출력부(140)를 포함한다.

입력부(110)는 제1 입력 회로(110A)와 제2 입력 회로(110B)를 포함한다. 제1 입력 회로(110A)는 제1 입력 신호(Vin+)를 인가받는 제1 입력 단자(112A)와, 상기 제1 입력 단자(112A)와 상기 체배기 코어부(120) 사이에 연결된 제1 커패시터(C1)를 포함한다. 제2 입력 회로(110B)는 상기 제1 입력 신호(Vin+)와 180도의 위상차를 갖는 제2 입력 신호(Vin-)를 인가받는 제2 입력 단자(112B)와, 상기 제2 입력 단자(112B)와 상기 체배기부 코어부(120) 사이에 연결된 제2 커패시터(C2)를 포함한다.

체배기 코어부(120)는 한 쌍의 대칭 트랜지스터(Q1, Q2)를 포함한다. 도 3에서는, 한 쌍의 대칭 트랜지스터가 바이폴라 접합 트랜지스터(bipolar junction transistor: 이하, 트랜지스터)로 구현된 예가 도시되었으나, 전계-효과 트랜지스터(field-effect transistor: FET) 또는 그 밖의 다른 트랜지스터로 구현할 수도 있다. 구체적으로, 상기 체배기 코어부(120)는 병렬적으로 연결된 제1 NPN 트랜지스터(Q1)와 제2 NPN 트랜지스터(Q2)를 포함한다. 제1 NPN 트랜지스터(Q1)의 베이스에는 상기 제1 커패시터(C1)를 통해 제1 입력신호(Vin+)가 인가되고, 제2 NPN 트랜지스터(Q2)의 베이스에는 상기 제2 커패시터(C2)를 통해 상기 제1 입력 신호(Vin+)와 180도의 위상 차를 갖는 제2 입력 신호(Vin-)가 인가된다. 제1 NPN 트랜지스터(Q1)의 컬렉터와 제2 NPN 트랜지스터의 컬렉터는 공통 컬렉터 노드(CN)를 통해 전기적으로 연결되고, 제1 NPN 트랜지스터(Q1)의 컬렉터와 제2 NPN 트랜지스터(Q2)의 컬렉터는 공통 이미터 노드(EN)를 통해 전기적으로 연결된다.

부하부(130)는 제1 부하 회로(130A)와 제2 부하 회로(130B)를 포함한다. 제1 부하 회로(130A)는 전원 전압(VCC)과 상기 공통 컬렉터 노드(CCN: Common-Collector Node) 사이에 연결된 제1 인덕터(Lc)를 포함하고, 제2 부하 회로(130B)는 접지(GND)와 공통 이미터 노드(EEN: Common-Emitter Node) 사이에 연결된 제2 인덕터(Le)를 포함한다.

출력부(140)는 제1 출력 회로(140A)와 제2 출력 회로(140B)를 포함한다. 제1 출력 회로(140A)는 공통 컬렉터 출력 단자(142A)와, 상기 공통 컬렉터 출력 단자(142A)와 상기 공통 컬렉터 노드(CN) 사이에 연결된 제3 커패시터(C3)를 포함한다. 제2 출력 회로(140B)는 공통 이미터 출력 단자(142B)와, 상기 공통 이미터 출력 단자(142B)와 상기 공통 이미터 노드(EN) 사이에 연결된 제4 커패시터(C4)를 포함한다.

도 3에 도시된 바와 같이, 체배기 코어부(120)를 구성하는 제1 및 제2 NPN 트랜지스터(Q1, Q2)가 서로 병렬적으로 연결된다. 따라서, 제1 및 제2 NPN 트랜지스터(Q1, Q2)가 공통 컬렉터 노드(CN)를 통해 제1 부하 회로(130A)를 공유하고, 공통 이미터 노드(EN)를 통해 제2 부하 회로(130B)를 공유한다.

제1 및 제2 NPN 트랜지스터(Q1, Q2)가 활성 영역에서 동작하기 위하여, 상기 제1 및 제2 NPN 트랜지스터(Q1, Q2)들 각각의 베이스 바이어스는 활성 영역에서 동작하도록 미리 설정된다.

제1 및 제2 부하 회로(130A, 130B)에는 제1 및 제2 인덕터(Lc, Le)가 각각 구비됨으로써, 저항 성분으로 인한 전압강하는 일어나지 않으며, 고초고주파 대역에서 최적의 임피던스를 제공한다.

동작 과정을 살펴보면, 먼저, 도며 3에 도시된 바와 같이, 제1 및 제2 입력 회로(110A, 110B)를 통해 체배기 코어부(120)에 제1 및 제2 입력 신호(Vin+, Vin-)로 이루어진 차동 입력 신호가 각각 인가되는 것으로 가정한다.

제1 및 제2 입력 신호(Vin+, Vin-)의 양의 반주기 동안에는 제1 및 제2 NPN 트랜지스터(Q1, Q2)가 모두 에미터 팔로워(Emitter Follower)로 동작한다. 따라서 공통 에미터 노드(EN)에서는 차동 입력 신호의 입력 주파수의 2배에 해당하는 출력 신호(Vout+)가 출력되게 된다.

반면, 제1 및 제2 입력 신호(Vin+, Vin-)의 양의 반주기 동안에는 제1 및 제2 NPN 트랜지스터(Q1, Q2)가 모두 공통 에미터 (Common Emitter) 증폭기로 동작하므로, 공통 컬렉터 노드(CN)에서는 입력신호의 반대 위상의 출력 신호(Vout-)가 출력된다.

결과적으로, 공통 에미터 단자(142B)와 공통 컬렉터 단자(142A)에서 서로 위상이 반대되는 2차 고조파 신호를 얻을 수 있게 된다.

이와 같이, 본 발명의 일실시예에 따른 주파수 체배기(100)는 입력 신호(Vin+, Vin-)의 입력 주파수의 2배에 해당하는 출력 신호(Vout-, Vout+)를 차동적으로 얻을 수 있게 된다.

그런데, 도 3의 실시예에서는, 전원전압(VCC)과 공통 컬렉터 노드 사이에 연결된 제1 인덕터(Lc)와 공통 에미터 노드(EN)와 접지(GND) 사이에 연결된 제2 인덕터(Le)의 부하 조건이 동작 주파수에 따라 바뀌기 때문에 각 공통 컬렉터 노드와 공통 에미터 노드에서의 2차 고조파 신호의 위상이 바뀌는 현상이 발생할 수 있다. 이를 보완하기 위한 본 발명의 다른 실시예에 따른 주파수 체배기가 아래에서 상세히 설명된다.

도 4는 본 발명의 다른 실시예에 따른 주파수 체배기의 구성을 나타내는 도면이고, 도 5는 도 4에 도시된 위상 조절부를 구체적으로 설명하기 위한 도면이다.

단, 도 4에 도시된 구성요소 중 도 3에 도시된 구성요소와 동일한 구조 및 기능을 갖는 구성요소에 대해서는 동일한 참조번호를 표기한다.

도 4를 참조하면, 본 발명의 다른 실시예에 따른 주파수 체배기(400)는 입력부(410: 410A, 410B), 체배기 코어(120), 부하부(430: 430A, 430B), 출력부(440: 440A, 440B), 위상 조절부(450) 및 전류 공급부(460)를 포함한다.

도 4에 도시된 입력부(410: 410A, 410B), 부하부(430: 430A, 430B) 및 출력부출력부(440: 440A, 440B)는 도 3에 도시된 입력부(110), 부하부(130) 및 출력부(140)와 동일한 구성 및 기능을 가지며, 이에 대한 구체적인 설명은 도 3에 도시된 입력부(110), 부하부(130) 및 출력부(140)에 대한 설명으로 대신한다.

체배기 코어(120)는 공통 컬렉터 노드와 공통 이미터 노드를 통해 병렬로 연결되는 제1 및 제2 NPN 트랜지스터(Q1, Q2)로 이루어진다. 이때, 각 트랜지스터(Q1, Q2)의 베이스에는 저항(R2)이 각각 연결되고, 각 제2 저항(R2)을 통해 제1 및 제2 NPN 트랜지스터의 베이스에는 베이스 바이어스 전압(Vb)이 인가된다. 이에, 제1 및 제2 NPN 트랜지스터(Q1, Q2)가 활성 영역에서 동작하게 된다.

위상 조절부(450)는 제1 인덕터(Lc)의 특성과 제2 인덕터(Le)의 특성이 동작 주파수에 따라서 바뀜으로써, 공통 컬렉터 노드와 공통 이미터 노드에서 나타나는 출력 신호(Vout+, Vout-: 2차 고조파 신호)의 위상이 변화하는 것을 방지하기 위하여 상기 동작 주파수에 따른 상기 출력 신호(Vout+, Vout-)의 위상 변화를 보정한다.

도 5를 참조하면, 상기 위상 조절부(450)는 제3 NPN 트랜지스터(Q3)와, 제1 저항(R1)과, 직류차단 커패시터(Ct)를 포함한다. 제3 NPN 트랜지스터(Q3)의 베이스 와 이미터에는 공통으로 전원전압이 인가된다. 제3 NPN 트랜지스터(Q3)와 튜닝 커패시터(Ct)는 전원전압(VCC)과 공통 컬렉터 노드(CN) 사이에서 직렬로 연결된다. 따라서, 직렬로 연결된 제3 NPN 트랜지스터(Q3)와 튜닝 커패시터(Ct)는 제1 인덕터(Lc)에 병렬적으로 연결된다. 제3 NPN 트랜지스터(Q3)와 직류차단 커패시터(Ct)를 직렬로 연결하는 연결 노드에는 상기 제1 저항을 통해 튜닝 전압(Vt)이 인가된다.

상기 위상 조절부(450)는 동작 주파수에 따른 출력 신호(Vout+, Vout-)의 위상 변화를 보정하기 위해 직렬로 연결된 제3 NPN 트랜지스터(Q3)와 튜닝 커패시터(Ct)가 제1 인턱터(Lc)와 병렬적으로 연결된다. 즉, 상기 위상 조절부는 상기 제1 인덕터와 병렬적으로 연결되며, 이러한 연결구조는 일종의 LC 탱크 회로를 형성한다. 이때, 상기 제3 NPN 트랜지스터(Q3)의 베이스-컬렉터 간의 에 형성되는 접합 캐패시턴스를 "Cbc"라 가정하면, 상기 LC 탱크의 임피던스는 아래의 수학식 1로 표현될 수 있다.

여기서, ω는 동작 주파수이고, Lc'는 제1 인덕터()의 인덕턴스이고, Ct'는 직류 전류 차단 커패시터의 커패시턴스이다. 이때, LC 탱크의 임피던스의 실수 성분과 허수 성분에 의한 위상은 아래의 수학식 2와 같이 나타낼 수 있다.

제3 NPN 트랜지스터의 컬렉터 단자의 전위을 조절하면, Cbc'의 값이 변하게 된다. 따라서, 위의 수학식 2에서의 허수 성분이 바뀌게 되어 위상 차를 보정할 수 있게 된다. 상기 제3 NPN 트랜지스터의 컬렉터 단자의 전위 조절은 제1 저항(R1)을 통해 제1 노드(N1)에 인가되는 튜닝 전압(Vt)을 통해 이루어진다.

이와 같이, 본 발명에서 제안하는 위상 조절부(450)가 제1 인덕터(Lc)와 병렬적으로 연결됨으로써, LC 탱크 회로를 구성한다. LC 탱크 회로의 임피던스의 허수 성분은 베이스-컬렉터 간의 접합 캐패시턴스값(Cbc)의 조절을 통해 이루어질 수 있다. 따라서 동작 주파수에 따른 위상 차가 보정됨으로써, 동작 주파수가 변하여도 완전 차동의 2차 고조파 신호를 얻을 수 있다.

다시 도 4를 참조하면, 전류 공급부(460)는 제4 및 제 5 NPN 트랜지스터(Q4, Q5), 전류원(Isrc) 및 제5 커패시터(C5)를 포함한다. 제5 NPN 트랜지스터는 제4 NPN 트랜지스터와 전류미러 타입을 연결되어 전류원(Isrc)에 의해 설정된 전류값으로 바이어스 전류를 체배 코어부(420)에 공급한다. 제5 커패시터(C5)는 제5 NPN 트랜지스터(Q5)에 의해 발생한 노이즈가 체배 코어부(420)로 흐르는 것을 억제한다.

도 6은 본 발명에 일실시예에 따라서 주파수 체배기에 입력되는 입력 신호와 상기 입력 신호에 따라서 출력되는 출력 신호의 시뮬레이션 결과를 나타내는 도면 이다. 단, (a)는 10GHz, 100mVP의 차동 입력 신호가 본 발명에 따른 주파수 체배기에 입력되는 신호 파형이고, (b)는 (a)에 도시된 차동 입력 신호의 주파수가 2배로 체배된 20GHz의 차동 출력 신호의 출력 파형을 나타낸다.

도 6에 도시된 바와 같이, 입력 신호의 2배에 해당하는 주파수 신호가 공통 이미터 노드(EN: Common-Emitter Node)와 공통 컬렉터 노드(CN: Common-Collector Node) 각각에서 180도의 위상 차를 가지고 출력되는 것을 알 수 있다.

도 7은 본 발명의 실시예에 따른 위상 보정을 하기 위하여 도 5에 도시된 튜닝 전압의 전압레벨에 따른 2 개의 출력단(Vout-, Vout+: 도 4에 도시됨)에서의 2차 고조파 성분의 위상 차를 나타내는 그래프이다.

도 7을 참조하면, 튜닝 전압(Vt)의 전압 레벨이 0 ~ 2.5V 까지 증가할 때, 2차 고조파 출력의 위상 차가 -195도 에서 -173도 까지 변하고 있는 것을 보여주고 있다. 이는 본 발명에 따른 주파수 체배기가 출력 신호의 위상을 완전 차동 형태의 출력 신호로 보정할 수 있음을 의미한다.

도 8은 본 발명의 실시예에 따라서 차동 입력 전압의 크기가 100mV 일 때, 출력 신호의 출력 주파수에 따른 공통 컬렉터 노드와 공통 이미터 노드 각각에서 출력되는 출력 신호의 전압 크기의 시뮬레이션 결과를 나타낸 그래프이다.

도 8을 참조하면, 공통 컬렉터 노드와 공통 이미터 노드로부터 출력되는 전압은 16 ~ 24 GHz의 출력에서 약 38 ~ 47mV의 범위를 갖는다. 이때, 주파수가 증가함에 따라 체배기 코어를 구성하는 트랜지스터의 동작성능이 감소하므로, 공통 에미터 노드에서의 출력 신호의 크기는 미세하게 감소하는 것을 알 수 있다.

도 9는 본 발명의 실시예에 따른 2차 고조파의 출력 신호의 위상 차와 전압차를 나타낸 그래프이다. 여기서, G1은 출력 신호의 출력 주파수에 따른 위상 차의 변화를 나타내는 곡선이고, G2는 출력 신호의 출력 주파수에 따른 차동 출력 신호의 전압 차를 나타내는 곡선이다. 여기서, 차동 출력 신호의 전압 차란 제1 출력 신호(Vout-)와, 제1 출력 신호(Vout-)와 180도 위상차를 갖는 제2 출력 신호(Vout+) 간의 전압 차를 의미한다.

도 9를 참조하면, 차동 출력 신호의 주파수가 16 ~ 24 GHz 일 때, 차동 출력 신호의 위상 차는 거의 180도에 근접한다. 또한, 차동 출력 신호의 전압 차는 -4 ~ 8 mV로 거의 일정하게 유지되고 있다. 이것은 본 발명의 실시예에 따른 주파수 체배기가 완전 차동 형태의 차동 출력 신호를 제공할 수 있음을 나타낸다.

한편, 본 발명의 일실시예에 따른 주파수 체배기의 구동방법에 대해 설명하기로 한다. 여기서, 상기 주파수 체배기는 병렬로 연결된 2개의 트랜지스터를 이용하여 차동 입력 신호의 주파수를 체배한다.

먼저, 제1 및 제2 입력 신호 이루어진 차동 입력 신호를 인가받는다. 이때, 제1 및 제2 입력 신호는 서로 180도의 위상차를 가지며, 양의 반주기와 음의 반주기가 주기적으로 반복되는 주기적인 신호 파형일 수 있다. 이어, 상기 병렬 연결된 2개의 트랜지스터의 이미터 팔로워 동작에 근거하여 상기 차동 입력 신호의 주파수를 채배한 제1 출력 신호를 출력한다. 이어, 상기 병렬 연결된 2개의 트랜지스터의 공통 이미터 증폭 동작에 근거하여 상기 제1 출력 신호와 180도의 위상을 갖는 제2 출력 신호를 출력한다. 일례로, 상기 제1 및 제2 출력 신호는 차동 입력 신호의 주 파수의 2배의 주파수로 체배될 수 있다.

도 4는 본 발명의 다른 실시예에 따른 주파수 체배기의 구성을 나타내는 도면이다.

도 5는 도 4에 도시된 위상 조절부를 구체적으로 설명하기 위한 도면이다.

도 6은 본 발명에 일실시예에 따라서 주파수 체배기에 입력되는 입력 신호와 상기 입력 신호에 따라서 출력되는 출력 신호의 시뮬레이션 결과를 나타내는 도면이다.

도 7은 본 발명의 실시예에 따른 위상 보정을 하기 위하여 도 5에 도시된 튜닝 전압의 전압레벨에 따른 2 개의 출력단에서의 2차 고조파 성분의 위상 차를 나타내는 그래프이다.

도 9는 본 발명의 실시예에 따른 2차 고조파의 출력 신호의 위상 차와 전압 차를 나타낸 그래프이다.

Claims

전원전압과 공통 컬렉터 노드 사이에 연결된 제1 유도성 부하;

접지와 공통 이미터 노드 사이에 연결된 제2 유도성 부하; 및

상기 공통 컬렉터 노드와 상기 공통 이미터 노드 사이에 연결되어 차동 입력 신호를 인가받는 한 쌍의 대칭 트랜지스터를 포함하는 체배기 코어를 포함하고,

상기 체배기 코어는 차동 입력 신호의 양의 반주기 동안 이미터 팔로워(Emitter Follower) 및 공통 이미터 증폭기로 동작하고, 상기 공통 이미터 노드를 통해 상기 차동 입력 신호의 주파수의 정수배에 대응하는 제1 출력 신호를 출력하고, 상기 공통 컬렉터 노드를 통해 상기 제1 출력 신호의 위상과 180도 위상차를 가지며, 상기 차동 입력 신호의 주파수의 정수배에 대응하는 제2 출력 신호를 출력하는 것인 무선통신용 주파수 체배기.
제1항에 있어서, 상기 제1 및 제2 유도성 부하는 인덕터인 무선통신용 주파수 체배기.
제1항에 있어서, 상기 한 쌍의 대칭 트랜지스터는 NPN 타입의 바이폴라 접합 트랜지스터(이하, NPN 트랜지스터) 또는 전계 효과 트랜지스터인 무선통신용 주파수 체배기.
제3항에 있어서, 상기 한 쌍의 대칭 트랜지스터는,

상기 공통 컬렉터 노드에 연결된 컬렉터, 상기 공통 이미터 노드에 연결된 이미터 및 상기 제1 입력 신호를 인가받는 베이스를 포함하는 제1 NPN 트랜지스터; 및

상기 공통 컬렉터 노드에 연결된 컬렉터, 상기 공통 이미터 노드에 연결된 이미터 및 상기 제2 입력 신호를 인가받는 베이스를 포함하는 제2 NPN 트랜지스터를 포함하는 것인 무선통신용 주파수 체배기.
제4항에 있어서,

상기 제1 NPN 트랜지스터의 베이스에 연결되어 상기 제1 입력 신호에 포함된 직류성분을 차단하는 제1 커패시터; 및

상기 제2 NPN 트랜지스터의 베이스에 연결되어 상기 제2 입력 신호에 포함된 직류 성분을 차단하는 제2 커패시터를 포함하는 것인 무선통신용 주파수 체배기.
제1항에 있어서, 상기 체배기 코어는 상기 이미터 팔로워로 동작하는 경우, 상기 제1 출력 신호를 상기 공통 이미터 노드를 통해 출력하고, 상기 공통 이미터 증폭기로 동작하는 경우, 상기 제2 출력 신호를 상기 공통 컬렉터 노드로 출력하는 것인 무선통신용 주파수 체배기.
전원전압과 공통 컬렉터 노드 사이에 연결된 제1 유도성 부하;

접지와 공통 이미터 노드 사이에 연결된 제2 유도성 부하; 및

상기 공통 컬렉터 노드와 상기 공통 이미터 노드 사이에 연결되어 차동 입력 신호를 인가받는 한 쌍의 대칭 트랜지스터를 포함하고, 차동 입력 신호의 양의 반주기 동안 이미터 팔로워(Emitter Follower) 및 공통 이미터 증폭기로 동작하고, 상기 공통 이미터 노드를 통해 상기 차동 입력 신호의 주파수의 정수배에 대응하는 제1 출력 신호를 출력하고, 상기 공통 컬렉터 노드를 통해 상기 제1 출력 신호의 위상과 180도 위상차를 가지며, 상기 차동 입력 신호의 주파수의 정수배에 대응하는 제2 출력 신호를 출력하는 체배기 코어; 및

상기 제1 유도성 부하와 병렬로 연결되고, 용량성 부하를 포함하고, 미리 설정된 튜닝 전압에 의해 상기 용량성 부하의 용량을 가변시켜 상기 제1 및 제2 출력 신호 간의 위상 차 변동을 보정하는 위상 조절부를 포함하는 무선통신용 주파수 체배기.
제7항에 있어서, 상기 한 쌍의 대칭 트랜지스터는,

상기 공통 컬렉터 노드에 연결된 컬렉터, 상기 공통 이미터 노드에 연결된 이미터 및 상기 제1 입력 신호를 인가받는 베이스를 포함하는 제1 NPN 트랜지스터; 및

상기 공통 컬렉터 노드에 연결된 컬렉터, 상기 공통 이미터 노드에 연결된 이미터 및 상기 제2 입력 신호를 인가받는 베이스를 포함하는 제2 NPN 트랜지스터를 포함하는 것인 무선통신용 주파수 체배기.
제7항에 있어서, 위상 조절부는,

전원전압을 공통으로 인가받는 베이스와 이미터를 포함하는 제3 NPN 트랜지스터;

상기 제3 NPN 트랜지스터의 컬렉터와 상기 공통 컬렉터 노드 사이에 연결된 커패시터; 및

상기 튜닝 전압을 상기 제3 NPN 트랜지스터의 컬렉터에 전달하는 저항을 포함하는 것인 무선통신용 주파수 체배기.
제9항에 있어서, 상기 용량성 부하의 용량은 상기 커패시터의 커패시턴스와 상기 제3 NPN 트랜지스터의 베이스-컬렉터 간의 접합 용량을 포함하는 것인 무선통신용 주파수 체배기.
제9항에 있어서, 상기 병렬 연결된 상기 제1 유도성 부하와 상기 위상 조절부는 LC 탱크 회로를 구성하는 것인 무선통신용 주파수 체배기.
제11항에 있어서, 상기 LC 탱크 회로의 임피던스는,

로 표시되고,

상기 LC 탱크 회로의 임피던스의 위상은

로 표시되고,

여기서, w는 동작 주파수이고, L은 상기 제1 유동 부하의 인덕턴스이고, C1은 상기 커패시터의 커패시턴스 이고, C2는 상기 제3 NPN 트랜지스터의 베이스-컬렉터 간의 접합 용량이고, Im(Ztank)는 상기 임피던스의 허수 성분이고, Re(Ztank)는 실수 성분인 무선통신용 주파수 체배기.
제12항에 있어서, 상기 임피던스의 위상은 상기 커패시터의 커패시턴스(C2)에 따라 변동하는 것인 무선통신용 주파수 체배기.
제13항에 있어서, 상기 커패시터의 커패시턴스는 제3 NPN 트랜지스터의 컬렉터 단자에 인가되는 상기 튜닝 전압의 전압레벨에 따라서 변동하는 무선통신용 주파수 체배기.
제7항에 있어서, 상기 체배기 코어는 상기 이미터 팔로워로 동작하는 경우, 상기 제1 출력 신호를 상기 공통 이미터 노드를 통해 출력하고, 상기 공통 이미터 증폭기로 동작하는 경우, 상기 제2 출력 신호를 상기 공통 컬렉터 노드로 출력하는 것인 무선통신용 주파수 체배기.
LC 탱크회로와, 상기 LC탱크회로와 전기적으로 연결된 체배기 코어를 이용하여 차동 입력 신호의 주파수를 체배하는 주파수 체배기의 구동방법에 있어서,

180도의 위상차를 갖는 제1 및 제2 입력 신호로 이루어진 차동 입력 신호를 인가받는 단계;

상기 체배기 코어의 이미터 팔로워 동작에 따라서 상기 차동 입력 신호의 주파수가 채배된 제1 출력 신호를 출력하는 단계; 및

상기 체배기 코어의 공통 이미터 증폭 동작에 따라서 상기 제1 출력 신호와 180도의 위상을 갖는 제2 출력 신호를 출력하는 단계를 포함하는 무선통신용 주파수 체배기의 구동방법.
제16항에 있어서,

상기 제1 및 제2 출력 신호는 상기 차동 입력 신호의 양의 반주기 동안에서 출력되는 것인 무선통신용 주파수 체배기의 구동 방법.
제16항에 있어서, 상기 제1 및 제2 출력 신호의 주파수는 상기 차동 입력 신호의 주파수의 2배인 무선통신용 주파수 채배기의 구동 방법.
제16항에 있어서,

상기 제1 및 제2 출력 신호 간의 위상차를 보정하기 위하여 상기 LC 탱크회로를 구성하는 용량성 성분을 가변하는 단계를 더 포함하는 주파수 체배기의 구동 방법.
제19항에 있어서, 상기 용량성 성분은 NPN 트랜지스터의 베이스-컬렉터 간의 접합 용량인 주파수 체배기의 구동 방법.
제20항에 있어서, 상기 용량성 성분을 가변하는 단계는,

상기 제1 및 제2 출력 신호간의 위상 차에 대응하는 튜닝 전압을 NPN 트랜지스터의 컬렉터에 공급하는 단계를 포함하는 주파수 체배기의 구동 방법.