KR0185406B1 - 전기식 제어 발진기 회로 및 이 회로를 구비한 전기식 제어 필터 장치 - Google Patents
전기식 제어 발진기 회로 및 이 회로를 구비한 전기식 제어 필터 장치 Download PDFInfo
- Publication number
- KR0185406B1 KR0185406B1 KR1019910006750A KR910006750A KR0185406B1 KR 0185406 B1 KR0185406 B1 KR 0185406B1 KR 1019910006750 A KR1019910006750 A KR 1019910006750A KR 910006750 A KR910006750 A KR 910006750A KR 0185406 B1 KR0185406 B1 KR 0185406B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- terminal
- output
- electrode
- transistor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims description 13
- 230000000295 complement effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 2
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 230000010355 oscillation Effects 0.000 abstract description 13
- 239000003990 capacitor Substances 0.000 description 15
- 239000000758 substrate Substances 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 238000012937 correction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000032683 aging Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000010079 rubber tapping Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000002277 temperature effect Effects 0.000 description 1
- 238000002054 transplantation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0472—Current or voltage controlled filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
- H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0444—Simulation of ladder networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/003—Circuit elements of oscillators
- H03B2200/0038—Circuit elements of oscillators including a current mirror
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/003—Circuit elements of oscillators
- H03B2200/0058—Circuit elements of oscillators with particular transconductance characteristics, e.g. an operational transconductance amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/006—Functional aspects of oscillators
- H03B2200/0062—Bias and operating point
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/006—Functional aspects of oscillators
- H03B2200/0078—Functional aspects of oscillators generating or using signals in quadrature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/006—Functional aspects of oscillators
- H03B2200/0086—Functional aspects of oscillators relating to the Q factor or damping of the resonant circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
- H03B2201/02—Varying the frequency of the oscillations by electronic means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Networks Using Active Elements (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
전기식 제어 발진기 회로와, 이 회로를 구비한 전기식 제어 필터 장치.
전기식 제어 발진기 회로(30)는 평형된 두 상호 콘덕턴스 회로(G1, G2)를 구비하며 이들 회로 각각은 반전기(Inv1 내지 Inv4)와 저항(Inv5 내지 Inv6)으로서 배열된 트랜지스터상을 구비한다. 단일 제어 신호에 의해 발진기 회로(30)의 발진 주파수(f) 및 양호도(Q)를 제어하기 위하여, 결합된 제어 회로(Inv7, Dif, IM1, IM2)가 제공된다. 전류 미러회로(IM1, IM2)와 차동쌍(Dif)에 의하여 양호도(Q)를 조정하기 위한 제어 신호가 주파수(f)를 조정하기 위한 제어 신호에 결합된 저항 연결된 다른 트랜지스터쌍(Inv7)으로부터 파생된다. 제어 회로(Inv7, Dif, IM1, IM2)에 의해 발생된 제어신호에 의해 동일한 상호 콘덕턴스 회로(G3 내지 G9)를 구비한 전기식 제어 필터 장치의 양호도를 조정하기 위하여 버퍼 회로(B) 및 저역 통과 회로(C3)가 제공된다.
Description
제1도는 마스터-슬레이브 원리를 이용한 종래 기술의 전기식 제어 필터 장치의 기본선도.
제2도는 본 발명에 따라 동일한 두 평형 상호 콘덕턴스 회로를 구비하는 발진기 회로의 기본선도.
제3도는 제2도에서 도시된 상호 콘덕턴스 회로의 구조에 대한 기본선도.
제4도는 본 발명에 따른 발진기 회로에서 사용된 제어 회로의 기본선도.
제5a도 제5b도는 본 발명에 따른 발진기 회로의 접속단자를 가지며 본 발명에 의해 사용된 상호 콘덕턴스 회로를 구비한 수동 성분 및 등가의 활성 성분을 포함한 필터 장치도.
* 도면의 주요부분에 대한 부호의 설명
7 : 전압 제어 발진기 11 : 위상 고정 루프
22 : 가변 직류 전압원
본 발명은 전기식 제어 발진기 회로(VCO)에 관한 것으로, 상기 회로는 비반전(Vi+) 및 반전(Vi-) 입력 단자와 비반전(Vo+) 및 반전(Vo-) 출력 단자와 제 1 (Vd1) 및 제 2 (Vd2) 전원 단자와, 신호 접지 단자(E)를 각각 갖는 제 1 (G1) 및 제 2 (G2) 평형 상호 콘덕턴스 회로와, 동작 동안 제 1 (G1) 및 제 2 (G2) 상호 콘덕턴스 회로 각각의 출력 단자(Vo+, Vo-)에 연결된 제 1 (C1) 및 제 2 (C2) 용량성 소자를 구비하며, 상기 제 1 상호 콘덕턴스 회로(G1)의 비반전 입력 단자(Vi+)는 제 2 상호 콘덕턴스 회로(G2)의 반전 출력 단자(Vo+)에 연결되며, 제 1 상호 콘덕턴스 회로(G1)의 비반전 출력 단자(Vo+)는 제 2 상호 콘덕턴스 회로(G2)의 비반전 입력 단자(Vi+)에 연결되며, 제 1 상호 콘덕턴스 회로(G1)의 반전 출력 단자(Vo+)는 제 2 상호 콘덕턴스 회로(G2)의 반전 입력 단자(Vi-)에 연결되며, 상기 두 상호 콘덕턴스 회로(G1,G2)의 제 1전원 단자(Vd1)는 상호 접속되어 제 1 제어 신호 단자(Vdd1)를 형성하며, 두 상호 콘덕턴스 회로(G1, G2)의 제 2 전원 단자(Vd2)는 상호 접속되어 제 2 제어 신호 단자(Vdd2)를 형성하며, 두 상호 콘덕턴스 회로(G1, G2)의 신호 접지 단자(E)는 발진기 회로(VCO)의 신호 접지에 연결되며, 상기 제 1 (G1) 및 제 2 (G2) 상호 콘덕턴스 회로 각각은 제 1 형태의 제 1 (Inv1), 제 2 (Inv2), 제 3 (Inv3) 및 제 4 (Inv4) 트랜지스터쌍과 제 2 형태의 제 5 (Inv5) 및 제 6 (Inv6) 트랜지스터쌍을 구비하며, 이들 각각은 입력 및 출력 전극과, 전원 전극과 신호 접지 전극을 가지며, 제 1 트랜지스터쌍(Inv1)의 입력 전극은 비반전 입력 단자(Vi+)에 연결되며 제 2 트랜지스터쌍(Inv2)의 입력 전극은 비반전 입력 단자(Vi-)에 연결되며, 제 1 트랜지스터쌍(Inv1)의 출력 전극은 안전 출력 단자(Vo-)에 연결되며 제 2 트랜지스터쌍(Inv2)의 출력 전극은 비반전 출력 단자(Vo+)에 연결되며, 제 3 트랜지스터쌍(Inv3)의 입력 전극은 제 1 트랜지스터쌍(Inv1)의 출력 전극에 연결되며 제 5 트랜지스터쌍(Inv5)의 입력 전극은 제 2 트랜지스터쌍(Inv2)의 출력 전극에 연결되며, 상기 제 3 (Inv3) 및 제 5 (Inv5) 트랜지스터쌍은 상호 접속된 출력 전극을 가지며, 제 4 트랜지스터쌍(Inv4)의 입력 전극은 제 6 트랜지스터쌍(Inv6)의 출력 전극에 연결되며 제 2 트랜지스터쌍(Inv2)의 입력 전극은 제 1 트랜지스터쌍(Inv1)의 출력 전극에 연결되며, 상기 제 4 (Inv4) 및 상기 제 6(Inv6) 트랜지스터쌍은 상호 접속된 출력 전극을 가지며, 제 1 (Inv 1), 제 2 (Inv2), 제 3 (Inv3) 및 제 4(Inv4) 트랜지스터쌍의 전원 전극은 제 1 전원 단자(Vd1)에 연결되며, 제 5 (Inv5) 및 제 6 (Inv6) 트랜지스터쌍의 전원 전극은 제 2 전원 단자(Vd2)에 연결되며, 트랜지스터쌍의 신호 접지 전극은 상호 콘덕턴스 회로(G1, G2)의 신호 접지 단자(E)에 연결되며, 제 1 형의 트랜지스터쌍(Inv1, Inv2, Inv3, Inv4)은 주전류경로가 출력 전극을 형성하는 접속점을 통해 직렬로 배열되며 제어 전극이 입력 전극을 형성하도록 상호 접속되어지는 두 상보형 트랜지스터(Tn,Tp)를 구비하며, 상기 직렬 장치는 동작등안 트랜지스터가 그들의 포화 영역에서 동작하도록 전원·전극 및 신호 접지 전극을 형성하는 종단점을 가지며, 제 2 형의 트랜지스터쌍(Inv5, Inv6)의 구조는 입력 및 출력 전극이 상호 접속되어진 제 1 형의 트랜지스터쌍(Inv1, Inv2, Inv3, Inv4)과 동일하다.
상호 콘덕턴스 회로를 구비한 이러한 형의 발진기회로는 특히 미국 특허 명세서 제 4,760,353 호에서 공지되어 있다. 회로에 대해서는, 1989년 3월 30일자 전자 문헌지 제 25 권 7 호의 448 내지 450 페이지에서 B. Nayta와 E. seevinck씨에 의한 VHF 필터용 선형 CMOS 상호 콘덕턴스소자에서 기술되어 있다.
실제로, 상호 콘덕턴스 회로는 코일과 같은 인덕턴스의 전자 등가물로서 사용된다. 상호 콘덕턴스 회로를 구비하는 아나로그 필터 장치는, 필요로 되는 캐패시터가 독립적으로 부가될 수 있거나 또는 상기 캐패시터가 반도체 회로 자체의 기판에 직접 내장될 수 있는 집적 반도체 회로로서 구성될 수 있다.
상기에서 언급된 바와같이 트랜지스터쌍을 갖는 상호 콘덕턴스 회로를 구비한 아나로그 필터 장치는 1989년 9월 20 내지 22일자 비엔나 89 기술 전문지 ESSCIRC 다이제스트에서 B. Nayta 및 E. Seevinck 씨에 의한 110HZ CNOS 상호 콘덕턴스-C 저역 통과 필터에서 기술되어 있다.
이들 활성 필터의 주파수 파라미터가 주로 상호 콘덕턴스 회로의 성분과 캐패시터에 의해 결정되므로, 이러한 목적을 위해서는 정확히 디멘젼된 성분 값을 사용해야 한다.
일반적으로 유용성이 없거나 또는 코스트가 높기 때문에 필터를 조정할 필요가 있다. 예를들어 모든 성분이 실리콘 기판에서 형성된 완전히 집적된 필터 장치에 있어서, 전자 조정 장비가 제공되어야 한다. 집적 반도체 회로의 제조에는 공차가 존재하며 사용된 성분 값이 에이징(aging) 및 온도 파동의 결과로서 변화될 수 있으므로, 필터 파라미터의 수동 조정은 일반적으로 가능하지 않거나 충분히 정확하지가 않다. 이러한 이유 때문에 자동 조정이 적합된다.
필터 파라미터의 조정 또는 보정을 하기 위하여는, 이들 파라미터와 희망 필터 작용을 비교하고, 가능 편차를 결정하여 이러한 편차를 감소시키기 위해 보정을 행할 필요가 있을 때 순시 필터 파라미터를 측정할 필요가 있다.
영국 특허원 제 2,194,402 호에서는 기준 신호에 대한 응답이 정해지는 사용된 방법에 대해 기재하고 있다. 편차가 검출된 경우에 있어서 필요로 된 보정이 적합한 제어 회로를 통해 행해진다. 필터 자체가 기준 신호에 종속되는 것 대신에 필터와 동일한 보조 회로가 사용된다. 이러한 보정 회로에서 발생된 보정 신호는 필터 응답을 보정하기 위해 사용된다. 이러한 시스템은 또한, 마스터 슬레이브 시스템으로서도 참조되며, 보조회로는 마스터이며 필터는 슬레이브이다.
1989년 8월자 IEEE-회보 Vol. 136, pt.G, no4, 184 내지 190 페이지의 F. schaumann 씨에 의한 연속 시간 완전 집적 회로의 설계란 논문에서는 특히 마스터가 전압 제어된 발진기 회로(VCO)인 마스타-슬레이브 시스템에 대해 기술하고 있다. 이 VCO는 필터(슬레이브)의 대丑적인 부(sub)-구조를 구비한다.
예를들어, 집적 활성 필터의 주파수 응답은 일반적으로 차단 주파수(f-동조) 및 양호도수(Q-동조)를 조정함으로써 보정된다. f-동조의 변화는 일반적으로 또한 Q-동조의 보정을 필요로 하는 필터 응답의 진폭에서 불만족스러운 변화를 명백히 나타낼 수 있는 필터 회로의 양호도의 변화를 초래한다. 일반적으로, 독립된 두 제어 회로는 f-동조 및 Q-동조를 위해 사용된다.
본 발명의 목적은 특히 마스터-슬레이브 필터 장치에서 사용하기 위해 시작절에서 안정된 형의 발진기 회로용의 결합된 f-동조 및 Q-동조를 제공하는데 있다. 이것은 f-동조 회로에 의해 조정된 발진기 회로의 주파수에는 관계 없이 이 진폭이 관련 회로에서 정상인 것으로 고려된 희망 범위내에 있게 되도록 실행된다. 즉, 발진기 회로의 진폭은 이 신호의 주파수가 조정될 때 변화하지 않거나 또는 거의 변화되지 않아야 한다.
본 발명에 의하면 이러한 것은, 제 3 형의 제 7 트랜지스터쌍(Inv7)을 구비하는 제어 회로에 의해 달성되며, 상기 제 7 트랜지스터쌍(Inv7)의 회로 구조는 제 2 형의 트랜지스터쌍(Inv5, Inv6) 회로 구조와 상응하며 트랜지스터(Tn,Tp)의 활성 디멘젼은 제 1 형의 트랜지스터쌍(Inv1, Inv2, Inv3, Inv4)의 대응하는 트랜지스터(Tn,Tp)의 것과 대응하며, 상기 제 7 트랜지스터쌍(Inv7)은 제 2 제어 신호 단자(Vdd2)에 연결된 전원 전극과 발진기 회로(VCO)의 신호 접지에 연결된 신호 접지 전극을 가지며, 반대 극성의 제 1 (Vb1) 및 제 2 (Vb2) 직류 전압원을 통해 차동 트랜지스터쌍(Dif)의 제어 전극에 연결된 출력 전극을 가지며, 상기 차동쌍(Dif)의 트랜지스터(T1, T2)의 주전류 경로는 제 2 제어 신호 단자(Vdd2)보다 신호 접지에 연결된 공급 단자를 갖는 제 1전류 미러 회로(IM1)의 입력(32) 사이에 병렬로 배열되며, 상기 제 1 전류 미러 전류(IM1)는 제 2 전류 미러 회로(IM2)의 입력(34)에 연결된 출력(33)을 가지며, 상기 제 2 전류 미러 회로(IM2)는 독립된 전원 단자(36)를 가지며, 발진기 회로(VCO)의 제 1 제어 신호 단자(Vdd1)는 제 2 전류 미러 회로(IM2)의 출력(35)에 연결된다.
본 발명에 따른 발진기 회로는 제 1 형의 트랜지스터쌍에 관련된 제 1 제어 신호 단자에 인가된 제 1 제어 신호 값으로 지시된 주파수에서 발진한다. 제 1 제어 신호의 값 각각은 제 2 형의 트랜지스터쌍에 관련된 제 2 제어 신호 단자에 인가되어질 제 2 제어 신호의 한가지 값에만 상응하여 정확한 양호도를 얻게 된다. 이것에 대한 역도 성립된다. 발진 주파수는 또한 제 1 제어 신호가 Q-동조 회로에 의해 공급될 때 제 2 제어 신호로 조정될 수 있다.
제어 회로를 통해 f-동조 회로 및 Q-동조 회로를 서로 결합하기 위한 보 ㄴ발명에 따른 발진기 회로에서는 방금 기술된 가능성을 이용한다. 이러한 제어 회로에 의하여, 제 1 제어 신호 단자에 인가하기 위한 주 발진기 회로의 양호도를 조정하기 위한 제어 신호가 제 2 제어 신호로부터 파생되는데, 본 경우에 있어서 발진기 회로의 주파수를 조정하기 위해 사용된다.
본 발명에 따른 제어 회로는 트랜지스터가 포화 영역에서 동작할 때 제 2 형의 트랜지스터쌍의 회로 설계를 갖는 트랜지스터쌍의 주전류 경로의 전류가 발진기 회로의 제 1 제어 신호 단자의 비활성 전류로서 즉 비발전 상태에서 트랜지스터 파라미터에 따라 좌우된다는 사실에 근거된다. 상기 트랜지스터쌍이 제 1 형 트랜지스터상의 대용하는 트랜지스터의 디멘젼에 대응하는 디멘젼을 갖는 활성 영역의 트랜지스터를 구비하면, 상기에서 제 3 형으로서 창조된 트랜지스터쌍에서의 주전류는 제 1 제어 신호 단자의 비활성 전류보다 4 배 정도 작은 것으로 알려져 있다. 발진기 회로가 발진 신호를 생성하는 경우에 있어서, 제 1 제어 신호 단자의 전류는 크지만, 신호 진폭에 의하여 일정하다. 본 발명에 따른 발진기 회로의 제어 회로에서 발진기 회로의 비활성 전류와 동작 전류는 차동쌍과 이것에 연결된 반대 극성의 두 직류 전압원에 의해 보장된다.
발진기 회로의 주파수를 조정하기 위하여 제 3 형의 트랜지스터쌍, 본 경우에 있어서는 상기 제 7 트랜지스터쌍에, 제 2 제어 신호를 인가하고, 발진기 회로의 양호도를 조정하기 위하여 발진기 회로의 제 1 제어 신호 단자에 인가되어질 전류의 정확한 값을 두 직류 전압원 및 두 전류 미러 회로를 갖는 차동 트랜지스터쌍을 통해 상기 트랜지스터쌍을 통해 흐르는 전류로부터 유출함으로써, 주파수가 변화할 때마다 정확한 양호도를 조정하기 위한 적합한 전압원이 얻어진다.
발진기 신호의 주파수를 조정하는 제 2 제어 신호가 제 2 제어 신호 단자를 통해 인가되어지는 상호 콘덕턴스 회로에서 제 2 형의 트랜지스터쌍의 트랜지스터 파라미터의 온도 영향 또는 에이징으로 인한 변회로 상기 제어 트랜지스터쌍을 통해 양호도를 자동으로 보장할 수 있다. 이것은 특히 한 기판에서 집적 반도체 회로로서 향성된 발진기 회로에 적용된다.
본 발명에 따른 발진기 회로에서 사용된 제어 회로는 독립된 Q-동조 회로의 사용이 필요치 않다. 발진기 회로의 출력 신호에 따라 양호도를 조정하는 제어 신호를 결정하는데 실제로 사용된 Q-동조 회로는 최대 발진 주파수에 제한을 부과시키는 것으로 알려져 있다. 이것의 중요한 이유는 필수 불가결의 이들 Q-동조 회로에서의 기생 캐패시턴스와 신호 태핑(tapping)에 있으며, 이들은 VHF(초고 주파수) 영역의 주파수에서 특히 약 100MHZ 주파수에서는 Q-동조 회로의 대역폭을 심하게 제한시킨다. 또한, 이들은 불만족스러운 신호 이상을 발생시킨다. 본 발명에 따른 발진기 회로에서 사용된 제어 회로는 어떠한 신호 태핑 정밀 정류기 등등을 구비하고 있지 않다. 이 때문에, 발진기 회로는 매우 높은 주파수 영역에서도 사용하기에 적합하다.
제어 회로의 직류 전원은 발진기 회로의 출력 신호의 진폭을 지시한다. 그러므로 이들 값은 희망 출력 진폭과 발진기 회로의 공급 전압에 따라 결정된다. 발진기 회로의 신호 진폭에 관계하여 두 직류 전압원에 의해 공급된 전압값을 적절히 선택함으로써, 제 1 제어 신호 단자의 전류와 차동쌍의 트랜지스터의 주 전류 경로의 합산 전류간에는 1/4 크기를 갖는 일정비가 얻어진다.
발진기 회로의 제 1 제어 신호 단자에 인가되어진 제어회로의 차동쌍의 암산 전류의 4배 표시는 여러 적합한 수단으로 실현될 수 있다.
본 발명에 따른 발진기 회로의 다른 실시예에 있어서, 제 1 전류 미러 전류는 입력 전류의 4/X 배인 출력 전류를 공급하는데 적합하며 제 2 전류 미러 회로는 입력 전류의 1/4 배인 출력 전류를 공급하는데 적합하며, 차동쌍의 트랜지스터와 제 7 트랜지스터쌍의 트랜지스터의 순방향 상호 콘덕턴스는 사실상 동일하다. 여기서 X는 0이 아닌 양 정수이다. 적합한 실시예에서는 X=1이다.
방금 기술된 실시예는 본 경우에 있어서 제 1 전류 미러 회로가 발진기 회로의 주파수를 조정하는 제 2 제어 신호로부터 제 7 트랜지스터쌍의 주전류 크기의 전류만을 인출하기 때문에 유리하다. 발진기 회로에 인가될 보다 큰 전류는 제 2 전류 미러 회로를 통해 상기 독립된 전원 단자로부터 얻어진다.
전류 미러 회로는 또한 차동쌍의 필수불가결의 비활성 및 에러 전류를 명백하게 불만족스러운 1/4만큼 증폭시키므로, 차동쌍의 합산 전류의 필요로 되는 4배 표시는 상기 제 7 트랜지스터쌍의 트랜지스터의 순방향 상호 콘덕턴스와 비교하여 차동쌍의 트랜지스터의 순방향 상호 콘덕턴스를 증가시킴으로써 본 발명의 다른 실시예에서 얻어진다. 발진기 회로의 양호도를 조정하는 희망 전류는 또한, 예를들어 제 7 트랜지스터쌍의 트랜지스터의 4 배인 순방향 상호 콘덕턴스를 차동쌍의 트랜지스터에 제공하고, 각 입력 전류와 동일한 출력 전류를 공급하는데 두 전류 미러 회로를 적합시킴으로써 얻어질 수 있다.
일반적으로 이것은 차동쌍의 트랜지스터가 제 7 트랜지스터쌍의 트랜지스터의 y배인 순방향 상호 콘덕턴스를 가지며, 제 1 전류 미러 회로가 입력 전류의 x배인 출력 전류를 공급하는데 적합되면, 제 2 전류 미러 회로는 입력 전류의 4/(x/y)배인 출력 전류를 공급하는데 적합되어야 한다는 것을 의미한다. 이 경우에 있어서 x 및 y는 0이 아닌 양정수이다.
본 발명에 의한 발진기 회로는 절연 게이트형의 트랜지스터를 구비하는 집적 반도체 회로로서 제조하는데 매우 적합하다. 적합하게도 트랜지스터의 기하학은 동작중에 트랜지스터의 전류 밀도가 특히 동일한 전도형의 트랜지스터에서 되도록 최대 크기와 동일하게 되도록 선택된다. 이것은 동작동안 모든 트랜지스터가 되도록 동일 온도에서 동작하여 이들의 파라미터간의 관계를 유리하게 유지하는 것을 보증한다.
바이폴라 트랜지스터에 의해서 이들 트랜지스터의 임계 전압 부재로 인하여 정확한 전류 미러 회로를 실현알 수 있다. 절연 게이트 트랜지스터 뿐만 아니라 바이폴라 트랜지스터도 특히 BIMOS 기술(바이폴라 금속 산화물 실리콘)로 하나의 동일 반도체 기판에서 실현될 수 있다.
일반적으로, 포화 영역에서 동작할 때 트랜지스터를 통해 흐르는 전류는 인가된 활성 전압의 정확한 자승법칙 함수가 아니다. 전류는 발진기의 발진 주파수의 상위 고조파를 포함한다. 본 발명에 따른 발진기 회로의 다른 실시예에 있어서, 발진기 회로의 출력 신호를 예를들어 전기식 제어 필터장치에 인가하기 위하여, 입력 및 출력 단자를 갖는 버퍼 회로가 제공되며, 입력 단자는 삽입된 저역 통과 회로를 통해 발진기 회로의 제 1 제어 신호 단자에 연결되며, 버퍼 회로의 출력 단자는 발진기 회로의 제어 신호 출력 단자를 형성한다.
적합하게, 저역 통과 회로는 버퍼 회로의 입력 단자와 발진기 회로의 신호 접지간에 배열된 용량성 소자이다. 이 소자는 외부 결합된 캐패시터일 수 있으나 또한 예를들어 반도체기판에 형성된 다이오드 접합일 수 있다.
본 발명은 제 1 및 제 2 제어 신호 단자를 가지며 시작절에서 안정된 형의 하나 이상의 상호 콘덕턴스 회로와, 하나 이상의 상술된 실시예와 일치하는 전기식 제어 발진기 회로를 구비하는 전기식 제어 필터 장치에도 관한 것이며, 제 1 장치의 제 1 제어 신호 단자는 발진기 회로의 제어 신호 출력단자에 연결되며, 제 1 장치의 제 2 제어 신호 단자는 발진기 회로의 제 2 제어 신호 단자에 연결된다.
이러한 필터 장치는 VHF 영역내의 주파수에서 사용하기에 특히 집적 반도체 회로로서 수행하는데 적합하다.
본 발명은 지금부터 발진기 회로와, 문헌에서 금속 산화물 실리콘 트랜지스터(MOS 트랜지스터)로서 참조된 절연 게이트 트랜지스터를 구비하는 필터 장치의 실시예를 도시하는도면을 참조하면서 일례를 들어 기술하고자 한다.
지금부터는 모든 트랜지스터는 동작 동안 포화 영역에서 동작하는 것으로 가정을 한다.
제1도는 마스터-슬레이브 원리에 따른 f-동조 회로 및 Q-동조 회로를 구비하는 활성 필터 장치의 일반적인 기본 선도이다. 다수의 적분기(2)를 구비하는 필터는 필터(1)의 차단 주파수 및 양호도를 조정하기 위해 제어 신호를 인가하기 위한 두 제어 입력(3,4)을 포함한다. 필터(1)의 입력(5)에 인가된 입력 신호 Vin는 필터의 출력(6)상에 출력 신호 Vout를 발생시키고, 이들 신호간의 전송비는 필터의 구성과 제어 입력(3,4)에 인가된 신호에 따라 결정된다. 일반적으로, 신호는 직류 전압 또는 직류 전류이다.
이들 제어 신호를 발생시킬 목적으로, 필터(1)에서 사용된 형의 다수의 적분기(2)를 구비하는 전압 제어 발진기(VCO)의 형태로 보조 회로가 제공되어 있다. 이 보조 회로는 슬레이브 필터(1)에 적합한 제어 신호를 인가하는 마스터로서 작용을 한다. 이러한 목적으로 전압 제어 발진기(7)는 또한 발진 주파수(f) 및 앙호도(Q)를 조정하기 위해 두 제어 입력(8,9)을 가지며, 상기 양호도는 특히 출력(10)상에 나타나는 발진기 출력 신호의 진폭을 조정한다.
f-동조 회로는 두 입력(12,13) 및 출력(14)을 갖는 위상 고정 루프 회로(11)(PLL)를 구비한다. 위상 고정 루프(11)의 입력(13)은 발잔기(7)의 출력(10)에 연결된다. 위상 고정 루프(11)의 출력(14)은 필터(1)의 제어 입력(3)과 발진기(7)의 제어입력(8)에 연결된다. 이러한 위상 고정 루프 회로(11)에 의하여, 발진기(7)의 발진 주파수는 위상 고정 루프 회로(11)의 입력(12)에 인가된 기준 주파수 Fref로 고정된다.
발진기 회로(7) 및 필터(1)가 한 반도체 기판상에서 집적 회로로서 형성되면 상기 두 회로는 동일 환경 영향을 받으며 그들의 동일한 구성으로 인하여 환경 영향의 변화에 동일하게 감응할 것이다. 예를들어 주위 온도 변화, 습도 영향 또는 에이징으로 인해 발진기의 희망 발진 주파수와의 어떠한 편차라도 위상 고정 루프 회로(11)를 통해 적합하게 보정된다. 발진기 회로(7)는 필터(1)의 대표적인 리플리카(replica)이므로, 이 필터의 차단 주파수는 또한 위상 고정 루프 회로(11)를 통해 적합하게 보정된다.
발진기 회로(7)의 출력 신호의 진폭이 또한 일정하게 되도록 하기 위하여 입력(16) 및 출력(17)을 가지며 발진기(7)의 출력(10)에 연결된 진폭 검출기(15)를 구비하는 Q-동조 회로가 제공된다. 진폭 검출기(15)의 출력 신호는 비교기(18)의 입력(19)에 인가되며, 직류인 기준 신호 Vref는 상기 비교기의 다른 입력(20)에 인가되어진다. 제1도에서 이것은 정단자(+)가 입력(20)에 연결되며 부단자(-)가 장치의 신호 접지에 연결되어지는 가변 직류 전압원(22)으로서 도시된다. 비교기(18)의 출력(21)상의 신호는 저역 통과 회로(23)의 입력(24)에 인가된다. 이 저역 통과 회로(23)의 출력(25)은 필터(1)의 제어 입력(4)과 발진기 회로(7)의 제어 입력(9)에 연결된다. 기존 신호 Vref에 비하여 발진기 회로(7)의 출력 신호의 진폭에서의 임의 편차로 인하여 발진기 회로(7)와 필터(1)의 양호도를 보정하기 위해 저역 통과 회로(23)의 출력(25)상에 적합한 제어 신호가 발생된다.
고주파수 및 초고주파수 영역(VHF영역)의 필터 장치에서 Q-동조 회로는 적어도 필터의 차단 주파수에서 발진하는 발진기 회로(7)를 보정하기에 충분히 신속해야 한다. 그러나, 특히 이들 고주파수에서는 기생 캐패시턴스가 Q-동조 회로의 대역폭 및 응답 속도에 매우 나쁜 영향을 끼친다. 사실상 고주파수에서 사용하기 위한 이러한 형의 필터 장치는 그러므로 제조상 곤란하며 영역이 크게 된다.
제2도는 활성 필터 장치에시 사용하는데 적합한 발진기 회로를 도시한다. 발진기 회로는 기본적으로 동일한 두 평형 상호 콘덕턴스 회로(G1,G2)를 구비한다. 각각의 상호 콘덕턴스 회로는 비반전 입력 단자 Vi+ 반전 입력 단자 Vi-, 비반전 출력 단자 Vo+, 반전 출력 단자 Vo-, 제 1 전원 단자 Vd1, 제 2 전원 단자 Vd2, 신호 접지 단자 E를 갖는다.
제2도에시 도시된 바와같이, 상호 콘덕턴스 G1의 비반전 출력 단자 Vo+는 제 2 상호 콘덕턴스 회로 G2의 비반전입력 단자 Vi+에 연결되며, 제 1 상호 콘덕턴스 회로 G1이 반전 출력 단자 Vo-는 제 2 상호 콘덕턴스 회로 G2의 반전 입력 단자 Vi-에 연결된다. 제 1 상호 콘덕턴스 회로 G1의 입력 단자 Vi+, Vi-는 제 2 상호 콘덕턴스 회로 G2의 출력 단자 Vo- 및 Vo+에 연결된다. 커패시터 C1 및 C2는 제 1 및 제 2 상호 콘덕턴스 회로 G1, G2의 출력 단자 사이에 배열된다. 두 상호 콘덕턴스 회로 G1, G2의 제 1 전원 단자 Vd1는 상호 접속되며 제 1 제어 신호 단자 Vdd1을 형성하며, 두 상호 콘덕턴스 회로 G1, G2의 상호 접속된 제 2 전원 단자 Vd2는 제 2 제어 신호 단자 Vdd2를 형성한다. G1, G2의 신호 접지 단자 E는 짧은 수평선으로서 표시된 발진기 회로의 신호 접지에 연결된다.
동작 동안 캐패시터 C1 및 C2 양단간의 전압은 90°이상되어 전압 Va cos 2πft와 Va sin 2πft이 발생되며, 여기서 발진 주파수 f는 관계식 f=1/4gmd/(πc)로 정해지며, 여기서 gmd는 상호 콘덕턴스 회로의 입력과 출력간의 상호 콘덕턴스 파라미터이다. 상호 콘덕턴스 파라미터 gmd와, 발진기 회로의 발진 주파수 및 양호도는 또한 두 제어 신호 단자 Vdd1, Vdd2에 인가된 신호 강도에 의해 결정된다. 일반적으로, 이들 신호는 직류 전압이다. 그러나, 또한 직류 전류도 가능하다.
도시된 바와같이 상호 콘덕턴스 회로 G1, G2의 출력단자 Vo-, Vo+ 사이에 캐패시터 C1, C2를 연결하는 것 대신에, 접지 출력 단자와 신호 접지 E사이에 캐패시터(도시되지 않음)를 연결하여도 동일한 효과를 얻을 수 있다. 집적 반도체 회로에서 신호 접지에 연결된 캐패시터의 사용으로 제조 기술에 관해서 장점을 지닌다.
상호 콘덕턴스 회로 G1, G2의 내부 구조는 제3도에서 도시된다. 상호 콘덕턴스 회로 각각은 상보형 트랜지스터를 구비하는 6개 트랜지스터 Inv1 내지 Inv6를 구비한다. 각 트랜지스터쌍은 Tp로서 참조되는 P채널 MOS 트랜지스터(PMOS)와, Tn으로서 창조되는 n 채널 MOS 트랜지스터(NMOS)를 구비한다. 동일한 전도형의 트랜지스터는 되도록 동일하다.
회로는 상이한 두형, 즉 제 1 형 Inv1 내지 Inv4와 제 2 형 Inv5 내지 Inv6의 트랜지스터쌍을 구비한다.
제 1 형인 트랜지스터쌍의 트랜지스터는 입력 전극을 형성하도록 상호 접속된 게이트 전극 또는 제어 전극을 가지며, 트랜지스터의 상호 접속된 드레인 전극은 관련 트랜지스터쌍의 출력 전극을 형성한다. P 채널 트랜지스터 Tp의 소스 전극은 제 1 전원 단자 Vd1에 연결되며 n 채널 트랜지스터 Tn의 소스 전극은 제2도에서 짧은 수평선으로 표시된 신호 접지 단자 E에 연결된다. 제 2 형 Inv5 내지 Inv6의 트랜지스터쌍은, 입력 및 출력이 상호 접속되며 관련 P 채널 트랜지스터 Tp의 소스 전극이 제 2 전원 단자 Vd2에 연결된다는 점에서 제 1 형의 Inv1 내지 Inv5의 트랜지스터쌍과는 다르다.
제 1 및 제 2 트랜지스터쌍의 입력 전극은 상호 콘덕턴스 회로의 비반전 입력 단자 Vi+ 및 반전 입력 단자 Vi-를 형성한다. 그들의 출력 전극은 관련 상호 콘덕턴스 회로의 반전 출력 단자 Vo- 및 비반전 출력 단자 Vo+를 형성한다. 트랜지스터쌍 Inv1 및 Inv2는 상호 콘덕턴스 회로의 VI 변환을 제공한다.
상호 콘덕턴스 회로의 4개 다른 트랜지스터쌍 Inv3 내지 Inv6은 신호 접지에 대하여 비반전 및 반전 출력 단자상의 전압의 동상 또는 공통 모드 레벨을 조정하도록 작용한다.
이러한 목적상 트랜지스터쌍 Inv3은 제 1 트랜지스터쌍 Inv1의 출력 전극에 연결된 입력 전극을 가지며, 제 4 트랜지스터쌍 Inv4는 제 2 트랜지스터쌍 Inv2의 출력 전극에 연결된 입력 전극을 갖는다. 제 5 트랜지스터쌍 Inv5의 결합된 입력/출력 전극은 제 2 트랜지스터쌍 Inv2 및 제 3 트랜지스터쌍 Inv3의 출력 전극에 연결된다. 제 6트랜지스터쌍 Inv6의 결합된 입력/출력 전극은 제 1 트랜지스터쌍 Inv1 및 제 4 트랜지스터쌍 Inv4의 출력 전극에 연결된다. 두 트랜지스터쌍 Inv5 및 Inv6은 동작 동안 저항으로서 동작하며, 제 3 트랜지스터쌍 Inv3 및 제 4 트랜지스터쌍 Inv4의 출력 전류는 관련된 저항 접속된 트랜지스터쌍 Inv5 및 Inv6 각각 내로 인가된다.
대응하는 트랜지스터쌍이 동일한 기하학 및 상호 콘덕턴스 파라미터를 가지면 회로망 Inv3 내지 Inv6은 동일한 공급 전압에서 공통 모드 신호용 저임피던스 부하와 반(anti)위상 또는 자동 모드 신호용 고임피던스 부하를 형성하여, 상호 콘덕턴스 회로의 출력 단자 Vo+, Vo-의 제어된 공통 모드 전압레벨이 생성된다.
이러한 회로의 동작에 대해 보다 상세한 설명을 위해서는 서문부에서 언급된 논문 VHF필터용 선형 CMOS 상호 콘덕턴스 소자을 참조하기 바란다.
제2도에서 도시된 발진기 회로가 주파수 f에서 신호 진폭 Va를 갖고 고조파적으로 발진하며 제 1 형 Inv1 내지 Inv4의 트랜지스터쌍의 대응하는 트랜지스터가 동일한 활성 디멘젼을 갖는 것으로 가정을 하면, 제 1 제어 신호 단자 Vdd1의 전류 Idd1는 아래식을 만족한다는 것이 증명될 수 있다.
여기서 sin22πft + cos22πft = 1이므로,
이식은 다음과 같이 표현될 수 있다. 즉
여기서
Idd1 = 제 1 제어 신호 단자의 전류(A),
Vdd1 = 제 1 제어 신호 단자상의 직류 전압(V),
Vtn = NMOS 트랜지스터 Tn Inv 1 내지 Inv 4의 임계 전압(V),
Vtp = PMOS 트랜지스터 Tp Iny 1 내지 Inv 4의 임계 전압(V),
βn = NMOS 트랜지스터 Tn Inv 1 내지 Inv 4의 상호 콘덕턴스 파라미터(A/V2),
βp = PMOS 트랜지스터 Tp Inv 1 내지 Inv 4의 상호 콘덕턴스 파라미터(A/vz),
Va =발진 신호의 진폭(V).
제4도에서 참조 번호(30)는 제2도에서 도시된 바와같이 구성되며 양호도 Q 및 발진 주파수 f를 제어하기 위한 제 1 제어 신호 단자 Vdd1 및 제 2 제어 신호 단자 Vdd2를 갖는 발진기 회로를 표시한다. 본 발명에 따라 사용된 제어 회로는 제 3 형의 제 7 트랜지스터쌍 Inv7을 구비하며, 이 회로의 구조는 제 2 형의 트랜지스터쌍과 대응한다. 트랜지스터 Tp는 제 2 제어 신호 단자에 연결된 소스 전극을 가지며 트랜지스터 Tn는 짧은 수평선으로 표시된 신호 접지에 연결된 소스 전극을 갖는다. 트랜지스터쌍 Inv7의 결합된 입력/출력 전극은 반대 극성의 제 1 직류 전압원 Vb1 및 제 2 직류 전압원 Vb2에 의해 자동 트랜지스터상 Dif의 제어 전극에 연결된다, 이 차동쌍 Dif는 소스 전극이 제 2 제어 신호 단자 Vdd2에 연결된 두 P 채널 MOS 트랜지스터 T1, T2를 구비한다. 차동쌍 Dif의 공통 드레인 단자(31)의 합산 전류 Io는 다음과 같다, 즉
여기서 Io=주전류 경로 T1, T2 차동쌍 Dif의
합산 전류(A),
Vdd2 =제 2 제어 신호 단자상의 직류 전압(V),
Vb = 직류 전압원 Vb1, Vb2(V),
Vtn = NMOS 트랜지스터 Tn Inv 7의 임계 전압(V),
Vtp =PMOS 트랜지스터 Tp Inv 7의 임계 전압(V),
βn = NMOS 트랜지스터 Tn Inv 7의 상호 콘덕턴스 파라미터(A/V2),
βp = PMOS 트랜지스터 Tp Inv 7의 상호 콘덕턴스 파라미터5(A/V2)
상기식(2) 및 (3)으로부터 차동쌍의 합산 전류 Io가 발진기 회로의 제 1 제어 신호 단자의 전류 Idd 1과 동일하게 트랜지스터 파라미터에 의해 정해진다는 것을 알 수 있다. 본 발명에 의하면 전류 Io가 현재 발진기 회로의 제 1 제어 신호 단자 Vdd1에 적합되어 인가되면, 제4도에서 도시된 바와같이, 주파수는 발진기 회로의 제 2 입력 단자 Vdd2에 인가된 단일 제어 신호에 의해 직접 조정될 수 있으며, 발진기 회로의 양호도를 조정하기 위한 제 1 제어 신호 단자 Vdd1에 인가되어질 적합한 제어 신호는 제어 회로에 의해 파생된다.
동일한 구조로 인하여 제 1 및 제 2 형의 트랜지스터쌍은 Vdd1Vdd2을 만족한다. 또한 상기 식(2) 및 (3)으로부터, Vb=1/4Va이고 제 3 형인 트랜지스터쌍 Inv7의 트랜지스터 Tn, Tp의 활성 디멘젼이 제 1 형인 트랜지스터쌍 Inv1 내지 Inv4의 대응하는 트랜지스터 Tn, Tp와 대응하면, 전류 Io는 발진기 회로의 제 1 제어 신호 단자 Vdd1의 전류 Idd1 보다 4배 작다.
본 발명에 따라 사용된 제어 회로에시, 제4도에서 도시된 바와같이, 차동쌍 Dif의 공통 드레인 단자(31)는 제 1 전류 미러 회로 IM1의 입력 단자(32)에 연결된다. 이 제 1 전류 미러 회로 IM1은 도시된 바와같이 배열된 두 N 채널 MOS 트랜지스터 T3, T4를 구비한다. 제 1 전류 미러 회로 IM1의 출력 단자(33)는 도시된 바와같이 두 바이폴라 PNP 트랜지스터 Q1, Q2를 구비하는 제 2 전류 미러 회로 IM2의 입력 단자(34)에 연결된다. 제 2 전류 미러 회로 IM2의 출력 단자(35)는 발진기 회로(30)의 제 1 제어 신호 단자 Vdd1에 연결된다.
제 2 전류 미러 회로 IM2는 적합한 공급 전압 Vd를 인가하기 위한 전원 단자(36)를 가지며, 이 전압 Vd는 발진기 회로(30)의 제 2 제어 신호 단자 Vdd2에 인가되어질 제어 전압보다 높아야 한다. 두 전류 미러 회로 IM1, IM2 각각은 BIMOS 기술을 이용하여 동일 반도체 기판에서 적합하게 형성된 절열 게이트 트랜지스터 또는 바이폴라 트랜지스터를 구비하는 적합한 형일 수 있다. 이것은 본 기술분야에 숙련된 자에게는 더 이상의 설명이 필요없다.
차동쌍의 합산 전류는 상이한 방법으로 증배될 수 있다. 이것에 유용한 파라미터는 제 7 트랜지스터쌍 Inv7 및 차동쌍 Dif의 트랜지스터의 순방향 상호 콘덕턴스비와, 제 1 전류 미러 회로 IM1 및 제 2 전류 미러 회로 IM2의 입력 전류와 출력 전류간의 비이다.
차동상 Dif의 트랜지스터 T1, T2의 손방향 상호 콘덕턴스가 제 7 트랜지스터쌍 Inv7의 트랜지스터 Tp, Tn의 순방향 상호 콘덕턴스와 계수 y만큼 다르며, 제 1 전류 미러 회로 IM1의 입력 전류와 출력 전류간의 비가 계수 X이고 제 2 전류 미러 회로 IM2의 입력 전류와 출력 전류의 비가 계수 Z이면, X.Y.Z=4가 만족된다.
제 2 전류 미러 회로 IM2가 적합한 독립 공급 전압 Vd로 활성화될 수 있으므로, 제 2 전류 미러 회로가 발진기 회로(30)에 전류를 공급할 때 유리하다. 따라서, X=Y=1 및 Z=4이다. 차동쌍 Dif의 트랜지스터 T1, T2의 순방향 상호 콘덕턴스의 채택으로, 예를들어, y=4, 전류 미러 회로가 X=Z=1 비를 갖을 수 있으므로, 차동쌍 Dif의 파알 수 없는 비활성 전류 및 에러 전류는 두 전류 미러 회로 IM1, IM2의 존재로 인해 크게 되지 않는다.
포화 영역에서의 동작 동안 트랜지스터가 일반적으로 방정식(1 내지 3)에서 가정된 바와같이 게이트 전압과 드레인 전류간의 자승 법칙 관계에 만족하지 않기 때문에 발진 주파수 f의 상위 고조파가 발생할 것이다. 상기 불만족스러운 상위 고조파가 되도록 존재하지 않는 필터(슬레이브)에 제 1 제어 신호를 인가하기 위하여, 저역 통과 회로를 구비한 버퍼 회로 B가 제공되며, 제4도에서 저역 통과 회로는 회로 B의 입력 단자(37)와 신호 접지에 연결된 캐패시터 C3를 구비한다. 이 캐패시터는 외부 캐패시터일 수 있지만, 고체로 실리콘 기판에서 반도체 접합일 수 있다. 버퍼 회로의 출력 단자(38)는 현재 상술된 바와같이 마스터-슬레이브 필터 장치에서 필터(슬레이브)의 양호도를 제어하기 위해 발진기 회로(30)의 제어 신호 출력 단자 Vdd를 형성한다.
제5b도는 발진기 회로와 결합하여 사용하기에 적합한 활성 필터의 실시예를 도시한 것이다. 제3a도에서 도시된 바와같이 형의 평형 상호 콘덕턴스 회로 G3 내지 G9를 구비하는 이러한 필터는 3차수 타원형 필터의 활성 수행이며, 이것의 수동 형태가 제5a도에서 도시된다.
인덕턴스 L이 상호 콘덕턴스 G5 내지 G9 및 커패시터 C7 및 C8을 구비한 자이레이터에 의해 시뮬레이트된다. 저항 R1, R2는 또한 상호 콘덕턴스 회로 G4 및 G9에 의해 수행될 수 있다. 캐패시터 C7 내지 C14는 제5a도에서 커때시터 C4, C5 및 C6과 인덕턴스 L로 지시된 바와같이 희망 필터 작용을 제공하도록 적합하게 선택된다. 상호 콘덕턴스 회로의 제 1 전원 단자 Vd1은 상호 접속되어 필터 장치의 양호도를 조정하기 위한 제 1 제어 신호 단자 Vdd3를 형성한다. G3 내지 G9의 제 2 전원 단자 Vd2는 상호 접속되어 필터의 차단 주파수를 조정하기 위한 제어 신호를 인가하는 제 2 제어 신호 단자 Vdd4를 형성한다.
필터 장치의 두 단자 Vdd3 및 Vdd4는 그러므로 Vdd(IV) 및 Vdd2(IV)로서 참조된 제4도예서 도시된 제어 회로의 제어 신호 출력 단자 Vdd와, 제 2 제어 신호 단자 Vdd2에 적합하게 연결된다.
필터 장치에 대하여 보다 상세한 정보를 알고자 하면 상기 논문 110HZ CMOS 상호 콘덕턴스-C 저역 통과 필터를 참조하기 바란다.
본 발명에 따른 발진기 회로는 집적 회로형 CA 3600에서 CMOS 트랜지스터로 실현되며, 상기 집적 회로에서 직류 전압원 Vb1, V2는 0.5V와 같거나 높은 직류 전압을 공급하는데 적합하다. 전압 Vb1, Vb2의 최대 값은 발진기 신호의 진폭 Va가 공급 전압 Vdd2에 의해 제한되는 값으로 지시된다.
Claims (10)
- 전기식 제어 발진기(VCO)로서, 비반전(Vi+) 및 반전(Vi-) 입력 단자와 비반전(Vo+) 및 반전(Vo-) 출력 단자와 제 1 (Vd1) 및 제 2 (Vd2) 전원 단자와, 신호 접지 단자(E)를 각각 갖는 제 1 (G1) 및 제 2 (G2) 평형 상호 콘덕턴스 회로와, 동작 동안 제 1 (G1) 및 제 2 (G2) 상호 콘덕턴스 회로 각각의 출력 단자(vo+.Vo-)에 연결된 제 1 (C1) 및 제 2 (C2) 용량성 소자를 구비하며, 상기 제 1 상호 콘덕턴스 회로(G1)의 비반전 입력 단자(Vi+)는 제 2 상호 콘덕턴스 회로(G2)의 반전 출력 단자(Vo-)에 연결되며, 제 1 상호 콘덕턴스 회로(G1)의 반전 출력 단자(Vi-)는 제 2 상호 콘덕턴스 회로(G2)의 비반전 출력 단자(Vo+)에 연결되며, 제 1 상호 콘덕턴스 회로(G1)의 비반전 출력 단자(Vo+)는 제 2 상호 콘덕턴스 회로(G2)의 비반전 입력단자(Vi+)에 연결되며, 제 1 상호 콘덕턴스 회로(G1)의 반전 출력 단자(Vo-)는 제 2 상호 콘덕턴스 회로(G2)의 반전 입력 단자(Vi-)에 연결되며, 상기 두 상호 콘덕턴스 회로(G1,G2)의 제 1 전원 단자(Vd1)는 상호 접속되어 제 1 제어 신호 단자(Vdd1)를 형성하며, 두 상호 콘덕턴스 회로(G1,G2)의 제 2 전원 단자(Vd2)는 상호 접속되어 제 2 제어 신호 단자(Vdd2)를 형성하며, 두 상호 콘덕턴스 회로(G1,G2)의 신호 접지 단자(E)는 발진기 회로(VCO)의 신호 접지에 연결되며, 상기 제 1 (G1) 및 제 2 (G2) 상호 콘덕턴스 회로 각각은 제 1 형태의 제 1 (Inv1), 제 2 (Inv2), 제 3 (Inv3) 및 제 4 (Inv4) 트랜지스터쌍과 제 2 형태의 제 5 (Inv5) 및 제 6 (Inv6) 트랜지스터쌍을 구비하며, 이들 각각은 입력 및 출력 전극과, 전원 전극과 신호 접지 전극을 가지며, 제 1 트랜지스터쌍(Inv1)의 입력 전극은 비반전 입력 단자(Vi+)에 연결되며 제 2 트랜지스터쌍(Inv2)의 입력 전극은 반전 입력 단자(Vi-)에 연결되며, 제 1 트랜지스터쌍(Inv1)의 출력 전극은 반전 출력 단자(Vo-)에 연결되며 제 2 트랜지스터쌍(Inv2)의 출력 전극은 비반전 출력 단자(W+)에 연결되며, 제 3 트랜지스터쌍(Inv3)의 입력 전극은 제 1 트랜지스터쌍(Inv1)의 출력 전극에 연결되며 제 5 트랜지스터쌍(Inv5)의 입력 전극은 제 2 트랜지스터쌍(Inv2)의 출력 전극에 연결되며, 상기 제 3 (Inv3) 및 제 5 (Inv5) 트랜지스터쌍은 상호 접속된 출력 전극을 가지며, 제 4 트랜지스터쌍(Inv4)의 입력 전극은 제 6 트랜지스터쌍(Inv6)의 출력 전극에 연결되며 제 2 트랜지스터쌍(Inv2)의 입력 전극은 제 1 트랜지스터쌍(Inv1)의 출력 전극에 연결되며, 상기 제 4 (Inv4) 및 상기 제 6 (Inv6) 트랜지스터쌍은 상호 접속된 출력 전극을 가지며, 제 1 (Inv1), 제 2 (Inv2), 제 3 (Inv3) 및 제 4 (Inv4) 트랜지스터쌍의 전원 전극은 제 1 전원 단자(Vd1)에 연결되며, 제 5 (Inv5) 및 제 6 (Inv6) 트랜지스터쌍의 전원 전극은 제 2 전원 단자(Vd2)에 연결되며, 트랜지스터쌍의 신호 접지전극은 상호 콘덕턴스 회로(G1,G2)의 신호 접지 단자(E)에 연결되며, 제 1 형의 트랜지스터쌍(Inv1,Inv2,Inv3,Inv4)은 주전류 경로가 출력 전극을 형성하는 접속점을 통해 직렬로 배열되며 제어 전극이 입력 전극을 형성하도륵 상호 접속되어지는 두 상보형 트랜지스터(Tn,Tp)를 구비하며, 상기 직렬 장치는 동작 동안 트랜지스터가 그들의 포화 영역에서 동작하도록 전원 전극 및 신호 접지 전극을 형성하는 종단점을 가지며, 제 2 형의 트랜지스터쌍(Inv5,Inv6)의 구조는 입력 및 출력 전극이 상호 접속되어진 제 1 형의 트랜지스터쌍(Inv1,Inv2,Inv3,Inv4)과 동일하며, 상기 전자식 제어 발진기 회로는 또한 제어 회로를 구비하며, 상기 제어 회로는, 회로 구조가 제 2 형의 트랜지스터쌍(Inv5,Inv6)의 회로 구조와 대응하며 트랜지스터(Tn,Tp)의 활성 디멘젼이 제 1 형의 트랜지스터상(Inv1,Inv2,Inv3,Inv4)의 대응하는 트랜지스터(Tn,Tp)의 활성 디멘젼과 대응한 제 3 형의 제 7 트랜지스터쌍(In7)을 구비하며, 상기 제 7 트랜지스터상(In7)은 제 2 제어 신호 단자(Vdd2)에 연결된 전원 전극 및 발진기(VCO)의 신호 접지에 연결된 신호 접지 전극을 가지며, 반대 극성의 제 1 (Vb1) 및 제 2 (Vb2) 직류 전압원을 통해 차동 트랜지스터쌍(Dif)의 제어 전극에 연결된 출력 전극을 가지며, 상기 차동쌍(Dif)의 트랜지스터(T1,T2)의 주전류 경로는 제 2 제어 신호 단자(Vdd2)와, 신호 접지에 연결된 공급 단자를 갖는 제 1 전류 미러 회로(IM1)의 입력(32)간에 병렬로 배열되며, 상기 제 1 전류 미러 회로(IM1)는 제 2 전류 미러 회로(IM2)의 입력(34)에 연결된 출력(33)을 가지며, 상기 제 2 전류 미러 회로(IM2)는 독립된 전원 공급 단자(36)를 가지며, 발진기 회로(VCO)의 제 1 제어 신호 단자(Vdd1)는 상기 제 2 전류 미러 회로(IM2)의 출력(35)에 연결되어지는 전기식 제어 발진기 회로.
- 제 1 항에 있어서, 차동쌍(Dif)의 트랜지스터(T1,T2) 및 제 7 트랜지스터쌍(Inv7)의 트랜지스터(Tn,Tp)의 순방향 상호 콘덕턴스는 사실상 동일하며, 제 1 전류 미러 회로(IM1)는 입력 전류의 X 배인 출력 전류를 공급하며 제 2 전류 미러 회로(IM2)는 입력 전류의 4/X 배인 출력 전류를 공급하며, 여기서 X는 0이 아닌 양정수인 전기식 제어 발진기 회로.
- 제 2 항에 있어서, 상기 X는 1인 전기식 제어 발진기 회로.
- 제 1 항에 있어서, 차동쌍(Dif)의 트랜지스터(T1,T2)의 순방향 상호 콘덕턴스는 제어 트랜지스터쌍(Inv7)의 트랜지스터(Tn,Tp)의 순방향 상호 콘덕턴스의 y배이며, 제 1 전류 미러 회로(IM1)는 입력 전류의 X배인 출력 전류를 공급하며, 제 2 전류 미러 회로는 입력 전류의 4/(X.Y)배인 출력 전류를 공급하며, 여기서 X 및 y는 0이 아닌 양정수인 전기식 제어 발진기 회로.
- 제 1 항 내지 제 4 항중 어느 한항에 있어서, 반대 극성의 상기 직류 전압원(Vb1,Vb2)은 0.5V와 동일하거나 보다 큰 진폭을 갖는 직류 전압을 공급하는 전기식 제어 발진기 회로.
- 제 1 항 내지 제 4 항중 어느 한항에 있어서, 트랜지스터는 모두 절연 게이트형이며, 발진기 회로(VCO)는 집적 반도체 회로로서 구성되는 전기식 제어 발진기 회로.
- 제 6 항에 있어서, 트랜지스터는 동작중에 트랜지스터의 전류 밀도가 최대 크기와 동일한 전기식 제어 발진기 회로.
- 제 1 항 내지 제 4 항중 어느 한 항에 있어서, 입력 단자(37) 및 출력 단자(38)를 갖는 버퍼 회로(B)를 또한 구비하며, 입력 단자(37)는 삽입된 저역 통과 필터 회로(LP)를 통해 발진기 회로(VCO)의 제 1 제어 신호 단자(Vdd1)에 연결되며, 버퍼 회로(B)의 출력 단자(38)는 발진기 회로(VCO)의 제어 신호 출력 단자(Vdd)를 형성하는 전기식 제어 발진기 회로.
- 제 8 항에 있어서, 저역 통과 필터(LP)는 버퍼 회로(B)의 입력 단자(37)와 발진기 회로(VCO)의 신호 접지간에 배열될 용량성 수단을 구비한는 전기식 제어 발진기 회로.
- 제 1 항에 따라 구성되며 제 1 (Vdd3) 및 제 2 (Vdd4) 제어 신호 단자를 갖는 하나 이상의 상호 콘덕턴스 회로(G3 내지 G9)와, 제 8 또는 9 항에 따른 전기식 제어 발진기 회로를 구비한 전기식 제어 필터 장치로서, 필터 장치의 제 1 제어 신호 단자(Vdd3)는 발진기 회로(VCO)의 제어 신호 출력 단자(Vdd)에 연결되며 필터 장치의 제 2 제어 신호 단자(Vdd4)는 발진기 회로(VCO)의 제 2 제어 신호 단자(Vdd2)에 연결되는 전기식 제어 필터 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL9001034 | 1990-05-01 | ||
| NL9001034 | 1990-05-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910021012A KR910021012A (ko) | 1991-12-20 |
| KR0185406B1 true KR0185406B1 (ko) | 1999-04-15 |
Family
ID=19857036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910006750A KR0185406B1 (ko) | 1990-05-01 | 1991-04-26 | 전기식 제어 발진기 회로 및 이 회로를 구비한 전기식 제어 필터 장치 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5117205A (ko) |
| EP (1) | EP0455298B1 (ko) |
| JP (1) | JPH04348614A (ko) |
| KR (1) | KR0185406B1 (ko) |
| DE (1) | DE69102813T2 (ko) |
| HK (1) | HK40996A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9368165B2 (en) | 2013-07-30 | 2016-06-14 | SK Hynix Inc. | Current generation circuit and semiconductor device having the same |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5172076A (en) * | 1992-03-26 | 1992-12-15 | Northern Telecom Limited | Resonant circuit formed of two amplifiers connected in a loop and multiple resonator circuits constructed therefrom |
| JP2906832B2 (ja) * | 1992-05-29 | 1999-06-21 | 日本電気株式会社 | 全差動型アナログ回路 |
| EP0579876B1 (en) * | 1992-07-24 | 1998-09-02 | Alcatel | Frequency tuning system for an OTA-C pair |
| USH1883H (en) * | 1992-12-03 | 2000-10-03 | The United States Of America As Represented By The Secretary Of The Navy | Continuous-time adaptive learning circuit |
| US5564089A (en) * | 1993-04-20 | 1996-10-08 | Motorola, Inc. | Current controlled variable frequency oscillator having an improved operational transconductance amplifier |
| US5371475A (en) * | 1993-06-03 | 1994-12-06 | Northern Telecom Limited | Low noise oscillators and tracking filters |
| JP3208975B2 (ja) * | 1993-12-28 | 2001-09-17 | 株式会社日立製作所 | アクティブフィルタ制御方式 |
| JP2834018B2 (ja) * | 1995-02-21 | 1998-12-09 | 山形日本電気株式会社 | アクティブフィルタ |
| JP2800721B2 (ja) * | 1995-06-03 | 1998-09-21 | 日本電気株式会社 | ジャイレータ回路を用いたｌｃ共振回路 |
| US5576647A (en) * | 1995-06-22 | 1996-11-19 | Marvell Technology Group, Ltd. | Charge pump for phase lock loop |
| US5953379A (en) * | 1996-02-23 | 1999-09-14 | Harris Corporation | Current-controlled carrier tracking filter for improved spurious signal suppression |
| US5663690A (en) * | 1996-03-06 | 1997-09-02 | Motorola, Inc. | Constant high Q voltage controlled oscillator |
| KR19980042114A (ko) * | 1996-11-11 | 1998-08-17 | 가나이 츠토무 | 위상록루프회로를 갖는 시스템 |
| JPH10171774A (ja) * | 1996-12-13 | 1998-06-26 | Fujitsu Ltd | 半導体集積回路 |
| US6069505A (en) * | 1997-03-20 | 2000-05-30 | Plato Labs, Inc. | Digitally controlled tuner circuit |
| US5856757A (en) * | 1997-06-11 | 1999-01-05 | Philips Electronics North America Corporation | gm-C cell with two stage common mode control and current boost |
| DE69721745T2 (de) * | 1997-06-25 | 2004-03-18 | Telefonaktiebolaget L M Ericsson (Publ) | TDMA Master-Slave Filterabstimmung |
| DE19800206A1 (de) * | 1998-01-07 | 1999-07-15 | Philips Patentverwaltung | Integrator-Filterschaltung |
| US6008701A (en) * | 1998-03-02 | 1999-12-28 | Analog Devices,Inc. | Quadrature oscillator using inherent nonlinearities of impedance cells to limit amplitude |
| US6137375A (en) * | 1999-05-28 | 2000-10-24 | The Trustees Of Columbia University In The City Of New York | Loss control loop circuit for controlling the output voltage of a voltage-controlled oscillator |
| GB2352102B (en) * | 1999-07-16 | 2004-06-16 | Ericsson Telefon Ab L M | Integrated circuit |
| US6191655B1 (en) | 1999-08-27 | 2001-02-20 | Conexant Systems, Inc. | Six inverting amplifier transconductance stage and methods for its use |
| JP2001345696A (ja) * | 2000-05-30 | 2001-12-14 | Oki Electric Ind Co Ltd | チューニング回路 |
| US7012487B2 (en) * | 2001-04-18 | 2006-03-14 | Broadcom Corporation | Transconductance device employing native MOS transistors |
| FR2844117A1 (fr) * | 2002-08-30 | 2004-03-05 | St Microelectronics Sa | Generateur de frequence sinusoidale et convertisseur de signaux periodiques utilisant le meme |
| JP2005204204A (ja) * | 2004-01-19 | 2005-07-28 | Nec Electronics Corp | 周波数設定回路 |
| JP2005223439A (ja) * | 2004-02-03 | 2005-08-18 | Nec Electronics Corp | 周波数設定回路 |
| TWI285994B (en) * | 2005-10-28 | 2007-08-21 | Via Tech Inc | Tuning circuit for transconductors and related method |
| WO2007053425A1 (en) * | 2005-11-02 | 2007-05-10 | Atmel Corporation | Complex band-pass filter |
| FR2892872B1 (fr) * | 2005-11-02 | 2008-01-04 | Atmel Corp | Filtre passe-bande complexe |
| US20070194839A1 (en) * | 2006-02-23 | 2007-08-23 | Anadigics, Inc. | Tunable balanced loss compensation in an electronic filter |
| US7869780B2 (en) * | 2007-04-19 | 2011-01-11 | Skyworks Solutions, Inc. | Phase-locked loop based controller for adjusting an adaptive continuous-time filter |
| CN107834978B (zh) * | 2017-11-14 | 2024-04-30 | 珠海格力电器股份有限公司 | 光伏阵列对地绝缘阻抗检测电路、装置及非隔离光伏逆变器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4145670A (en) * | 1977-07-05 | 1979-03-20 | Bode Harald E W | Multiphase signal oscillator |
| JPH0787332B2 (ja) * | 1986-07-18 | 1995-09-20 | 株式会社東芝 | フイルタ回路の時定数自動調整回路 |
| US4760353A (en) * | 1988-01-04 | 1988-07-26 | Motorola, Inc. | Integrated gyrator oscillator |
-
1991
- 1991-04-12 US US07/685,240 patent/US5117205A/en not_active Expired - Fee Related
- 1991-04-25 EP EP91200994A patent/EP0455298B1/en not_active Expired - Lifetime
- 1991-04-25 DE DE69102813T patent/DE69102813T2/de not_active Expired - Fee Related
- 1991-04-26 KR KR1019910006750A patent/KR0185406B1/ko not_active IP Right Cessation
- 1991-05-01 JP JP3126563A patent/JPH04348614A/ja active Pending
-
1996
- 1996-03-07 HK HK40996A patent/HK40996A/xx not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9368165B2 (en) | 2013-07-30 | 2016-06-14 | SK Hynix Inc. | Current generation circuit and semiconductor device having the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US5117205A (en) | 1992-05-26 |
| JPH04348614A (ja) | 1992-12-03 |
| DE69102813D1 (de) | 1994-08-18 |
| HK40996A (en) | 1996-03-15 |
| KR910021012A (ko) | 1991-12-20 |
| EP0455298B1 (en) | 1994-07-13 |
| DE69102813T2 (de) | 1995-02-02 |
| EP0455298A1 (en) | 1991-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0185406B1 (ko) | 전기식 제어 발진기 회로 및 이 회로를 구비한 전기식 제어 필터 장치 | |
| US7786777B2 (en) | Circuit arrangement and method for the provision of a clock signal with an adjustable duty cycle | |
| JPH02262714A (ja) | デューティ制御回路装置 | |
| KR20120130091A (ko) | 주파수-전류 피드백을 가진 온도-안정 발진기 회로 | |
| US20140002197A1 (en) | Oscillator arrangement | |
| Summart et al. | OTA based current-mode sinusoidal quadrature oscillator with non-interactive control | |
| JPS6242283B2 (ko) | ||
| JPS644364B2 (ko) | ||
| CN110011644B (zh) | 一种环形振荡器 | |
| GB2362276A (en) | A low power clock oscillator with regulated amplitude | |
| CN110224689B (zh) | 起振电路 | |
| US20060012445A1 (en) | Voltage controlled oscillator | |
| EP0940908B1 (en) | Oscillator | |
| Van Den Homberg | A universal 0.03-mm/sup 2/one-pin crystal oscillator in CMOS | |
| US8274320B2 (en) | Signal processing circuit with improved linearity | |
| US20030111669A1 (en) | CMOS relaxation oscillator circuit with improved speed and reduced process/temperature variations | |
| US20190319595A1 (en) | Amplitude control with signal swapping | |
| US20220286089A1 (en) | Quadrature oscillator circuitry and circuitry comprising the same | |
| US10355697B2 (en) | Oscillator, a clock generator and a method for generating a clock signal | |
| US7928810B2 (en) | Oscillator arrangement and method for operating an oscillating crystal | |
| KR101004672B1 (ko) | 무선통신용 주파수 체배기 및 이의 구동방법 | |
| US20200343897A1 (en) | Phase-locked loop circuitry having low variation transconductance design | |
| Zhang et al. | A high PSR voltage reference for DC-to-DC converter applications | |
| WO2023013101A1 (ja) | 発振回路およびｐｌｌ回路 | |
| US11990910B2 (en) | Control of bias current to a load |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |