KR20120130091A - 주파수-전류 피드백을 가진 온도-안정 발진기 회로 - Google Patents

주파수-전류 피드백을 가진 온도-안정 발진기 회로 Download PDF

Info

Publication number
KR20120130091A
KR20120130091A KR1020127019791A KR20127019791A KR20120130091A KR 20120130091 A KR20120130091 A KR 20120130091A KR 1020127019791 A KR1020127019791 A KR 1020127019791A KR 20127019791 A KR20127019791 A KR 20127019791A KR 20120130091 A KR20120130091 A KR 20120130091A
Authority
KR
South Korea
Prior art keywords
current
frequency
signal
circuit
output signal
Prior art date
Application number
KR1020127019791A
Other languages
English (en)
Inventor
에크람 에이치. 부이얀
슈판 찬
Original Assignee
샌디스크 테크놀로지스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샌디스크 테크놀로지스, 인코포레이티드 filed Critical 샌디스크 테크놀로지스, 인코포레이티드
Publication of KR20120130091A publication Critical patent/KR20120130091A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
    • H03K5/1515—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs non-overlapping
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/02—Automatic control of frequency or phase; Synchronisation using a frequency discriminator comprising a passive frequency-determining element

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

위상-고정-루프 및 저 주파수 온도-안정 발진기를 요구하지 않는 신호 발생 회로(600) 및 방법이 개시된다. 방법은 발진 출력 신호의 주파수를 제어하는 피드백 신호(608)1에 응하여 발진 출력 신호(602)(Ik)을 발생하는 단계, 발진 출력 신호의 주파수에 대응하는 크기를 갖는 전류 출력 신호를 발생하는 단계, 및 전류 출력 신호를 기준 신호(654)에 비교하여 피드백 신호를 발생하는 단계를 포함한다. 신호 발생 회로(600)는 피드백 신호 및 주파수-전류 변환 회로(602)에 응하고 피드백 신호(608) 및 주파수-전류 변환 회로(622, 620)에 응하여, 발진 출력 신호의 주파수에 대응하는 주파수 종속 전류 신호를 발생하는 발진기 회로를 포함할 수 있다. 피드백 변환 회로(612)는 출력 신호를 기준 신호(664)와 비교하여 피드백 신호(608)를 발진기 회로에 발생한다.

Description

주파수-전류 피드백을 가진 온도-안정 발진기 회로{TEMPERATURE-STABLE OSCILLATOR CIRCUIT HAVING FREQUENCY-TO-CURRETNT FEEDBACK}
본 발명은 일반적으로 발진기들에 관한 것으로, 특히 주파수-전류 피드백을 가진 온도에 안정한 신호 발생기에 관한 것이다.
전자 발진기는 각각의 출력 신호를 생성하는 전자 회로이다. 출력 신호는 정현파, 구형파(square wave), 혹은 이외 주기적인 신호 특징을 나타내는 다른 신호일 수 있다.
발진하는 구형파들은 흔히 디지털 성분들을 갖는 집적회로 장치들에서 클럭 신호들로서 사용되며, 혹은 외부 디지털 성분들에 사용된다. 몇몇 경우들에 있어서, 클럭 신호의 주파수는 소정의 범위의 주파수들에 걸쳐 프로그램될 수 있다. 주어진 프로그램된 주파수에서, 클럭 신호의 주파수의 안정성은 집적회로의 전체 성능에 영향을 줄 수 있다.
클럭 신호의 주파수 안정성은 무엇보다도, 온도에 의해 영향을 받는다. 클럭 신호 주파수의 온도 안정성을 제공하는 한 수법은 발진기 신호 경로에서 모든 회로 성분의 온도 드리프트를 최소화하는 것이다. 그러나, 이 수법은 제조 공정 변동들에 민감하다. 또 다른 수법은 정확한, 온도에 안정한 저 주파수 기준 발진기와 함께 동작하는 복잡한 위상-고정-루프 회로를 사용하는 것을 수반한다. 안정된 저-주파수 발진기는 먼저 언급된 수법보다는 제조 공정 변동에 덜 민감한 회로를 제공할 수도 있다. 그러나, 이 수법은 전형적으로 큰 면적의 반도체 물질을 사용하여 구현되며, 더욱이, 흔히 큰 파워 소비를 요구한다.
본 발명의 목적은 주파수-전류 피드백을 가진 온도-안정 발진기 회로를 제공함에 있다.
발진기 회로, 주파수-전류 변환 회로, 피드백 변환회로를 포함하는 신호 발생기가 개시된다. 발진기 회로는 피드백 신호에 응하여 발진 출력 신호의 주파수를 제어한다. 주파수-전류 변환 회로는 발진 출력 신호의 주파수에 대응하는 주파수 종속 전류 신호를 발생하게 구성된다. 주파수 종속 전류 신호는 발진 출력 신호의 주파수에 대응하는 신호 크기를 가진 주파수-전류 변환 회로로부터 출력 신호를 발생하기 위해 기준 전류와 비교된다. 피드백 변환 회로는 주파수-전류 변환 회로의 출력 신호를 기준 신호와 비교하여 피드백 신호를 발진기 회로에 발생하게 구성된다.
그외 시스템들, 방법들, 특징들 및 잇점들은 다음의 도면들 및 상세한 설명을 검토하였을 때 당업자에게 명백하거나 명백해질 것이다. 이러한 추가의 시스템들, 방법들, 특징들 및 잇점들은 이 설명 내에 포함되고 발명의 범위 내에 있고 다음 청구항들에 의해 보호된다.
본 발명은 주파수-전류 피드백을 가진 온도-안정 발진기 회로를 제공할 수 있다.
도면들에서 구성요소들은 반드시 축척에 맞는 것은 아니며 대신에 발명의 원리를 예시할 때 강조된다.
도 1은 발진 출력 신호를 가진 신호 발생기의 기능 블록도로서, 신호 발생기는 발진기 회로로의 피드백 루프에 주파수-전류 변환 회로를 포함한다.
도 2는 도 1의 신호 발생기를 구현하기 위해 사용되는 회로이며, 발진기는 전압 제어 발진기이다.
도 3은 도 1의 신호 발생기를 구현하기 위해 사용되는 회로이며, 발진기는 전류 제어 발진기이다.
도 4는 도 2 및 도 3의 회로들에서 사용될 수 있는 비중첩 클럭 회로의 일실시예를 도시한 것이다.
도 5는 도 4의 비중첩 클럭 회로의 동작을 나타낸 신호도이다.
도 6은 다상 발진 출력 신호들을 제공하는 신호 발생기를 구현하기 위해 사용되는 회로이며, 신호 발생기는 다상 발진 출력 신호들 각각에 각각 연관된 복수의 주파수-전류 변환기들을 포함한다.
도 7은 발진 출력 신호를 발생하기 위한 프로세스이다.
도 1은 전체를 100으로 나타낸 신호 발생기의 기능 블록도이다. 신호 발생기(100)는 발진 출력 신호(104)를 제공하는 발진기(102)를 포함한다. 발진 출력 신호(104)는 전체를 106으로 나타낸 피드백 회로의 입력에 제공된다. 피드백 회로(106)는 피드백 신호(108)를 발진기 회로(102)에 제공한다. 발진기 회로(102)는 출력 신호(104)의 주파수를 제어하기 위해 피드백 신호(108)에 응한다.
신호 발생기(100)의 피드백 회로(106)는 주파수-전류 변환 회로(110) 및 피드백 변환 회로(112)를 포함한다. 주파수-전류 변환 회로(110)는 발진 출력 신호(104)와 전기적으로 연통 하며, 발진 출력 신호(104)의 주파수에 대응하는 신호 크기를 갖는 출력 신호(114)를 발생하게 구성된다. 출력(114)은 기준 전류를 주파수 종속 전류와 비교함으로써 발생된다. 피드백 변환 회로(112)는 주파수-전류 변환 회로(110)의 출력 신호(114)와 전기적으로 연통한다. 피드백 변환 회로(112)는 기준 신호원(118)으로부터 제공된 기준 신호(116)에 출력 신호(114)를 비교하게 구성된다.
도 2는 도 1의 신호 발생기(100)의 실시예인 신호 발생기(200)를 도시한 것으로, 발진기는 전압 제어 발진기(202)이다. 전압 제어 발진기(202)의 발진 출력 신호(204)가 임의의 주기적 파형일 수도 있지만, 도 2의 신호 발생기는 클럭 출력 신호의 맥락에서 기술된다.
도 2에 도시된 실시예에서, 주파수-전류 변환 회로(210)는 주파수-전류 변환기(220) 및 비중첩 클럭 회로(222)를 포함한다. 비중첩 클럭 회로(222)는 전압 제어 발진기(202)로부터 발진 출력 신호(204)를 수신하게 배치된다. 발진 출력 신호(204)를 사용하여, 비중첩 클럭 회로(222)는 비중첩 클럭 신호들(224, 226)을 발생한다. 비중첩 클럭 신호들(224, 226)의 적어도 일부는 서로 위상이 다르며 전압 제어 발진기(202)의 발진 출력 신호(204)의 주파수에 대응한다. 그러면, 주파수-전류 변환기(220)는 비중첩 클럭 신호들(224, 226)에 응하여 출력 신호(214)를 피드백 변환 회로(212)에 발생한다.
주파수-전류 변환기(220)는 제 1 및 제 2 전류 브랜치들(230, 232)를 가진 전류 미러(228)를 포함한다. 전류 미러의 제 1 브랜치(230)는 PMOS 트랜지스터(234)를 포함한다. 제 2 브랜치(232)는 PMOS 트랜지스터(236)를 포함한다. 트랜지스터들(234, 236)은 트랜지스터(236)를 통해 흐르는 전류량이 트랜지스터(234)를 통해 흐르는 전류량과 일치하도록 상호연결된다.
정전압 기준(238)은 전압 충전 노드에서 정전압을 제공한다. 정전압 기준(238)은 전압 VRef(218)에 연결된 양(positive) 입력, NMOS 트랜지스터(242)의 게이트에 연결된 출력, 및 트랜지스터(242)의 소스에 연결된 음 입력을 가진 차동 증폭기(240)를 포함한다. 트랜지스터(242)의 드레인은 전류 미러(228)의 전류 브랜치(230)와 전기적으로 연통한다. 트랜지스터(242)의 소스는 전압 충전 노드(244)와 전기적으로 연통한다. 정전압 기준(238)의 출력은 차동 증폭기(240)의 양 입력에서 전압 VRef(218)와 동일한 전압 충전 노드(244)에서 충전 전압(VChg)을 제공한다.
전압 충전 노드(244)에서 충전 전압(VChg)은 충전 회로(246)와 전기적으로 연통한다. 충전 회로는 비중첩 클럭 신호들(224, 226)에 응하여 제 1 MOS 트랜지스터(250) 및 제 2 MOS 트랜지스터(252)를 통해 커패시터(248)를 번갈아 충전 및 방전한다. 도 2의 예가 제 1 MOS 트랜지스터(250)를 PMOS 트랜지스터로서 그리고 제 2 MOS 트랜지스터(252)를 NMOS 트랜지스터로서 도시하고 있을지라도, 제 1 트랜지스터는 PMOS이거나 NMOS일 수 있다. 이때문에, PMOS 트랜지스터(250)의 소스는 전압 충전 노드(244)와 전기적으로 연통한다. 트랜지스터(250)의 게이트는 비중첩 클럭 신호(224)와 전기적으로 연통하며, 드레인은 커패시터(248)와 전기적으로 연통 한다. NMOS 트랜지스터(252)의 드레인은 트랜지스터(250)의 드레인 및 커패시터(248)에 공통인 노드와 전기적으로 연통 한다. 다른 구현에서, PMOS 트랜지스터(250)는 NMOS 트랜지스터일 수 있다. 또한, 하나 이상의 비중첩 클럭 신호들에 응하여, 충전 회로(246)의 하나 이상의 커패시터들을 충전 및 방전하기 위해 다른 회로 토폴로지들이 사용될 수도 있다.
트랜지스터들(250, 252)은 비중첩 클럭 회로(222)로부터 이들의 각각의 비중첩 클럭 신호들의 수신에 기초하여 도통 상태와 비도통 상태 간을 전환할 수 있다. 도 2의 실시예에서, PMOS 트랜지스터(250)는 비중첩 클럭 신호(224)의 수신에 기초하여 도통 상태와 비도통 상태 간을 전환할 수 있고 커패시터(248)를 충전하기 위해 사용된다. NMOS 트랜지스터(252)는 비중첩 클럭 신호(226)의 수신에 기초하여 도통 상태와 비도통 상태 간을 전환할 수 있고 커패시터(248)를 방전하기 위해 사용된다.
전류 미러(228)의 브랜치(230)를 통하는 전류는 커패시터(248)를 충전 및 방전하기 위해 사용되는 전류에 따른다. 이어, 브랜치(230)를 통하는 전류는 트랜지스터(236)를 통하는 대응하는 전류를 발생한다. 트랜지스터(236)의 드레인은 전류 비교 노드(256)에서 정전류 기준(254)과 전기적으로 연통한다. 트랜지스터(236)를 통하는 전류와 정전류 기준(254)을 통하는 전류 간 차이는 노드(256)에서 전류 비교 신호를 발생한다. 차이의 크기는 발진 출력 신호(204)의 주파수에 대응한다. 정전류 기준(254)은 다수의 공지된 유형들의 온도 보상된 전류 기준들 중 어느 것일 수 있다.
도 2의 실시예에서, 노드(256)에 전류 비교 신호는 노드(256)에 전류들 간에 차이에 의해 발생되는 보정 전압이다. 보정 전압은 신호(214)에 의해 수송된다. 특히, 보정 전압은 전압 VRef(218)과 비교를 위해 차동 증폭기(258)에 제공된다. 신호(214)에서 보정 전압과 기준 전압 VRef(218)의 크기 간에 크기 차이는 발진기(202)에 피드백 신호(208)로서 제공되는 전압 제어 신호(VControl)를 발생하기 위해 사용된다. 여기에서, 발진기(202)는 전압 제어 발진기이다.
주파수-전류 변환 회로(210) 및 피드백 변환 회로(212)를 포함하는 피드백 루프는 전적으로 안정하지 않을 수 있다. 이러한 불안정성은 피드백 신호(208)의 기생 발진이 발생되게 할 수 있다. 이러한 기생 발진을 억제하기 위해서, 피드백 변환 회로(212)는 주파수-전류 변환 회로(210)의 출력에 배열된 루프 보상 회로(260)를 포함할 수 있다. 루프 보상 회로(260)의 파라미터들은 피드백 루프 내 임의의 다른 성분들뿐만 아니라 주파수-변환 회로(210) 및 피드백 변환 회로(212)에 연관된 전체적인 피드백 파라미터들에 따른다.
발진 출력 신호(204)의 주파수는 프로그램될 수 있다. 이때문에, 피드백 신호(208)의 크기는 요망되는 주파수를 달성하기 위해 서로 다른 값들로 보내질 수 있다. 도 2의 실시예에서, 이것은 정전류원(254)의 전류의 크기를 프로그램함으로써 달성될 수 있다. 정전류원(254)의 전류의 크기에 변화들은 피드백 변환 회로(212)에 제공된 출력 신호(214)에 변화들에 적어도 부분적으로 원인이 된다. 그러면, 출력 신호(214)에서 변화들은 발진기(202)에 제공되는 피드백 신호(208)의 대응된 변화들을 초래한다. 피드백 신호(208)에 변화들은 상응하여 발진 출력 신호 번호 204의 주파수에 변화들을 초래한다. 정전류원(254)의 전류들의 크기를 프로그램하는 다양한 방법들이 사용될 수 있다. 예를 들면, 프로세서(도시되지 않음)는 값을 레지스터에 기입할 수 있고, 이 값은 요망되는 주파수에 대응한다. 레지스터에 저장된 값은 자신의 전류 값의 크기를 설정하기 위해 정전류원(254)에 의해 사용될 수 있다. 일실시예에서, 정전류원(254)은 요망되는 전류를 발생하기 위해 이 레지스터 값을 사용하게 배열된 전류 DAC(디지털-아날로그 변환기)일 수 있다.
도 3은 도 1의 신호 발생기(100)의 대안적 실시예인 신호 발생기(300)를 도시한 것으로, 발진기는 전류 제어 발진기(302)이다. 전류 제어 발진기(302)의 발진 출력 신호(304)가 임의의 주기적 파형일 수 있을지라도, 도 3의 신호 발생기는 클럭 출력 신호의 맥락에서 기술된다.
도 3에 도시된 실시예에서, 주파수-전류 변환 회로(310)는 주파수-전류 변환기(320) 및 비중첩 클럭 회로(322)를 포함한다. 비중첩 클럭 회로(322)는 전류 제어 발진기(302)로부터 발진 출력 신호(304)를 수신하게 배치된다. 발진 출력 신호(304)를 사용하여, 비중첩 클럭 회로(322)는 비중첩 클럭 신호들(324, 326)을 발생한다. 비중첩 클럭 신호들(324, 326)의 적어도 일부는 서로 위상이 다르며, 전류 제어 발진기(302)의 발진 출력 신호(304)의 주파수에 대응한다. 그러면, 주파수-전류 변환기(320)는 비중첩 클럭 신호들(324, 326)에 응하여 피드백 변환 회로(312)에서 신호(314)의 발생을 용이하게 한다.
신호 발생기(300)는 전류 충전 노드(344)와 전기적으로 연통하는 정전류 기준(354)을 가진 피드백 변환 회로(312)를 포함한다. 주파수-전류 변환기(320) 내 충전 회로(346)는 전류 충전 노드(344)와도 전기적으로 연통한다. 충전 회로는 비중첩 클럭 신호들(324, 326)에 응하여, PMOS 트랜지스터(350)(대안적으로 NMOS-형 트랜지스터일 수도 있는) 및 NMOS 트랜지스터(352)를 통해 커패시터(348)를 번갈아 충전 및 방전한다. 이를 위해서, PMOS 트랜지스터(350)의 소스는 전류 충전 노드(344)와 전기적으로 연통한다. 트랜지스터(350)의 게이트는 비중첩 클럭 신호(324)와 전기적으로 연통하며, 드레인은 커패시터(348)와 전기적으로 연통한다. NMOS 트랜지스터(352)의 드레인은 커패시터(350)의 드레인 및 커패시터(348)에 공통인 노드와 전기적으로 연통한다.
트랜지스터들(350, 352)는 비중첩 클럭 회로(322)로부터 이들의 각각의 비중첩 클럭 신호들의 수신에 기초하여 도통 상태와 비도통 상태 간을 전환할 수 있다. 도 3의 실시예에서, PMOS 트랜지스터(350)는 비중첩 클럭 신호(324)의 수신에 기초하여 도통 상태와 비도통 상태 간을 전환할 수 있고 커패시터(348)를 충전하기 위해 사용된다. NMOS 트랜지스터(352)는 비중첩 클럭 신호(326)의 수신에 기초하여 도통 상태와 비도통 상태 간을 전환할 수 있고 커패시터(348)를 방전하기 위해 사용된다. 하나 이상의 비중첩 클럭 신호들에 응하여 충전 회로(346)의 하나 이상의 커패시터들을 충전 및 방전하기 위해 다른 회로 토폴로지들이 사용될 수도 있다.
전류 충전 노드(344)의 브랜치들을 통하는 전류는 커패시터(348)를 충전 및 방전하기 위해 사용되는 전류에 따른다. 충전 회로를 통하는 전류와 정전류 기준(354)에 의해 제공되는 전류 간에 차이는 전류 비교 노드(344)에서 전류 비교 신호를 발생한다. 차이의 크기는 발진 출력 신호(304)의 주파수에 대응한다.
도 3의 실시예에서, 신호(314)로서 제공된 전류 비교 신호는 노드(344)에서 기준 전류와 충전 전류 간에 차이에 의해 발생된 보정 전압이다. 보정 전압은 피드백 변환 회로(312)에서 신호(314)로 수송된다. 특히, 보정 전압은 기준 전압 VRef(318)과의 비교를 위해 트랜스콘덕턴스 증폭기(358)에 제공된다. 출력 신호(314)에서 보정 전압과 기준 전압 VRef(318)의 크기에 차이는 전류 제어 발진기(302)에 피드백 신호(308)로서 제공되는 전류 제어 신호(IControl)를 발생하기 위해 사용된다.
도 2의 실시예에서와 같이, 주파수-전류 변환 회로(310) 및 피드백 변환 회로(312)를 포함하는 도 3에 피드백 루프는 보상이 없으면 전적으로 안정하지 않을 수 있다. 이러한 불안정성은 피드백 신호(308)의 기생 발진의 발생을 초래할 수 있다. 이러한 기생 발진을 억제하기 위해서, 피드백 변환 회로(312)는 주파수-전류 변환기(320)의 출력에 배열된 루프 보상 회로(360)를 포함할 수 있다. 루프 보상 회로(360)의 파라미터들은 피드백 루프 내 임의의 다른 성분들뿐만 아니라 주파수-전류 변환기(320) 및 피드백 변환 회로(312)에 연관된 전체 피드백 파라미터들에 따른다. 여기에서, 루프 보상 회로(360)는 기생 발진을 억제하기 위해 소정의 정전용량을 피드백 루프에 더한다.
발진 출력 신호(304)의 주파수는 요망되는 주파수를 달성하기 위해 피드백 신호(308)의 크기가 서로 다른 값들로 보내지도록 프로그램될 수 있다. 도 3의 실시예에서, 이것은 정전류원(354)의 전류의 크기를 프로그램함으로써 달성될 수 있다. 정전류원(354)의 전류의 크기에 변화들은 피드백 변환 회로(312)에서 신호(314)의 크기에 변화들에 대해 적어도 부분적으로 원인이 된다. 그러면, 신호(314)에 변화들은 이에 상응하여, 발진기(302)에 제공되는 전류 피드백 신호(308)에 변화들을 초래한다. 피드백 신호(308)에 변화들은 발진 출력 신호(304)의 주파수에 대응하는 변화들을 초래한다. 정전류원(354)의 전류의 크기를 프로그램하는 다양한 기술들이 사용될 수도 있다. 예를 들면, 프로세서는 값을 레지스터에 기입할 수 있고, 값은 요망되는 주파수에 대응한다. 레지스터에 저장된 값은 이의 전류값의 크기를 설정하기 위해 정전류원(354)에 의해 사용될 수 있다. 위에 기술된 바와 같이, 정전류원(354)은 전류 DAC일 수 있다.
도 4는 비중첩 클럭 회로(222)의 일실시예를 도시한 것이다. 도시된 바와 같이, 발진 출력 신호(204)는 NAND 게이트(404)의 제 1 입력에만이 아니라 NOT 게이트(402)의 입력에 동시에 제공된다. NOT 게이트(402)의 출력은 NAND 게이트(406)의 제 1 입력에 제공되며, NAND 게이트(404)의 출력은 NAND 게이트(406)의 제 2 입력에 제공된다. NAND 게이트(406)의 출력은 NAND 게이트(404)의 제 2 입력에 제공된다. NAND 게이트(404)의 출력은 NOT 게이트(408)의 입력에 제공되고, 이어 이것은 출력이 다른 NOT 게이트(410)의 입력에 제공되게 한다. NOT 게이트(410)의 출력은 비중첩 클럭 신호(224)로서 제공된다. NAND 게이트(406)의 출력은 NOT 게이트(412)의 입력에 제공되고, 이어 이것은 이의 출력에서 비중첩 클럭 신호(226)를 제공한다.
도 5는 발진 입력 신호(204), 비중첩 클럭 신호(224), 및 비중첩 클럭 신호(226) 간에 상응을 전반적으로 나타내는 신호도이다. 도시된 바와 같이, 음 상태에서 양 상태로 발진 출력 신호(204)의 상승에지는 비중첩 클럭 신호(226)가 양 상태에서 음 상태로 하강하게 한다. 시간 t1이 경과한 후에, 비중첩 클럭 신호(224)는 양 상태에서 음 상태로 간다. 시구간 t1 동안, 비중첩 클럭 신호들(224, 226)은 서로 간에 유효하게 위상이 다르며, 신호(224)는 양 상태에 있고 신호(226)는 음 상태에 있다. 시구간 t2 동안, 비중첩 클럭 신호들(224, 226) 둘 다는 음 상태에 있다. 시구간 t3의 시작에서, 발진 출력 신호(204)는 음 상태로 가며, 비중첩 클럭 신호(224)가 양 상태로 가게 한다. 다시, 시구간 t3 동안, 신호들(224, 226)은 서로 간에 유효하게 위상이 다르며, 신호(226)는 음 상태에 그대로 있는 반면 신호(224)는 양 상태에 있다. 시간 t3이 경과한 후에, 비중첩 클럭 신호(226)는 양 상태로 간다. 이 신호 상태 시퀀스는 발진 출력 신호(204)의 각 사이클 동안 실행된다. 도 2의 발진 신호(204) 및 비중첩 신호들(224, 226)을 사용하여 예시되었을지라도, 도 5는 도 3의 발진 신호(304)와 비중첩 신호들(324, 326) 간에 일반적인 상응과, 이하 언급되는 도 6의 각각의 비중첩 클럭 회로들(622-1 내지 622-N)에 의해 발생되는 다양한 출력 신호들(CLK1 내지 CLKN) 및 비중첩 신호들 간에 일반적인 상응을 나타낸다.
도 6은 다상 발진 출력 신호들을 제공하는 신호 발생기를 구현하기 위해 사용되는 신호 발생기 시스템(600)의 실시예이다. 이 실시예에서, 전류 제어 발진기(602)는 복수의 발진 출력 신호들(CLK1 내지 CLKN)을 제공한다. 각 클럭 신호는 대응하는 비중첩 클럭 회로(622-1 내지 622-N)에 제공된다. 비중첩 클럭 회로들(622-1 내지 622-N) 각각으로부터 비중첩 클럭 신호들은 각각의 주파수-전류 변환기들(620-1 내지 620-N)에 입력 신호들로서 제공된다. 주파수-전류 변환기들(620-1 내지 620-N)로부터 출력 신호들은 공통 전류 비교 노드(645)에 제공된다. 주파수-전류 변환기들(620-1 내지 620-N) 및 비중첩 클럭 회로(622-1 내지 622-N)는 각각 도 2 내지 도 5의 실시예들에서 기술된 바와 동일한 유형을 가질 수 있다. 마찬가지로 전류 기준(654)이 전류 비교 노드(645)에 제공된다. 전류 비교 신호(614)는 피드백 변환 회로(612) 내 전류 비교 노드(645)에서 발생된다. 전류 비교 신호(614)는 트랜스콘덕턴스 증폭기(658)의 제 1 입력에 제공되며, 이것은 전류 비교 신호 번호 614를 트랜스콘덕턴스 증폭기(658)의 제 2 입력에 전압 기준과 비교한다. 트랜스콘덕턴스 증폭기(658)의 출력은 전류 제어 발진기(602)와 전기적으로 연통하며, 다상 클럭 출력 신호들(CLK1 내지 CLKN)의 주파수들을 제어하기 위해 사용되는 피드백 신호(608)로서 제공된다.
도 7은 예를 들면, 전술한 신호 발생 시스템들 중 하나 이상을 사용하여 실행될 수 있는 발진 출력 신호를 발생하기 위한 프로세스(700)이다. 705에서, 발진 출력 신호를 발생하기 위해 피드백 신호가 사용된다. 710에서, 발진 출력 신호의 주파수에 대응하는 크기를 갖는 전류 출력 신호가 발생된다. 전류 출력 신호는 발진 출력 신호의 주파수에 비례하는 제 1 전류를 전류 비교 노드에 제공함으로써 발생될 수 있다. 715에서, 전류 출력 신호는 피드백 신호를 발생하기 위해 기준 신호와 비교된다. 피드백 신호는 발진 출력 신호를 발생하기 위해 사용되며, 프로세스는 705에서 재개된다.
위에 기술된 다양한 신호 발생기 실시예들에서, 발진기는 전류 스타브(starved) 링 발진기 회로, 완화 발진기 회로, 전압 제어 발진기 회로, 혹은 피드백 신호에 의해 조절가능하게 조율될 수 있는 다수의 발진기 유형들 중 어느 하나일 수 있다. 발진 주파수를 온도에 안정한 기준 바이어스 전류에 비례하게 하는 주파수 피드백 회로를 포함하는 신호 발생기 및 방법이 개시되었다. 개시된 주파수 피드백 회로는 위상-고정 루프(PLL) 및 저 주파수 온도-안정 발진기를 필요로 하지 않기 때문에, 개시된 발진기 회로는 집적회로에서 발진기 기능을 구현하기 위해 필요로 되는 면적을 감소시키며, 전형적인 PLL 회로를 요구하는 발진기 회로들에 비해 파워 소비를 감소시킬 수 있다. 위에 개시된 바과 같은 발진기 토폴로지에 의해 필요로 되는 감소된 파워 요건들 및 감소된 실리콘 면적은 예를 들면, 플래시 메모리 장치들용으로 사용되는 제어기 ASIC들(application specific integrated circuits)을 포함하는 다양한 유형의 집적회로들에서 사용하기 위한 효과적인 특징들이 될 수 있다.
발명의 여러 실시예들이 기술되었지만, 더 많은 실시예들 및 구현들이 발명의 범위 내에서 가능함이 당업자들에게 명백할 것이다. 따라서, 발명은 첨부된 청구항들 및 이들의 등가물들에 관한 것으로 제외하곤 제약되지 않는다.
102; 발진기
106; 피드백 회로
110; 주파수-전류 변환 회로
112; 피드백 변환 회로
118; 기준 신호원
202; 전압 제어 발진기
210; 주파수-전류 변환 회로
212; 피드백 변환 회로
222; 비중첩 클럭 회로
302; 전류 제어 발진기
310; 주파수-전류 변환 회로
312; 피드백 변환 회로
322; 비중첩 클럭 회로

Claims (25)

  1. 신호 발생기에 있어서,
    피드백 신호에 응하여 발진 출력 신호의 주파수를 제어하는 발진기 회로;
    상기 발진기 회로의 상기 발진 출력 신호와 전기적으로 연통하는 주파수-전류 변환 회로로서, 상기 주파수-전류 변환 회로는 주파수 종속 전류 신호를 발생하게 구성되고, 상기 주파수 종속 전류 신호는 상기 발진 출력 신호의 상기 주파수에 대응하는 것인, 주파수-전류 변환 회로;
    상기 주파수-전류 변환 회로의 상기 출력 신호와 전기적으로 연통하는 피드백 변환 회로로서, 상기 피드백 변환 회로는 상기 주파수-전류 변환 회로의 상기 출력 신호를 기준 신호와 비교하여 상기 피드백 신호를 상기 발진기 회로에 발생하게 구성된 것인, 피드백 변환 회로를 포함하는, 신호 발생기.
  2. 제 1 항에 있어서, 상기 주파수-전류 변환 회로는
    상기 발진 출력 신호를 수신하게 배치되고, 상기 발진기 회로의 상기 발진 출력 신호의 상기 주파수에 대응하는 비중첩 클럭 신호들을 발생하는 비중첩 클럭 회로; 및
    상기 비중첩 클럭 신호들에 응하여 상기 주파수-전류 변환 회로의 상기 출력 신호를 발생하는 주파수-전류 변환기를 포함하는, 신호 발생기.
  3. 제 1 항에 있어서, 상기 발진기 회로는 다상 발진 출력 신호들을 발생하며, 주파수-전류 변환 회로는 상기 다상 발진 출력 신호들 각각에 각각 연관되고, 상기 주파수-전류 변환 회로들의 출력 신호들은 공통 전류 비교 노드에 제공되는, 신호 발생기.
  4. 제 2 항에 있어서, 상기 주파수-전류 변환기는 충전 회로를 포함하며, 상기 충전 회로는
    커패시터;
    상기 비중첩 클럭 회로로부터 제 1 비중첩 클럭 신호의 수신에 기초하여 도통 상태와 비도통 상태 간을 전환할 수 있는 제 1 MOS 트랜지스터;
    상기 비중첩 클럭 회로로부터 제 2 비중첩 클럭 신호의 수신에 기초하여 도통 상태와 비도통 상태 간을 전환할 수 있는 제 2 MOS 트랜지스터를 포함하고,
    상기 제 1 및 제 2 MOS 트랜지스터들을 통하는 전류는 상기 주파수-전류 변환 회로의 상기 출력 신호의 발생을 용이하게 하기 위해서 상기 커패시터를 교번하여 충전 및 방전하는, 신호 발생기.
  5. 제 4 항에 있어서, 상기 발진기 회로는 전류 제어 발진기이며, 상기 신호 발생기는
    전류 비교 노드에 상기 제 1 MOS 트랜지스터 또는 상기 제 2 MOS 트랜지스터 중 어느 하나에 연결된 것으로, 상기 제 1 MOS 트랜지스터 또는 상기 제 2 MOS 트랜지스터 중 어느 하나를 통해 상기 커패시터를 충전하기 위해 사용되는, 정전류 기준;
    상기 전류 충전 노드에 연결된 제 1 입력, 전압 기준 신호를 수신하게 연결된 제 2 입력, 및 상기 피드백 신호로서 상기 발진기에 제공되는 출력 신호를 가지며, 상기 피드백 신호는 상기 전압 기준 신호와 상기 전류 충전 노드에 전압 간에 차이에 대응하는 것인, 전압-전류 변환기를 더 포함하는, 신호 발생기.
  6. 제 5 항에 있어서, 상기 정전류 기준 회로의 상기 기준 전류는 프로그램가능한 것인, 신호 발생기.
  7. 제 1 항에 있어서, 상기 피드백 신호의 기생 발진을 억제하기 위해 상기 주파수-전류변환기의 상기 출력 신호를 수신하게 배열된 루프 보상 회로를 더 포함하는, 신호 발생기.
  8. 제 4 항에 있어서, 상기 발진기 회로는 전압 제어 발진기이며 상기 주파수-변환기 회로는
    제 1 및 제 2 전류 브랜치들을 가진 전류 미러;
    전압 충전 노드에서 상기 제 1 또는 제 2 MOS 트랜지스터들 중 어느 하나와 전기적으로 연통하며, 상기 제 1 또는 제 2 MOS 트랜지스터 중 어느 하나를 통해 상기 커패시터를 충전하기 위해 사용되는 정전압 기준으로서, 상기 전류 미러의 제 1 브랜치는 상기 전압 충전 노드와 전기적으로 연통하는, 정전압 기준;
    전류 비교 노드에서 상기 전류 미러의 상기 제 2 전류 브랜치와 전기적으로 연통하는 정전류원으로서, 상기 전류 비교 노드에 전류는 상기 정전류원의 전류와 상기 전류 미러의 상기 제 1 브랜치를 통해 흐르는 전류 간에 차이에 대응하는, 정전류원; 및
    상기 전류 비교 노드와 전기적으로 연통하는 제 1 입력, 전압 기준 신호와 전기적으로 연통하는 제 2 입력, 및 상기 피드백 신호를 상기 발진기에 제공되는 출력 신호를 갖는 전류-전압 변환기를 더 포함하고,
    상기 피드백 신호는 상기 전압 기준 신호와 상기 전류 비교 노드에 전압 간에 차이에 대응하는, 신호 발생기.
  9. 제 8 항에 있어서, 상기 정전류 기준 회로의 상기 기준 전류는 상기 발진 출력 신호의 상기 주파수를 가변시키기 위해 프로그램될 수 있는 것인, 신호 발생기.
  10. 제 1 항에 있어서, 상기 발진기 회로는 전류 스타브 링 발진기를 포함하는, 신호 발생기.
  11. 제 1 항에 있어서, 상기 발진기 회로는 완화 발진기를 포함하는, 신호 발생기.
  12. 제 1 항에 있어서, 상기 발진기 회로는 전압 제어 발진기를 포함하는, 신호 발생기.
  13. 신호 발생기에 있어서,
    전류 피드백 신호의 크기에 대응하는 주파수를 가진 발진 출력 신호를 갖는 전류 제어 발진기;
    상기 전류 제어 발진기로부터 상기 발진 출력 신호를 수신하게 배치되고, 상기 전류 제어 발진기의 상기 발진 출력 신호의 상기 주파수에 대응하는 비중첩 클럭 신호들을 발생하는 비중첩 클럭 회로;
    상기 비중첩 클럭 신호들을 수신하게 배치되고, 상기 비중첩 클럭 신호들에 응하여 전류 비교 노드에 주파수 종속 전류를 발생하는 주파수-전류 변환기로서, 상기 주파수 종속 전류는 상기 전류 제어 발진기의 상기 발진 출력 신호의 상기 주파수에 대응하는 크기를 갖는 것인, 주파수-전류 변환기;
    상기 주파수 종속 전류와 비교하고 그럼으로써 상기 전류 비교 노드에서 보정 전압을 발생하기 위해 상기 전류 비교 노드에 기준 전류를 제공하게 구성된 정전류 기준 회로;
    상기 보정 전압을 수신하게 배치된 제 1 입력 및 기준 전압을 수신하게 배치된 제 2 입력을 가지며, 상기 전류 피드백 신호로서 상기 전류 제어 발진기와 연통하는 출력을 갖는 트랜스콘덕턴스 증폭기를 포함하는, 신호 발생기.
  14. 제 13 항에 있어서, 상기 정전류 기준 회로의 상기 기준 전류는 상기 발진 출력 신호의 상기 주파수를 가변시키기 위해 프로그램될 수 있는 것인, 신호 발생기.
  15. 제 13 항에 있어서, 상기 전류 제어 발진기는 전류 스타브 링 발진기를 포함하는, 신호 발생기.
  16. 제 13 항에 있어서, 상기 전류 제어 발진기는 완화 발진기를 포함하는, 신호 발생기.
  17. 제 13 항에 있어서, 상기 주파수-전류 변환기는 충전 회로를 포함하며, 상기 충전 회로는
    커패시터;
    상기 비중첩 클럭 회로로부터 제 1 비중첩 클럭 신호의 수신에 기초하여 도통 상태와 비도통 상태 간을 전환할 수 있는 제 1 MOS 트랜지스터;
    상기 비중첩 클럭 회로로부터 제 2 비중첩 클럭 신호의 수신에 기초하여 도통 상태와 비도통 상태 간을 전환할 수 있는 제 2 MOS 트랜지스터를 포함하고,
    상기 제 1 및 제 2 MOS 트랜지스터들을 통하는 전류는 상기 전류 비교 노드에서 상기 주파수-전류 변환기의 상기 주파수 종속 전류를 발생하기 위해서 상기 커패시터를 교번하여 충전 및 방전하는, 신호 발생기.
  18. 제 13 항에 있어서, 상기 전류 제어 발진기.에 제공되는 상기 전류 입력 신호의 기생 발진을 억제하기 위해 상기 전류 비교 노드와 전기적으로 연통에 있는 루프 보상 회로를 더 포함하는, 신호 발생기.
  19. 제 18 항에 있어서, 상기 전류 제어 발진기는 다상 발진 출력 신호들를 발생하며, 주파수-전류 변환기는 상기 다상 발진 출력 신호들 의 각각에 각각 연관되며, 상기 주파수-전류 변환기들의 상기 전류 출력 신호들은 상기 전류 비교 노드에 연결하기 위해 사용되는, 신호 발생기.
  20. 신호 발생기에 있어서,
    전압 입력 신호의 크기에 대응하는 주파수를 가진 발진 출력 신호를 생성하게 구성된 갖는 전압 제어 발진기;
    제 1 및 제 2 전류 브랜치들을 가진 전류 미러;
    상기 전압 제어 발진기로부터 상기 발진 출력 신호를 수신하게 배치되고, 상기 전압 제어 발진기의 상기 발진 출력 신호의 상기 주파수에 대응하는 비중첩 클럭 신호들을 발생하는 비중첩 클럭 회로;
    상기 비중첩 클럭 신호들의 수신에 응하여 상기 전류 미러의 상기 제 1 브랜치를 통해 주파수 종속 전류를 발생하는 주파수-전류 변환기로서, 상기 전류 미러의 상기 제 1 브랜치를 통한 주파수 종속 전류는 상기 전류 제어 발진기의 상기 발진 출력 신호의 주파수에 대응하는 크기를 갖는 것인, 주파수-전류 변환기;
    전류 비교 노드에서 기준 전류를 제공하게 구성된 정전류 기준 회로로서, 상기 전류 미러의 상기 제 2 브랜치는 상기 전류 비교 노드와 전기적으로 연통하며, 상기 전류 미러의 상기 제 2 브랜치를 통한 상기 전류의 크기와 상기 기준 전류의 크기 간에 차이는 상기 전류 비교 노드에 보정 전압을 포함하는 것인, 정전류 기준 회로; 및
    상기 보정 전압을 수신하게 배치된 제 1 입력 및 기준 전압을 수신하게 배치된 제 2 입력을 가진 차동 증폭기로서, 상기 연산 증폭기는 상기 전압 제어 발진기와 전기적으로 연통하며 상기 전압 제어 발진기에 상기 전압 입력 신호로서 제공되는 출력을 갖는 것인, 차동 증폭기를 포함하는, 신호 발생기.
  21. 제 20 항에 있어서, 상기 주파수-전류 변환기는
    커패시터;
    상기 비중첩 클럭 회로로부터 제 1 비중첩 클럭 신호의 수신에 기초하여 도통 상태와 비도통 상태 간을 전환할 수 있는 제 1 MOS 트랜지스터;
    상기 비중첩 클럭 회로로부터 제 2 비중첩 클럭 신호의 수신에 기초하여 도통 상태와 비도통 상태 간을 전환할 수 있는 제 2 MOS 트랜지스터를 포함하고,
    상기 제 1 및 제 2 MOS 트랜지스터들을 통하는 전류는 상기 전류 미러의 상기 제 1 브랜치를 통하는 전류를 발생하기 위해서 상기 커패시터를 교번하여 충전 및 방전하는, 신호 발생기.
  22. 제 20 항에 있어서, 상기 정전류 기준 회로의 상기 기준 전류는 상기 발진 출력 신호의 상기 주파수를 가변시키기 위해 프로그램될 수 있는 것인, 신호 발생기.
  23. 신호를 발생하는 방법에 있어서,
    상기 발진 출력 신호의 주파수를 제어하는 피드백 신호에 응하여 발진 출력 신호를 발생하는 단계;
    상기 발진 출력 신호의 상기 주파수에 대응하는 전류 크기를 갖는 전류 출력 신호를 발생하는 단계;
    상기 전류 출력 신호를 기준 신호와 비교하여 상기 피드백 신호를 발생하는 단계를 포함하는, 방법.
  24. 제 23 항에 있어서, 상기 전류 출력 신호를 발생하는 단계는
    상기 발진 출력 신호의 상기 주파수에 비례하는 제 1 전류를 전류 비교 노드에 제공하는 단계;
    정전류원으로부터 상기 전류 노드에 제 2 전류를 제공하고 그럼으로써 상기 피드백 신호를 발생하는데 사용하기 위해 상기 전류 비교 노드에서 보정 전압을 발생하는 단계를 포함하는, 방법.
  25. 제 24 항에 있어서, 상기 제 2 전류를 가변하고 그럼으로써 상기 발진 출력 신호의 상기 주파수를 변경하기 위해 상기 정전류를 프로그램하는 단계를 더 포함하는, 방법.
KR1020127019791A 2009-12-30 2010-12-02 주파수-전류 피드백을 가진 온도-안정 발진기 회로 KR20120130091A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/650,208 2009-12-30
US12/650,208 US8212599B2 (en) 2009-12-30 2009-12-30 Temperature-stable oscillator circuit having frequency-to-current feedback
PCT/US2010/058660 WO2011081767A1 (en) 2009-12-30 2010-12-02 Temperature-stable oscillator circuit having frequency-to-current feedback

Publications (1)

Publication Number Publication Date
KR20120130091A true KR20120130091A (ko) 2012-11-28

Family

ID=43608422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127019791A KR20120130091A (ko) 2009-12-30 2010-12-02 주파수-전류 피드백을 가진 온도-안정 발진기 회로

Country Status (7)

Country Link
US (1) US8212599B2 (ko)
EP (1) EP2520022B1 (ko)
JP (1) JP2013516836A (ko)
KR (1) KR20120130091A (ko)
CN (1) CN102783029A (ko)
TW (1) TW201136165A (ko)
WO (1) WO2011081767A1 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7764130B2 (en) 1999-01-22 2010-07-27 Multigig Inc. Electronic circuitry
WO2001089088A1 (en) 2000-05-11 2001-11-22 Multigig Limited Electronic pulse generator and oscillator
US8169267B2 (en) 2007-03-29 2012-05-01 Multigig, Inc. Wave reversing system and method for a rotary traveling wave oscillator
US8913978B2 (en) * 2007-04-09 2014-12-16 Analog Devices, Inc. RTWO-based down converter
US8742857B2 (en) 2008-05-15 2014-06-03 Analog Devices, Inc. Inductance enhanced rotary traveling wave oscillator circuit and method
CN102739154B (zh) * 2011-04-06 2015-09-23 上海炬力集成电路设计有限公司 片上系统中的温度系数校正方法及片上系统
US8487710B2 (en) 2011-12-12 2013-07-16 Analog Devices, Inc. RTWO-based pulse width modulator
US8581668B2 (en) 2011-12-20 2013-11-12 Analog Devices, Inc. Oscillator regeneration device
US20150341040A1 (en) * 2012-12-28 2015-11-26 Xinfeng Quantel Technologies (Beijing) Co., Ltd Clock Generator and Switch-capacitor Circuit Comprising the Same
CN103078635A (zh) * 2012-12-28 2013-05-01 杭州士兰微电子股份有限公司 内置振荡电路
CN103391045B (zh) * 2013-07-30 2015-11-25 浙江大学 抗工艺涨落的自修调集成电路片上振荡器
US9515667B2 (en) * 2014-12-31 2016-12-06 Texas Instruments Incorporated Oscillator with frequency control loop
CN104836578A (zh) * 2015-05-22 2015-08-12 成都西蒙电子技术有限公司 一种提高晶振长期稳定度的装置和方法
KR102349418B1 (ko) * 2015-08-31 2022-01-10 삼성전자 주식회사 기준전류 발생회로 및 기준전류 발생회로를 포함하는 전자 장치
CN105553445A (zh) * 2015-12-05 2016-05-04 许昌学院 一种应用于开关电源控制电路的时钟信号发生器
CN105955095A (zh) * 2016-02-02 2016-09-21 广州莱肯信息科技有限公司 一种微波扫频源
US10312922B2 (en) 2016-10-07 2019-06-04 Analog Devices, Inc. Apparatus and methods for rotary traveling wave oscillators
US10277233B2 (en) 2016-10-07 2019-04-30 Analog Devices, Inc. Apparatus and methods for frequency tuning of rotary traveling wave oscillators
KR101963581B1 (ko) * 2017-09-04 2019-03-29 국방과학연구소 광대역 출력을 갖는 이완 발진기 회로 구조
CN108288962B (zh) * 2018-02-11 2021-06-18 中国科学院微电子研究所 振荡器系统
US10389368B1 (en) 2018-04-02 2019-08-20 Cadence Design Systems, Inc. Dual path phase-locked loop circuit
US10161974B1 (en) * 2018-04-02 2018-12-25 Cadence Design Systems, Inc. Frequency to current circuit
US10345845B1 (en) 2018-04-02 2019-07-09 Cadence Design Systems, Inc. Fast settling bias circuit
JP7104407B2 (ja) * 2018-07-25 2022-07-21 ザインエレクトロニクス株式会社 電圧制御発振器、ｐｌｌ回路およびｃｄｒ装置
CN109639135B (zh) * 2019-01-22 2024-03-01 上海艾为电子技术股份有限公司 一种电荷泵电路
US11499998B2 (en) * 2019-07-29 2022-11-15 International Business Machines Corporation Current sensor
US11527992B2 (en) 2019-09-19 2022-12-13 Analog Devices International Unlimited Company Rotary traveling wave oscillators with distributed stubs
US11264949B2 (en) 2020-06-10 2022-03-01 Analog Devices International Unlimited Company Apparatus and methods for rotary traveling wave oscillators
US11539353B2 (en) 2021-02-02 2022-12-27 Analog Devices International Unlimited Company RTWO-based frequency multiplier
US11476838B1 (en) * 2021-06-29 2022-10-18 Nxp B.V. Low power free running oscillator
CN113783567B (zh) * 2021-08-23 2022-12-27 北京奕斯伟计算技术股份有限公司 压控振荡电路、压控振荡器及时钟数据恢复电路
CN114553193B (zh) * 2022-04-27 2022-08-09 灵矽微电子(深圳)有限责任公司 对电源电压和温度不敏感的时钟产生电路及设备
CN114553229B (zh) * 2022-04-27 2022-09-09 微龛(广州)半导体有限公司 一种电容失配校准方法及电路
CN115208359B (zh) * 2022-09-13 2022-11-25 南京芯惠半导体有限公司 一种基于数模混合自校准环路的弛张振荡器
CN115529024B (zh) * 2022-11-30 2023-03-17 上海海栎创科技股份有限公司 一种片上时钟振荡器电路及振荡频率控制方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334953A (en) * 1993-07-22 1994-08-02 Motorola, Inc. Charge pump bias control in a phase lock loop
JPH07170178A (ja) * 1993-09-10 1995-07-04 Sun Microsyst Inc Ｐｌｌ減衰回路
US5606731A (en) * 1995-03-07 1997-02-25 Motorola, Inc. Zerox-IF receiver with tracking second local oscillator and demodulator phase locked loop oscillator
TW419901B (en) * 1997-06-27 2001-01-21 Hitachi Ltd Phase-locked ring circuit, data processing device and data process system
US5994967A (en) * 1997-07-31 1999-11-30 Dallas Semiconductor Corporation Oscillator circuit employing frequency-locked loop feedback topology
US6011446A (en) 1998-05-21 2000-01-04 Delphi Components, Inc. RF/microwave oscillator having frequency-adjustable DC bias circuit
US6353368B1 (en) * 1999-11-09 2002-03-05 Vlsi Technology, Inc. VCO circuit using negative feedback to reduce phase noise
US6614313B2 (en) * 2000-10-06 2003-09-02 Linear Technology Corporation Precision oscillator circuits and methods with switched capacitor frequency control and frequency-setting resistor
US6794916B1 (en) * 2003-05-30 2004-09-21 International Business Machines Corporation Double edge-triggered flip-flops
US7309852B2 (en) * 2004-10-18 2007-12-18 Avago Technologies Ecbu Ip (Singapore) Pte Ltd. Variable noise control for an optical transducer
US7372338B2 (en) 2005-09-02 2008-05-13 Macronix International Co., Ltd. Self-adjusting clock generator with stable frequency output
JP2007124394A (ja) * 2005-10-28 2007-05-17 Mitsumi Electric Co Ltd 発振器
US7646253B2 (en) * 2006-05-19 2010-01-12 Broadcom Corporation Frequency-locked clock generator
US7719367B2 (en) * 2007-01-03 2010-05-18 Apple Inc. Automatic frequency calibration
JP2009038778A (ja) * 2007-08-06 2009-02-19 Nec Electronics Corp Ｖｃｏ回路及びそれを用いたｐｌｌ回路

Also Published As

Publication number Publication date
EP2520022A1 (en) 2012-11-07
WO2011081767A1 (en) 2011-07-07
CN102783029A (zh) 2012-11-14
US8212599B2 (en) 2012-07-03
EP2520022B1 (en) 2016-04-06
US20110156760A1 (en) 2011-06-30
JP2013516836A (ja) 2013-05-13
TW201136165A (en) 2011-10-16

Similar Documents

Publication Publication Date Title
KR20120130091A (ko) 주파수-전류 피드백을 가진 온도-안정 발진기 회로
US5136260A (en) PLL clock synthesizer using current controlled ring oscillator
US8610509B2 (en) Flexible low current oscillator for multiphase operations
US9054690B2 (en) Chopped oscillator
US8994459B2 (en) Oscillator arrangement for generating a clock signal
TW201737615A (zh) 積體震盪器電路
KR20180068452A (ko) 주파수 오차 보상 루프를 이용한 직교 위상 이완 발진기
US20180183327A1 (en) Charge pump arrangement and method for operating a charge pump arrangement
US9362922B2 (en) Oscillator circuit and method for generating an oscillator signal
KR100293769B1 (ko) 전하 펌핑 회로 및 pll 주파수 합성기
Zhou et al. A 3-MHz 17.3-$\mu $ W 0.015% Period Jitter Relaxation Oscillator With Energy Efficient Swing Boosting
US8643442B2 (en) Oscillator circuit
CN111033274B (zh) 低功率低占空比开关电容器分压器
US20060232346A1 (en) Integrated circuit including a ring oscillator circuit
CN112953526A (zh) 一种环形振荡电路、方法以及集成芯片
US8358175B2 (en) Oscillator architecture having fast response time with low current consumption and method for operating the oscillator architecture
JP2011130518A (ja) チャージポンプ回路
CN110572151B (zh) 一种锁相环电路
JP2002330067A (ja) チャージポンプ回路および位相同期ループ回路
US10819317B1 (en) Feedback stabilized ring oscillator
KR102108777B1 (ko) 지연 회로, 발진 회로 및 반도체 장치
CN111147048B (zh) 弛缓震荡电路
EP1894299A1 (en) Integrated relaxation voltage controlled oscillator and method of voltage controlled oscillation
US11456747B1 (en) Multiphase frequency to voltage converter
CN109782573B (zh) 电子时钟发生装置与芯片

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid