CN114553229B - 一种电容失配校准方法及电路 - Google Patents
一种电容失配校准方法及电路 Download PDFInfo
- Publication number
- CN114553229B CN114553229B CN202210447242.XA CN202210447242A CN114553229B CN 114553229 B CN114553229 B CN 114553229B CN 202210447242 A CN202210447242 A CN 202210447242A CN 114553229 B CN114553229 B CN 114553229B
- Authority
- CN
- China
- Prior art keywords
- capacitor array
- capacitor
- matrix
- voltage
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
本发明提供一种电容失配校准方法及电路,包括:第一电容阵列、第二电容阵列及参考电容,其中:第一电容阵列、第二电容阵列及参考电容的上极板均连接在一起;基于工作状态切换第一电容阵列的下极板、第二电容阵列的下极板及参考电容的下极板的电压值,以此计算得到第一电容阵列与第二电容阵列相对于参考电容的偏差。通过计算第一电容阵列与第二电容阵列相对于参考电容的偏差,对第一电容阵列及第二电容阵列中的电容进行校准,设计ADC、DAC等数据转换器,从而提高数据转换器的精度。通过种子矩阵最终得到一个非零的行列式矩阵,计算第一电容阵列及第二电容阵列中每一个电容的具体校准值,操作过程简化,运算量小,有效地节约计算资源。
Description
技术领域
本发明涉及集成电路设计领域,特别是涉及一种电容失配校准方法及电路。
背景技术
在数据转换器(包括模数转换器- Analog to Digital Converter,简称ADC;以及数模转换器Digital to Analog Converter,简称DAC)的实现中,严格的精确度和元件匹配确保了各种高要求的特性。因为集成的器件例如电容的匹配精度和晶体管的参数的精度仅在0.1%数量级,所以有必要使用数字技术校准这些值或者修正结果。因此,有很多方法可以显著地帮助数据转换器设计者增强转换器的预期性能。例如误差测量的方法以及在模拟域或者数字域的误差进行校正或者校准的操作。所用的方法可以是在线的(数据转换器正在连续工作时),或者是离线的(数据转换器没有在工作)。
数字技术的高速发展激发了人们越来越多地使用数字技术通过对静态极限和可能的动态极限的校正或者校准来改进ADC或者DAC的设计。这样操作的好处减少了对需要特殊制造步骤、费用昂贵的工艺的需求;另一个好处在于保持高的成品率、好的可靠性和长期稳定性的同时器件成本降低。
为减小数据转换器中的电容失配,通常采用电容失配校准算法,如何实现算法的复杂度与校准的有效性及制造工艺成本可控之间的平衡,是电容失配校准技术中亟需解决的重点。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种电容失配校准方法及电路,用于解决现有技术中电容的校准失配概率较高的缺陷,从而影响数据转换精度的问题。
为实现上述目的及其他相关目的,本发明提供一种电容失配校准电路,所述电容失配校准电路包括:第一电容阵列、第二电容阵列及参考电容,其中:
所述第一电容阵列、所述第二电容阵列及所述参考电容的上极板均连接在一起;
基于工作状态切换所述第一电容阵列的下极板、所述第二电容阵列的下极板及所述参考电容的下极板的电压值,以此计算得到所述第一电容阵列与所述第二电容阵列相对于所述参考电容的偏差。
可选地,所述第一电容阵列与所述第二电容阵列都包括2N-1个电容,其中,N为大于等于1的自然数。
可选地,所述参考电容的精度值为0.1%。
本发明提供一种电容失配校准方法,基于所述电容失配校准电路实现,所述电容失配校准方法至少包括:
1)将所述第一电容阵列的下极板设定为第一预设电压,将所述第二电容阵列的下极板设定为第二预设电压,给所述参考电容的下极板充电,使所述第一电容阵列、所述第二电容阵列及所述参考电容的上极板的电压值为标准电压;
2)将所述第一电容阵列的下极板切换至所述第二预设电压,将所述第二电容阵列的下极板切换至所述第一预设电压,则所述第一电容阵列、所述第二电容阵列及所述参考电容的上极板浮动,通过调整所述参考电容的充电电压,使所述第一电容阵列、所述第二电容阵列及所述参考电容的上极板的电压值为所述标准电压,并读取此刻的所述充电电压,其中,所述充电电压的电压取值范围为(0,第一预设电压];
3)计算所述第一电容阵列与所述第二电容阵列相对于所述参考电容的偏差值
DMEAS,使所述偏差值DMEAS满足关系式,CA为所述
第一电容阵列的容值,CB为所述第二电容阵列的容值,CREF为所述参考电容的容值,V标准为所
述标准电压,V充电为读取的所述充电电压,V1为所述第一预设电压,V2为所述第二预设电压;
5)基于每一个所述校准值对所述第一电容阵列及所述第二电容阵列中的电容进行校准。
可选地,所述标准电压为所述第一预设电压的一半。
可选地,所述第一预设电压为参考电压,所述第二预设电压为参考地。
可选地,所述矩阵P由种子矩阵A1生成,其中,所述种子矩阵或,1代表所述第一电容阵列或所述第二电容阵列的下极板连接第一预设
电压,-1代表所述第一电容阵列或所述第二电容阵列的下极板连接第二预设电压,K等于
2N,N为大于1的自然数。
可选地,所述种子矩阵A1生成所述矩阵P的方法为:
如上所述,本发明的一种电容失配校准方法及电路,具有以下有益效果:
1) 本发明通过计算第一电容阵列与第二电容阵列相对于参考电容的偏差,对第一电容阵列及第二电容阵列中的电容进行校准,以校准之后的第一电容阵列及第二电容阵列为基准,设计ADC、DAC等数据转换器,从而提高数据转换器的精度。
2) 本发明通过种子矩阵最终得到一个非零的行列式矩阵,利用行列式矩阵的对称且收敛的属性,求解计算第一电容阵列及第二电容阵列中每一个电容的具体校准值,操作过程简化,运算量小,有效地节约计算资源。
附图说明
图1显示为本发明的电容失配校准电路结构示意图。
图2显示为本发明的电容失配校准方法功能流程示意图。
元件标号说明
11-第一电容阵列;12-第二电容阵列;13-参考电容;S1~S5-步骤。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图2。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
实施例一
如图1所示,本实施例提供一种电容失配校准电路,所述电容失配校准电路包括:第一电容阵列11、第二电容阵列12及参考电容13,其中:所述第一电容阵列11、所述第二电容阵列12及所述参考电容13的上极板均连接在一起;
基于工作状态切换所述第一电容阵列11的下极板、所述第二电容阵列12的下极板及所述参考电容13的下极板的电压值,以此计算得到所述第一电容阵列11与所述第二电容阵列12相对于所述参考电容13的偏差。
具体地,作为示例,如图1所示,所述第一电容阵11列与所述第二电容阵列12都包括2N-1个电容,其中,N为大于等于1的自然数。所述参考电容13的精度值为0.1%。需要说明的是,第一电容阵列11与第二电容阵列12的电容数量必须相等,以方便进行种子矩阵的构建,为了使得到的种子矩阵满足收敛属性,从而更容易计算,同时节约运算资源,通常情况下,将第一电容阵列11与第二电容阵列中电容数量设置为2N-1,随着数据处理能力的不断增强,例如量子计算的发展,使所述第一电容阵列11与第二电容阵列12中电容数量也可以设置为其他数值,并不局限于2N-1个,任意能够相对于参考电容13进行偏差计算的电容数量设置均适用,不以本实施例为限。所述参考电容13的精度值不局限为0.1%,也可以为0.01%或0.001%或数值更低的精度值,只要工艺能达到的精度值,都可以用来设置参考电容13,需要补充说明的是,电容的精度值又称为电容的误差范围,参考电容13作为参考基准,也可以不需要满足太高的精度(即不需要对参考电容13的精度或误差范围过于苛求),因为计算第一电容阵列11与第二电容阵列12相对于参考电容13的偏差值,得到的每一个电容的校准值,每一个电容的精度为关于参考电容13的相对精度,根据每一个电容的校准值进行数据转换器(比如ADC或者DAC)设计,在实际的应用场景中,根据需求对参考电容13的精度进行设置,只要能够提高器件的数据转换能力,制造出符合需求的并且性能优良的产品即可。
实施例二
如图1及图2所示,本实施例提供一种电容失配校准方法,基于如实施例一所述的电容失配校准电路实现,其特征在于,所述电容失配校准方法至少包括:
S1:如图1及图2所示,将所述第一电容阵列11的下极板设定为第一预设电压,将所述第二电容阵列12的下极板设定为第二预设电压,给所述参考电容13的下极板充电,使所述第一电容阵列11、所述第二电容阵列12及所述参考电容13的上极板的电压值为标准电压。
具体地,作为示例,如图1及图2所示,所述标准电压为所述第一预设电压的一半,所述第一预设电压为参考电压VREF,所述第二预设电压为参考地GND。需要说明的是,所述标准电压的设置包括但不限于参考电压VREF的一半,也可以为参考电压的1/3或1/4或2/3或3/4或其他数值,任意能够满足失配校准的参考电压设置均适用,不以本实施例为限。在步骤S1中,所述第一电容阵列11的下极板也可以设定为第二预设电压,所述第二电容阵列12的下极板也可以设定为第一预设电压,任意能够满足失配校准的设置方式均适用,不以本实施例为限。
S2:如图1及图2所示,将所述第一电容阵列11的下极板切换至所述第二预设电压,将所述第二电容阵列12的下极板切换至所述第一预设电压,则所述第一电容阵列11、所述第二电容阵列12及所述参考电容的13上极板浮动,通过调整所述参考电容13的充电电压,使所述第一电容阵列11、所述第二电容阵列12及所述参考电容13的上极板的电压值为所述标准电压,并读取此刻的所述充电电压,其中,所述充电电压的电压取值范围为(0,第一预设电压]。
具体地,作为示例,如图1及图2所示,通过改变所述参考电容13的充电电压,使所述第一电容阵列11、所述第二电容阵列12及所述参考电容13的上极板的电压值达到所述标准电压,步骤S1和步骤S2中所述第一电容阵列11、所述第二电容阵列12及所述参考电容13积累的电荷是相等的,方便在步骤S3中进行下一步操作。
S3:如图1及图2所示,计算所述第一电容阵列与所述第二电容阵列相对于所述参
考电容的偏差值DMEAS,使所述偏差值DMEAS满足关系式 ,CA为所述第一电容阵列的容值,CB为所述第
二电容阵列的容值,CREF为所述参考电容的容值,V标准为所述标准电压,V充电为读取的所述充
电电压,V1为所述第一预设电压,V2为所述第二预设电压,其中,MEAS为正整数,MEAS的取值
范围为[1,2N-1],N为大于等于1的自然数;由于第一预设电压为参考电压VREF,第二预设电
压为参考地GND,因此V1-V2=VREF,即关系式也
可以写为。
具体地,作为示例,如图1及图2所示,在步骤S1中,所述第一电容阵列11、所述第二电容阵列12及所述参考电容13积累的电荷设为Q1;在步骤S2中,所述第一电容阵列11、所述第二电容阵列12及所述参考电容13积累的电荷设为Q2,其中:
Q1 = ( V标准- VREF)* CA + ( V标准- GND)* CB + ( V标准_- 0.5* VREF)* CREF;
Q2 = (Vx - GND) * CA + (Vx - VREF) * CB + (Vx- V充电) *CREF ,其中,Vx为所述第一电容阵列11、所述第二电容阵列12及所述参考电容的13上极板浮动时的电压值,
S4:如图1及图2所示,基于等式,通过求解矩阵P的方
程组,得到所述第一电容阵列11及所述第二电容阵列12中每一个电容的校准值C1至C2 N,其
中,所述矩阵P为对称矩阵,K为所述第一电容阵列与所述第二电容阵列的电容数量和。
具体地,作为示例,如图1及图2所示,所述矩阵P由种子矩阵A1生成,其中,所述种
子矩阵或,1代表所述第一电容阵列11或所述第二
电容阵列12的下极板连接第一预设电压,即参考电压VREF;-1代表所述第一电容阵列11或所
述第二电容阵列12的下极板连接第二预设电压,即参考地GND,K等于2N,N为大于1的自然
数。更具体地,所述种子矩阵A1生成所述矩阵P的方法为:
基于所述种子矩阵A1生成矩阵或
;基于所述矩阵A2生成矩阵或,以此类推,
得到矩阵或,使所述
矩阵P等于所述矩阵A2 N。需要说明的是,所述矩阵P为一个非零的行列式矩阵,利用行列式矩
阵的对称且收敛的属性,所述矩阵P的逆矩阵也是对称且收敛的,对步骤S4中的等式两边同
时乘以矩阵P的逆矩阵,得到第一电容阵列11及第二电容阵列12中每一个电容的具体校准
值,即C1至C2 N的每一个具体的值。
S5:如图1及图2所示,基于每一个所述校准值对所述第一电容阵列11及所述第二电容阵列12中的电容进行校准,以校准之后的第一电容阵列11及第二电容阵列12为基准,设计ADC、DAC等数据转换器,进而提高数据转换器的精度。
具体地,作为示例,如图1及图2所示,以下阐述了所述矩阵P由所述种子矩阵A1的生成,并求解第一电容阵列11及第二电容阵列12中每一个电容的具体校准值的过程如下:
设定两个方程组:k1 = x1 + x2 和k2 = x1 - x2 ;
将k1、k2乘以种子矩阵A1每一列的系数,得到:k1*1 = x1 + x2,k2*1= x1 - x2 和k1*1 = x1 + x2,k2*(-1)= -x1 + x2,通过计算,得到x1与x2的解;
基于矩阵A2,生成新的方程组:k1 = x1 + x2+ x3 + x4,k2 = x1 - x2 + x3 - x4,k3 =x1 + x2- x3 -x4,k4 = x1 - x2- x3 +x4;
将k1、k2、k3及k4乘以矩阵A2每一列的系数,并得到相应的结果;例如对于矩阵A2的第二列:k1*1 = x1 + x2+ x3 + x4,k2 *(-1)= - x1 + x2 - x3 + x4,k3*1 = x1 + x2- x3 -x4,k4 *(-1)= -x1 + x2 + x3 - x4;通过相加得到4x2,类似地,通过对矩阵A2的其他列计算得到x1、x3及x4的解;
基于矩阵A3得到8个方程组,将8个方程组乘以矩阵A3的每一列的系数,并得到8个解,由于求解的过程与基于矩阵A2进行求解的过程类似,在此就不详细赘述;
以此类推,进一步得到矩阵,使所述矩阵P等于
所述矩阵A2 N,基于矩阵P得到2N个方程组,计算得到2N个解,其中,求解2N个方程组中每一个
解的过程只是根据矩阵P的每一列系数进行相应的加减操作得到,不会占用太多运算资源。
因此,基于种子矩阵A1最终生成矩阵P求解第一电容阵列11及第二电容阵列12中每一个电
容的具体校准值的过程,生成的矩阵P满足对称且收敛的属性,操作过程简化,运算量小,能
够有效地节约计算资源。
综上所述,本发明的一种电容失配校准方法及电路,包括:第一电容阵列、第二电容阵列及参考电容,其中:所述第一电容阵列、所述第二电容阵列及所述参考电容的上极板均连接在一起;基于工作状态切换所述第一电容阵列的下极板、所述第二电容阵列的下极板及所述参考电容的下极板的电压值,以此计算得到所述第一电容阵列与所述第二电容阵列相对于所述参考电容的偏差。本发明通过计算第一电容阵列与第二电容阵列相对于参考电容的偏差,对第一电容阵列及第二电容阵列中的电容进行校准,以校准之后的第一电容阵列及第二电容阵列为基准,设计ADC、DAC等数据转换器,从而提高数据转换器的精度。本发明通过种子矩阵最终得到一个非零的行列式矩阵,利用行列式矩阵的对称且收敛的属性,求解计算第一电容阵列及第二电容阵列中每一个电容的具体校准值,操作过程简化,运算量小,有效地节约计算资源。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (5)
1.一种电容失配校准方法,通过一种电容失配校准电路实现,所述电容失配校准电路包括:第一电容阵列、第二电容阵列及参考电容,其中:所述第一电容阵列、所述第二电容阵列及所述参考电容的上极板均连接在一起;基于工作状态切换所述第一电容阵列的下极板、所述第二电容阵列的下极板及所述参考电容的下极板的电压值,以此计算得到所述第一电容阵列与所述第二电容阵列相对于所述参考电容的偏差,其中,所述第一电容阵列与所述第二电容阵列都包括2N-1个电容,其中,N为大于等于1的自然数;所述参考电容的精度值为0.1%,其特征在于,所述电容失配校准方法至少包括:
1)将所述第一电容阵列的下极板设定为第一预设电压,将所述第二电容阵列的下极板设定为第二预设电压,给所述参考电容的下极板充电,使所述第一电容阵列、所述第二电容阵列及所述参考电容的上极板的电压值为标准电压;
2)将所述第一电容阵列的下极板切换至所述第二预设电压,将所述第二电容阵列的下极板切换至所述第一预设电压,则所述第一电容阵列、所述第二电容阵列及所述参考电容的上极板浮动,通过调整所述参考电容的充电电压,使所述第一电容阵列、所述第二电容阵列及所述参考电容的上极板的电压值为所述标准电压,并读取此刻的所述充电电压,其中,所述充电电压的电压取值范围为(0,第一预设电压];
3)计算所述第一电容阵列与所述第二电容阵列相对于所述参考电容的偏差值DMEAS,使
所述偏差值DMEAS满足关系式,其中,CA为所述
第一电容阵列的容值,CB为所述第二电容阵列的容值,CREF为所述参考电容的容值,V标准为所
述标准电压,V充电为读取的所述充电电压,V1为所述第一预设电压,V2为所述第二预设电压,
MEAS为正整数,MEAS的取值范围为[1,2N-1],N为大于等于1的自然数;
5)基于每一个所述校准值对所述第一电容阵列及所述第二电容阵列中的电容进行校准。
2.根据权利要求1所述的电容失配校准方法,其特征在于:所述标准电压为所述第一预设电压的一半。
3.根据权利要求2所述的电容失配校准方法,其特征在于:所述第一预设电压为参考电压,所述第二预设电压为参考地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210447242.XA CN114553229B (zh) | 2022-04-27 | 2022-04-27 | 一种电容失配校准方法及电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210447242.XA CN114553229B (zh) | 2022-04-27 | 2022-04-27 | 一种电容失配校准方法及电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114553229A CN114553229A (zh) | 2022-05-27 |
CN114553229B true CN114553229B (zh) | 2022-09-09 |
Family
ID=81666925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210447242.XA Active CN114553229B (zh) | 2022-04-27 | 2022-04-27 | 一种电容失配校准方法及电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114553229B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112636757A (zh) * | 2020-12-25 | 2021-04-09 | 上海东软载波微电子有限公司 | 逐次逼近型模数转换器及其失调补偿方法 |
CN113794475A (zh) * | 2021-11-16 | 2021-12-14 | 杭州深谙微电子科技有限公司 | 电容阵列型逐次逼近模数转换器的校准方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8212599B2 (en) * | 2009-12-30 | 2012-07-03 | Sandisk Technologies Inc. | Temperature-stable oscillator circuit having frequency-to-current feedback |
CN103066952B (zh) * | 2012-12-28 | 2015-07-15 | 杭州士兰微电子股份有限公司 | 内置振荡电路 |
CN109039338B (zh) * | 2018-07-06 | 2022-03-15 | 江南大学 | 差分电容阵列及其开关切换方法 |
CN112803946B (zh) * | 2021-01-07 | 2022-08-30 | 浙江大学 | 应用于高精度逐次逼近型adc的电容失配和失调电压校正方法 |
CN113839673B (zh) * | 2021-09-14 | 2023-08-01 | 无锡英迪芯微电子科技股份有限公司 | 一种新型数字域自校准逐次逼近模数转换器 |
-
2022
- 2022-04-27 CN CN202210447242.XA patent/CN114553229B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112636757A (zh) * | 2020-12-25 | 2021-04-09 | 上海东软载波微电子有限公司 | 逐次逼近型模数转换器及其失调补偿方法 |
CN113794475A (zh) * | 2021-11-16 | 2021-12-14 | 杭州深谙微电子科技有限公司 | 电容阵列型逐次逼近模数转换器的校准方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114553229A (zh) | 2022-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Stepanovic et al. | A 2.8 GS/s 44.6 mW time-interleaved ADC achieving 50.9 dB SNDR and 3 dB effective resolution bandwidth of 1.5 GHz in 65 nm CMOS | |
CN102437850B (zh) | 高精度数据转换的电荷补偿校准 | |
CN109347477B (zh) | 一种逐次逼近型模数转换器权重校准方法 | |
US8981973B2 (en) | Successive-approximation-register (SAR) analog-to-digital converter (ADC) attenuation capacitor calibration method and apparatus | |
TWI501562B (zh) | 估測逐次漸近類比數位轉換器中電容權重誤差之方法與其應用於校正該逐次漸進類比數位轉換器 | |
CN109361392B (zh) | 逐次逼近型模数转换器及其权重校准方法 | |
JP2011205230A (ja) | A/d変換器 | |
CN108365847B (zh) | 针对电荷型sar-adc寄生电容的校准方法 | |
US11146282B1 (en) | Calibration of residual errors using least-mean-squares (LMS) and stochastic-gradient methods for an analog-to-digital converter (ADC) with a pre-calibrated lookup table | |
US10892099B2 (en) | Fringe capacitor for high resolution ADC | |
CN110649924B (zh) | 一种逐次逼近型模数转换器的数字自校准装置及方法 | |
US20230198535A1 (en) | Calibration method of capacitor array type successive approximation register analog-to-digital converter | |
CN112039528B (zh) | 一种逐次逼近模数转换器中的电容阵列逻辑控制方法 | |
Higashino et al. | Digital-to-Analog Converter Layout Technique and Unit Cell Sorting Algorithm for Linearity Improvement Based on Magic Square | |
CN113938135B (zh) | 逐次逼近型模数转换器及校准方法 | |
CN114553229B (zh) | 一种电容失配校准方法及电路 | |
TW201902133A (zh) | 積體電路電容布局 | |
CN116073829A (zh) | 一种逐次逼近型adc的lms前台校准方法和系统 | |
JP5623618B2 (ja) | A/d変換器 | |
CN106953638B (zh) | 一种比较器输入寄生电容的校正电路 | |
Guan et al. | A low-cost digital-domain foreground calibration for high resolution SAR ADCs | |
CN114553226A (zh) | 模数转换器的校准方法和校准系统 | |
Karmokar et al. | Minimum unit capacitance calculation for binary-weighted capacitor arrays | |
CN106130550B (zh) | 一种10位元高精度dac电流源阵列及其布局方法 | |
Alvarez-Fontecilla et al. | A non-linearity compensation technique for charge-redistribution sar adcs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |