TWI501562B - 估測逐次漸近類比數位轉換器中電容權重誤差之方法與其應用於校正該逐次漸進類比數位轉換器 - Google Patents

估測逐次漸近類比數位轉換器中電容權重誤差之方法與其應用於校正該逐次漸進類比數位轉換器 Download PDF

Info

Publication number
TWI501562B
TWI501562B TW101136974A TW101136974A TWI501562B TW I501562 B TWI501562 B TW I501562B TW 101136974 A TW101136974 A TW 101136974A TW 101136974 A TW101136974 A TW 101136974A TW I501562 B TWI501562 B TW I501562B
Authority
TW
Taiwan
Prior art keywords
capacitor
capacitors
capacitance
voltage
array
Prior art date
Application number
TW101136974A
Other languages
English (en)
Other versions
TW201415807A (zh
Inventor
Hao Chiao Hong
Tsung Yin Hsieh
Original Assignee
Univ Nat Chiao Tung
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Chiao Tung filed Critical Univ Nat Chiao Tung
Priority to TW101136974A priority Critical patent/TWI501562B/zh
Publication of TW201415807A publication Critical patent/TW201415807A/zh
Application granted granted Critical
Publication of TWI501562B publication Critical patent/TWI501562B/zh

Links

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1071Measuring or testing
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1033Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors

Description

估測逐次漸近類比數位轉換器中電容權重誤差之方法與其應用於校正該逐次漸進類比數位轉換器

本發明係關於一種電容權重誤差值估測,特別是一種全數位式電容權重誤差值估測方法用以估測逐次漸近類比數位轉換器中數位類比轉換器內電容權重誤差,與其校正逐次漸進類比數位轉換器的應用。

類比數位轉換器被廣泛的被使用於通訊器材、測量儀器與其他各式各樣的電子裝置中。常見之類比數位轉換器架構可區分為快閃型(flash)類比數位轉換器、管線化(pipelined)類比數位轉換器與逐次漸近(Successive Approximation)類比數位轉換器等。其中因為逐次漸近類比數位轉換器具有低耗能的優點,因此廣泛的被使用於各種應用中。

切換電容式逐次漸近類比數位轉換器的精準度,主要會受電容權重的誤差的影響。電容權重的誤差越小,逐次漸近類比數位轉換器的精準度也會越高。然而,在積體電路在製程的過程中,電容權重會因為製程偏移而產生不可避免的誤差。因此,對於積體電路設計來說,如何校正因製程偏移造成的電容權重誤差,而使逐次漸近類比數位轉換器的精準度提高,便是一個重要的關鍵。

習知技術通常是在使用精密儀器量測實際的電容值後,然後利用離子光束集中(focused ion beam、FIB)的方式接上並聯電容以增加電容值,或是利用雷射切除(laser trimming)的方式切除並聯電 容以減少電容值,直到最後的電容值與預期值相同時,即表示此電容已經校正完成。但不論是雷射切除或是離子光束集中,都需要額外的人力與設備資源對已晶片化的積體電路做量測校正的工作,且會花費額外的費用與大量的時間,增加製造的成本。

習知技術的另一種方法是利用電阻式的數位類比轉換器產生一類比校正電壓,在待校電容的一端加上此類比校正電壓後,藉由改變該數位類比轉換器的數位輸入碼,使待校電容的另一端輸出電壓與理想電容在未加此校正電壓的情形下的輸出電壓相近。之後,儲存此校正電壓對應的數位輸入碼,並且當需要使用該待校電容時,再將此數位輸入碼轉換成對應的類比校正電壓後,補償予此電容。

然而,因為實際電路上的應用只能產生正的電壓,因此上述的電阻式校正方法只適用於實際電容值小於理想電容值的狀況,也就是說上述的方法只能做單方向電容權重誤差的校正。此外,上述之方法需要一個額外的電阻式的數位類比轉換器,不僅需要額外的硬體來實現,並且此電阻式數位類比器產生的誤差同樣也會影響校正後的精準度。

鑑於習知技術會增加製造成本與只能進行單方向的誤差校正,本發明係提出一種估測逐次漸近類比數位轉換器中數位類比轉換器內電容權重誤差之方法與其應用於校正該逐次漸進類比數位轉換器,本發明可準確估計待測電容的真實權重(weights)進而計 算出每一待測電容的權重誤差,以解決上述之問題。

估測逐次漸近類比數位轉換器中數位類比轉換器內電容權重誤差之方法如下,此逐次漸進類比數位轉換器包括比較器、電容組與開關組,且電容組包括主電容陣列與子電容陣列,主電容陣列包括多個第一電容與一輔助電容,子電容陣列包含一個由多個已知權重之第二電容所構成之低權重電容陣列。前述方法包括下列步驟。(A)以第一參考電壓對於主電容陣列中之至少一電容進行預先充電。(B)以被充電的至少一電容,重新分配電荷至主電容陣列以及子電容陣列的所有第一電容、第二電容與輔助電容。

(C)以比較器之輸出端的輸出作為位元循環訊號以控制子電容陣列的第二電容,逐次使主電容陣列之第一電容的第一端的電壓逼近於第一參考電壓,以取得電容權重值的數位估測值,最後,依據所得之電容權重值的數位估測值以及該等電容之已知權重,計算出對應之該等第一電容或該輔助電容的電容權重誤差估計值。(D)判斷是否計算出主電容陣列中之所有第一電容與該輔助電容的電容權重誤差估計值。若判斷未計算出主電容陣列中之所有第一電容與輔助電容的電容權重誤差估計值,則回到步驟(A),並重複執行步驟(A)、(B)、(C),直到計算出主電容陣列中之所有第一電容與該輔助電容的電容權重誤差估計值為止。

以下為一實施例。該逐次漸近類比數位轉換器包括比較器、電容組、開關組與控制器。比較器具有第一輸入端、第二輸入端與輸出端,比較器的第一輸入端用以接收第一參考電壓。

電容組包括主電容陣列與子電容陣列。主電容陣列具有多個第一電容以及一個輔助電容,令該等第一電容中最小的電容的權重為一,則輔助電容名義上權重小於一,每一第一電容以及輔助電容具有第一端與第二端。子電容陣列具有多個第二電容,這些第二電容之間的權重成2的冪次方關係,每一第二電容具有第一端與第二端。

主電容陣列中的每一第一電容的第一端電性連接至比較器的第二輸入端。輔助電容的第一端電性連接至比較器的第二輸入端。子電容陣列中的每一第二電容的第一端電性連接至比較器的第二輸入端。主電容陣列中的每一第一電容的第二端、輔助電容的第二端與子電容陣列中的每一第二電容的第二端電性連接至開關組。

子電容陣列之第二電容更包括一衰減電容,則其他所有第二電容可經由串接此衰減電容連接至比較器的第二輸入端,其中此衰減電容名義上權重為一且具有第一端與第二端,每一第二電容的第一端連接至衰減電容的第二端且衰減電容的第一端連接至比較器的第二輸入端。

開關組具有多個開關,這些開關以一對一方式與主電容陣列中的每一第一電容的第二端、輔助電容的第二端及子電容陣列中的每一第二電容的第二端連接。每一開關分別控制每一第一電容、輔助電容與每一第二電容的第二端連接至第一參考電壓或是第二參考電壓。控制器用以控制開關組,並執行以下步驟: (A)以參考電壓對於主電容陣列中之至少一電容進行預先充電。(B)以被充電的至少一電容,重新分配電荷至主電容陣列以及子電容陣列中之所有第一電容、第二電容與輔助電容。(C)以比較器之輸出端的輸出作為位元循環訊號以控制子電容陣列的該等第二電容,逐次使主電容陣列之所有第一電容與輔助電容的第一端的電壓逼近於參考電壓,以取得一電容權重值的數位估測值,並依據所得之該電容權重值的數位估測值,計算出對應之第一電容或輔助電容之一的電容權重誤差估計值。(D)重複施行步驟(A)、(B)、(C),直到控制器計算出主電容陣列中之所有第一電容與輔助電容的電容權重誤差估計值為止。

綜合以上所述,本發明所揭露之估測逐次漸近類比數位轉換器中數位類比轉換器內電容權重誤差之方法與應用於校正逐次漸進類比數位轉換器,可估測電容的權重值與權重誤差值。此外,所得之電容的權重誤差值可直接以數位方式儲存,再以數位方式來校正該逐次漸近類比數位轉換器的輸出,不需再經由額外的數位類比轉換器進行轉換,以減少數位類比轉換時所發生的誤差。因此,本發明的逐次漸近類比數位轉換器可以較習知技術簡單的硬體架構而得到高精準度的類比數位轉換結果。

以下在實施方式中係進一步詳細說明本發明之詳細特徵以及優點,其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施,且根據本說明書所揭露之內容、申請專利範圍及圖 式,任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。並且,以下所列舉的實施例中,將以相同的標號代表相同或相似的元件。

請參照『第1圖』,係為估測逐次漸近類比數位轉換器中數位類比轉換器內電容權重誤差之方法的流程圖。本實施例之逐次漸進類比數位轉換器包括比較器、電容組與開關組,其中電容組包括主電容陣列與子電容陣列,主電容陣列包括多個第一電容與一輔助電容,子電容陣列含一個由多個已知權重之第二電容所構成之低權重電容陣列。在步驟S110中,以參考電壓對於主電容陣列中之多個第一電容與一輔助電容的其中至少一電容進行預先充電。在步驟S120中,以被充電的至少一電容,重新分配電荷至主電容陣列與子電容陣列的所有第一電容、第二電容與輔助電容。

在步驟S130中,以比較器之輸出端的輸出作為位元循環訊號以控制子電容陣列的第二電容,逐次使主電容陣列之第一電容的第一端的電壓逼近於參考電壓,以取得電容權重值的數位估測值,並依據所得之電容權重值的數位估測值,計算出對應之第一電容與輔助電容之一的電容權重誤差估計值。在步驟S140中,判斷是否計算出主電容陣列中之所有第一電容與輔助電容的電容權重誤差估計值。若判斷未計算出主電容陣列中之所有第一電容與輔助電容的電容權重誤差估計值,則回到步驟S110,並重複執行步驟S110、S120、S130,直到計算出主電容陣列中之所有第一電容與輔助電容的電容權重誤差估計值。

上述已簡略說明了如何估測逐次漸近類比數位轉換器中數位類比轉換器內電容權重誤差,以下將搭配逐次漸近類比數位轉換器的電路架構做進一步的說明。

為了使實施方式能更為明確,特別先定義以下之表示方式,如『第2A圖』所示。c6 、c5 、c4 、...、c0 為電容C6 、C5 、C4 、...、C0 實際上的電容值,c12 、c11 、c10 、...、c7 為電容C12 、C11 、C10 、...、C7 實際上的電容值,cD 為輔助電容CD 的電容值,ccal 為衰減電容Ccal 的電容值。其中,電容C6 、C5 、C4 、...、C0 、Ccal 的電容權重值的比值為26 :25 :24 :23 :22 :21 :1:1。

電容C12 、C11 、C10 、...、C7 與輔助電容CD 的電容權重值的比值理論上為25 :24 :23 :22 :21 :1:<1。也就是說,主電容陣列22包括多個電容(即電容C12 、C11 、C10 、...、C7 )以及一個輔助電容CD ,除輔助電容CD 外之各電容間名義上(nominal)權重成2的冪次方關係,其中前述權重之最小者的電容C7 名義上的權重大於輔助電容CD 名義上的權重。然而,因為電容在製程上會產生誤差,因此上述電容權重值的比值在實際上並不是精確的等比例。

電容C12 、C11 、C10 、...、C7 與輔助電容CD 在加上誤差後的 電容值表示如下: 。其中,。也就是說, 此處定義為各電容名義上等比例 的電容值。△c 12 、△c 11 、△c 10 、△c 9 、△c 8 、△c 7 、△c D 分別代表電容 C12 、C11 、C10 、...、C7 與輔助電容CD 的實際誤差值。

請參照『第2A圖』至『第2C圖』,『第2A圖』至『第2C圖』係為輔助電容CD 之電容權重值的數位估測方式示意圖。

逐次漸近類比數位轉換器10包括電容組20、開關組30、比較器40與控制器50。比較器40具有第一輸入端、第二輸入端與輸出端,比較器40的第一輸入端(例如正輸入端)連接至參考電壓VREF

電容組20包括主電容陣列22與子電容陣列24。主電容陣列22包括電容C12 、C11 、C10 、...、C7 與輔助電容CD ,且電容C12 、C11 、C10 、...、C7 與輔助電容CD 各具有第一端與第二端。子電容陣列24包括衰減電容Ccal 與電容C6 、C5 、...、C0 。衰減電容Ccal 以及電容C6 、C5 、...、C0 各具有第一端與第二端。

電容C12 、C11 、C10 、...、C7 與輔助電容CD 的第一端(例如圖中繪示的端點22a)連接至比較器40的第二輸入端(例如負輸入端)。衰減電容Ccal 的第一端(例如圖中繪示的端點24a)連接至比較器40的第二輸入端與主電容陣列22之電容C12 、C11 、C10 、...、C7 的第一端(圖中繪示的端點22a)。衰減電容Ccal 的第二端(例如圖中繪示的端點24b)連接至電容C6 、C5 、...、C0 的第一端。

開關組30具有多個開關d12、d11、d10、...、d7、d6、d5、...、d0、dD、dA。開關d12、d11、d10、...、d7、d6、d5、...、d0、dD分別以一對一的方式連接至電容C12 、C11 、C10 、...、C7 、C6 、C5 、...、C0 與輔助電容CD 。也就是說,每一個開關僅連接至一個 電容。每個開關具有一輸入端以及第一輸出端與第二輸出端。開關d12、d11、d10、...、d7、dD的輸入端分別連接至電容C12 、C11 、C10 、...、C7 與輔助電容CD 的第二端(例如圖中繪示的端點22b)。開關d6、d5、...、d0的輸入端分別連接至電容C6 、C5 、...、C0 的第二端(例如圖中繪示的端點24c)。

開關d12、d11、d10、...、d7、d6、d5、...、d0、dD的第一輸出端連接至參考電壓VREF ,開關d12、d11、d10、...、d7、d6、d5、...、d0、dD的第二輸出端連接至參考電壓VSS (例如為接地電壓或是一般工作電壓)。控制器50所輸出的控制訊號控制上述開關,使上述開關的輸入端選擇性連接第一輸出端或是第二輸出端。

舉例而言,當控制訊號為”0”時,開關的輸入端連接至開關的第二輸出端(參考電壓VSS ),而當控制訊號為”1”時,開關的輸入端連接至開關的第一輸出端(參考電壓VREF )。然而,上述之實施例僅為一種控制方式,本發明並不以此為限。開關dA亦具有輸入端、第一輸出端與第二輸出端。開關dA的輸入端連接至主電容陣列22之電容C12 、C11 、C10 、...、C7 與輔助電容CD 的第一端(圖中繪示的端點22a)與子電容陣列24中之衰減電容Ccal 的第一端(圖中繪示的端點24a),開關dA的第一輸出端連接至參考電壓VREF ,開關dA的第二輸出端則是浮接(floating)。

控制器50耦接比較器40的輸出端,且控制器50可送出控制訊號,以控制開關組30中各個開關的動作。控制器50所執行的控制步驟詳述如下。

在『第2A圖』中,控制器50傳送{1000000}至開關dD、d7、d8、...、d11、d12,傳送{0000000}至開關d0、d1、...、d5、d6,並且傳送{1}至開關dA。

此時,因為開關dA的輸入端會連接第一輸出端(參考電壓VREF ),因此主電容陣列22之電容C12 、C11 、C10 、...、C7 與輔助電容CD 的第一端(圖中繪示的端點22a)及子電容陣列24中之衰減電容Ccal 的第一端(圖中繪示的端點24a)會連接至參考電壓VREF

開關dD的輸入端會連接第一輸出端(參考電壓VREF ),因此輔助電容CD 的兩端都會連接至參考電壓VREF 。其他的電容C12 、C11 、C10 、...、C7 、C6 、...、C0 所對應的開關d12、d11、d10、...、d7、d6、...、d0則是連接至參考電壓VSS

在此實施例中,待測電容係為輔助電容CD 。也就是說,在此步驟中,係以參考電壓VREF 對於待測電容CD 以外的所有電容包含C12 、C11 、C10 、...、C7 及子電容陣列24中的所有電容C6 、C5 、...、C0 與衰減電容Ccal 充電。

接著,請參照『第2B圖』。在『第2B圖』中,控制器50傳送{0000000}至開關dD、d7、d8、...、d11、d12,傳送{0000000}至開關d0、d1、...、d5、d6,並且傳送{0}至開關dA。

因為開關dA的輸入端會連接至第二輸出端(浮接),因此主電容陣列22之電容C12 、C11 、C10 、...、C7 與輔助電容CD 的第一端(圖中繪示的端點22a)與參考電壓VREF 之間為開路。此時,前一步驟所得之充電電荷會重新分配至主電容陣列22、子電容陣列24 與輔助電容CD

接著,請參照『第2C圖』。在『第2C圖』中,控制器50傳送{0000000}至開關dD、d7、d8、...、d11、d12,並且依序傳送多組的位元循環碼至開關d0、d1、...、d5、d6,並且傳送{0}至開關dA。

此時,控制器50會根據比較器40之輸出端的輸出D,以二元搜尋法決定位元循環碼來控制誤差,以使主電容陣列22之電容C12 、C11 、C10 、...、C7 與輔助電容CD 的第一端(圖中繪示的端點22a)上的輸出電壓VDAC 能逐次地逼近參考電壓VREF

舉例而言,控制器50會先傳送{0000001}至開關d0、d1、...、d5、d6。若是參考電壓VREF 大於輸出電壓VDAC ,則將開關d6所對應的位元循環訊號設定為”1”。若是參考電壓VREF 小於輸出電壓VDAC ,則將開關d6所對應的位元循環訊號設定為”0”。在此實施例中,假設開關d6所對應的位元循環訊號被設定為”0”。接著,控制器50會傳送{0000010}至開關d0、d1、...、d5、d6。同樣地,若是參考電壓VREF 大於輸出電壓VDAC ,則將開關d5所對應的位元循環訊號設定為”1”。若是參考電壓VREF 小於輸出電壓VDAC ,則將開關d5所對應的位元循環訊號設定為”0”。如此逐次設定位元循環訊號中的每一個位元,即可得到對應電容之電容權重值的數位估測值。

上述步驟的原理係說明如下。

在預先充電的步驟中(『第2A圖』),主電容陣列22之電容 C12 、C11 、C10 、...、C7 與輔助電容CD 的第一端(圖中繪示的端點22a的電荷數為Q T =(c Mtotal -c Mprc V REF +c cal ×(V REF -V S )。其中,V S 為此時子電容陣列24內之電容C6 、C5 、...、C0 的第一端(圖中繪示的端點24b)上的電壓,c Mtotal =c 12 +c 11 +c 10 +...+c 7 +c D ,且c Mprc 代表預先充電的步驟中連接至參考電壓VREF 的電容(對應開關的控制訊號為”1”)的電容值總合。

例如在『第2A圖』中,c Mprc 係為c D 。而子電容陣列24之電容C6 、C5 、...、C0 的第二端(圖中繪示的端點24b)上的電荷數為Q cal =c cal ×(V S -V REF )+c Stotal ×V S c Stotal 係為子電容陣列之電容C6 、C5 、...、C0 的電容值總合,也就是說c Stotal =c 0 +c 1 +...+c 6

輔助電容CD 的之電容權重值的數位估測的第二步驟為電荷重新分佈如『第2B圖』所示,經過電荷重新分佈後,主電容陣列22之電容C12 、C11 、C10 、...、C7 與輔助電容CD 的第一端(圖中繪示的端點22a)的電荷數為:Q T =(c MTotal -c Mset V dac +c Mset ×(V dac -V REF )+c cal ×(V dac -V cal )。其中,V cal 為此時子電容陣列24之電容C6 、C5 、...、C0 的第一端(圖中繪示的端點24b)上的電壓,且c Mset 代表在此電荷重新分佈步驟內之主電容陣列22連接至參考電壓VREF 的電容(對應開關的控制訊號為”1”)的電容值總合。在『第2B圖』中,c Mset 係為0。

而在『第2C圖』中,經過逐次逼近後,主電容陣列22之電容C12 、C11 、C10 、...、C7 與輔助電容CD 的第一端(圖中繪示的端點22a)的電荷數保持不變。而子電容陣列24之電容C6 、C5 、...、 C0 的第一端(圖中繪示的端點24b)上的電荷數為Q cal =c cal ×(V cal -V dac )+(c Stotal -c cyc V cal +c cyc ×(V cal -V REF )。c cyc 代表子電容陣列24中連接至參考電壓VREF 的電容(對應開關的控制訊號為”1”)的電容值總合。根據電荷不滅定律,可以得到以下兩個方程式:Q T =(c Mtotal -c Mprc V REF +c cal ×(V REF -V S )=(c MTotal -c Mset V dac +c Mset ×(V dac -V REF )+c cal ×(V dac -V cal ) (1)Q cal =c cal ×(V S -V REF )+c Stotal ×V S =c cal ×(V cal -V dac )+(c Stotal -c cyc V cal +c cyc ×(V cal -V REF ) (2)將上述兩式整理後可以得到:(c Mtotal -c Mprc V REF +c Stotal ×V S =(c MTotal -c Mset V dac +c Mset ×(V dac -V REF )+c Stotal ×V cal -c cyc ×V REF (3)再進一步化簡後,並且將假設V REF =V dac 則可以得到:(c Mset -c Mprc V REF +c cyc ×V REF =c Stotal ×(V cal -V s ) (4)另一方面,將第(1)式化簡後可得:V S -V cal =(c Mset -c Mprc V REF /c cal (5)並且將第(5)式代入第(4)式,則可以得到

其中,定義為子電容陣列的權重,dc x 為對應各第一電容C12 、C11 、C10 、...、C7 與輔助電容CD 之電容權重值的數位估測值,此例中每一dc x 之值都介於0至127之間。

將『第2A圖』至『第2C圖』的條件(c Mprc =c D c Mset =0、c Stotal =127c 0c cyc =c 1 +c 3 +c 5 )帶入第(6)式,即可以得到:

此處定義dc D 為輔助電容CD 之電容權重值的數位估測值,dc D 即為位元循環(bit-cycling)最終所得之數位碼,據此,由第(7)式即可估計出輔助電容CD 之電容權重值的數位估測值。

若是要計算實際電容值c D 與理論電容值之間的誤差△c D , 可將第(7)式代入誤差表示式可得:

特別要注意的是,以上所述僅為示意性的實施例,電容的數目與二元搜尋法所用的位元循環訊號皆僅為示意用,並不為本發明之限制。

在得到輔助電容CD 之電容權重值的數位估測值之後,可再接著針對電容C7 進行電容權重值的數位估測。

請參照『第3A圖』至『第3C圖』,『第3A圖』至『第3C圖』係為電容C7 之電容權重值的數位估測方式示意圖。

在『第3A圖』中,控制器50傳送{0100000}至開關dD、d7、 d8、...、d11、d12,傳送{0000000}至開關d0、d1、...、d5、d6,並且傳送{1}至開關dA。此時,因為開關dA的輸入端會連接第一輸出端(參考電壓VREF ),因此主電容陣列22之電容C12 、C11 、C10 、...、C7 與輔助電容CD 的第一端(圖中繪示的端點22a)與子電容陣列24中之衰減電容Ccal 的第一端(圖中繪示的端點24a)會連接至參考電壓VREF

開關d7的輸入端會連接第一輸出端(參考電壓VREF ),因此電容C7 的兩端都會連接至參考電壓VREF 。其他的電容C12 、C11 、C10 、C9 、C8 、C6 、...、C0 與輔助電容CD 所對應的開關d12、d11、d10、...、d6、...、d0、dD則是連接至參考電壓VSS 。也就是說,c Mprc 係為c 7

在此實施例中,待測電容係為電容C7 。也就是說,在此步驟中,係以參考電壓VREF 只對待測電容C7 充電。此時,c Mprc 係為c 7

接著,請參照『第3B圖』。在『第3B圖』中,控制器50傳送{1000000}至開關dD、d7、d8、...、d11、d12,傳送{0000000}至開關d0、d1、...、d5、d6,並且傳送{0}至開關dA。此時,c Mset 係為c D

因為開關dA的輸入端會連接至第二輸出端(浮接),因此主電容陣列22之電容C12 、C11 、C10 、...、C7 與輔助電容CD 的第一端(圖中繪示的端點22a)與參考電壓VREF 之間為開路。此時,前一步驟所得之充電電荷會重新分配至主電容陣列22、子電容陣列24與輔助電容CD 。。

接著,請參照『第3C圖』。在『第5C圖』中,控制器50傳 送{10000000}至開關dD、d7、d8、...、d11、d12,依序傳送多組的位元循環碼至開關d0、d1、...、d5、d6,並且傳送{0}至開關dA。

此時,控制器50會根據比較器40之輸出端的輸出D,以二元搜尋法決定位元循環碼來控制誤差,以使主電容陣列22之電容C12 、C11 、C10 、...、C7 與輔助電容CD 的第一端(圖中繪示的端點22a)上的輸出電壓VDAC 逐次地逼近參考電壓VREF

令此步驟最終所得的位元循環碼為dc 7 ,將c Mprc c Mset 代入第(6)式可得:

藉由上述步驟,即可以得到電容C7 之電容權重值的數位估測值為:c 7 =(dc 7 +dc D Wsub ×c 0 (10)

若是要計算實際電容值c 7 與理論電容值之間的誤差△c 7 ,可 利用(10)式而得:

在對於電容C7 進行完電容權重值的數位估測後,可在以相同方式針對電容C8 、電容C9 、電容C10 、電容C11 、電容C12 進行電容權重值的數位估測。

更詳細地說,對電容C8 進行完電容權重值的數位估測時,係 在預先充電步驟中,控制器50傳送{0010000}至開關dD、d7、d8、...、d10、d11、d12,傳送{0000000}至開關d0、d1、...、d5、d6,並且傳送{1}至開關dA。此時,c Mprc 係為c 8 。在電荷重新分配步驟中,控制器50傳送{1100000}至開關dD、d7、d8、...、d10、d11、d12,傳送{0000000}至開關d0、d1、...、d5、d6,並且傳送{0}至開關dA。此時,c Mset 係為c 7 +c D 。在逐次逼近步驟中,控制器50傳送{1100000}至開關dD、d7、d8、...、d11、d12,依序傳送多組的位元循環碼至開關d0、d1、...、d5、d6,並且傳送{0}至開關dA。

藉由上述步驟,即可以得到電容C8 之電容權重值的數位估測值的關係式:

其中,dc 8 為此步驟之最終位元循環碼。

若是要計算實際電容值c 8 ,可將第(12)式代入誤差表示式而得:

對電容C9 進行電容權重值的數位估測時,係在預先充電步驟中,控制器50傳送{0001000}至開關dD、d7、d8、d9、d10、d11、d12,傳送{0000000}至開關d0、d1、...、d5、d6,並且傳送{1}至開關dA。此時,c Mprc 係為c 9 。在電荷重新分配步驟中,控制器50傳送{1110000}至開關dD、d7、d8、d9、d10、d11、d12,傳送 {0000000}至開關d0、d1、...、d5、d6,並且傳送{0}至開關dA。此時,c Mset 係為c 8 +c 7 +c D 。在逐次逼近步驟中,控制器50傳送{1110000}至開關dD、d7、d8、d9、d10、d11、d12,依序傳送多組的位元循環碼至開關d0、d1、...、d5、d6,並且傳送{0}至開關dA。

藉由上述步驟,即可以得到電容C9 之電容權重值的數位估測值。令dc 9 為此步驟之最終位元循環碼,可得:c 9 =(dc 9 +dc 8 +dc 7 +dc D W sub ×c 0 (14)依照相同方法,即可得到c 10c 11c 12 分別為:c 10 =(dc 10 +dc 9 +dc 8 +dc 7 +dc D W sub ×c 0 c 11 =(dc 11 +dc 10 +dc 9 +dc 8 +dc 7 +dc D W sub ×c 0 c 12 =(dc 12 +dc 11 +dc 10 +dc 9 +dc 8 +dc 7 +dc D W sub ×c 0 (15)

在進行完所有第一電容之電容權重值的數位估測之後,即可計算出:

據此,即可得到誤差△c D 、△c 7 、△c 8 、...、△c 11 、△c 12 。計算 所得的誤差,可用於校正逐次漸近類比數位轉換器。逐次漸近類比數位轉換器可參照『第4圖』。

『第4圖』的電路架構與前述的誤差估測的電路架構相同。也就是說,類比數位轉換與誤差估計可共用完全相同的電路。在『第4圖』中,待轉換的類比訊號係輸入至比較器40的第一輸入端(正輸入端),比較器40的第二輸入端(負輸入端)則是連接至主電容陣列22之電容C12 、C11 、C10 、...、C7 及輔助電容CD 的第一端(圖中繪示的端點22a)與子電容陣列24之衰減電容Ccal 的第一端(圖中繪示的端點24a)。

控制器50可產生控制訊號控制連接至主電容陣列22之電容C12 、C11 、C10 、...、C7 與輔助電容CD 的開關,根據二元搜尋演算 法,依序產生以下的多個數位電壓 、...、等,其中d12 、d11 、d10 、...、 d7 為比較器依序相對應的一位元輸出,並且將此數位電壓與類比訊號而產生數位訊號,也就是類比數位轉換的結果。

因為主電容陣列22之電容C12 、C11 、C10 、...、C7 之電容權重值的誤差會使二元搜尋演算法所需要的數位電壓有所偏差,因此可利用計算出來的誤差△c 12 、△c 11 、...、△c 8 、△c 7 控制子電容陣列24的該等開關進行補償,以產生精準的類比電壓來提高類比數 位轉換的準確率。

本發明亦可以使用所得之數位權重資訊以數位方法對該逐次漸近類比數位轉換器的數位輸出進行校正。該逐次漸近類比數位轉換器的輸出與輸入關係可表示為:

其中q e 代表類比數位轉換所產生的量化誤差,CT 代表該比較器之第二輸入端之等效總電容值。由(16)式可獲得所有第一電容的權重誤差數位代表碼,因此由(17)式可知只需將因權重誤差所導致的誤差項以數位方法移除即可得到正確的數位輸出結果。

在本實施例中,電容C12 、C11 、C10 、...、C7 與輔助電容CD 的電容值的權重名義上為25 :24 :23 :22 :21 :1:<1,而電容C6 、C5 、...、C0 、Ccal 的電容值的權重為26 :25 :24 :23 :22 :21 :1:1。

本發明的逐次漸近類比數位轉換器不限於前述的實施態樣。請參照『第5圖』,係為另一逐次漸近類比數位轉換器的示意圖。本實施例之逐次漸近類比數位轉換器100基本上與前一實施例之逐次漸近類比數位轉換器10相似,主要差異在於逐次漸近類比數位轉換器100省略了衰減電容Ccal ,亦即圖中繪示的端點24a與24b直接連接。但是,逐次漸近類比數位轉換器100的運作方式仍可參照『第2A圖』~『第4圖』的實施方式,以進行電容權重的 誤差估測,故在此不再贅述。

在本實施例中,電容C6 、C5 、...、C0 的權重接續於電容C12 、C11 、C10 、...、C7 的權重的最小者,例如電容C6 、C5 、...、C0 的權重接續於電容C7 的權重。舉例來說,電容C12 、C11 、C10 、...、C7 與輔助電容CD 的電容值的名義上的權重為25 :24 :23 :22 :21 :1:<1,而電容C6 、C5 、...、C0 的電容值的權重為2-1 :2-2 :2-3 :2-4 :2-5 :2-6 :2-7

請參照『第6圖』,係為又一逐次漸近類比數位轉換器的示意圖。本實施例之逐次漸近類比數位轉換器200基本上與前一實施例之逐次漸近類比數位轉換器10、100相似,主要差異在於逐次漸近類比數位轉換器200更包括電容組21。此電容組21具有主電容陣列23與子電容陣列25,且主電容陣列23亦具有電容C12 、C11 、C10 、...、C7 與輔助電容CD ,子電容陣列25亦具有電容C6 、C5 、...、C0 。其中,電容組21的組成與電容組20的組成相同,其可照『第6圖』所示,故在此不再贅述。

並且,電容組20之電容C12 、C11 、C10 、...、C7 的第一端連接至比較器40的第二輸入端(負輸入端),電容組21之電容C12 、C11 、C10 、...、C7 的第一端連接至比較器40的第一輸入端(正輸入端),以使逐次漸近類比數位轉換器200為一全差動(fully-differential)設計,而比較器40之輸出端的輸出作為位元循環訊號的操作亦為全差動式。

進一步來說,電容組20之電容C12 、C11 、C10 、...、C7 及輔 助電容CD 與對應之電容組21之電容C12 、C11 、C10 、...、C7 及輔助電容CD 分別以一對一的方式組成一差動電容對。舉例來說,電容組20之電容C12 與電容組21之電容C12 組成差動電容對,電容組20之電容C11 與電容組21之電容C11 組成差動電容對,其餘則類推。

並且,電容組20之電容C6 、C5 、C4 、...、C0 與對應之電容組21之電容C6 、C5 、C4 、...、C0 分別以一對一的方式組成一差動電容對。舉例來說,電容組20之電容C6 與電容組21之電容C6 組成差動電容對,電容組20之電容C5 與電容組21之電容C5 組成差動電容對,其餘則類推。另外,本實施例之預充電將使比較器40之兩輸入端的電壓經位元循環後,會收斂至VREF/2。

如此一來,本實施例之逐次漸近類比數位轉換器200進行取得各電容所對應之電容權重值的數位估測值時,將以全差動式操作方式來估測電容組20與電容組21內對應之每一差動電容對的權重。另外,逐次漸近類比數位轉換器200亦可加上如『第2A圖』所示之衰減電容Ccal ,而逐次漸近類比數位轉換器200的運作方式仍可參照『第2A圖』~『第5圖』的實施方式,以進行電容權重的誤差估測,故在此不再贅述。

綜合以上所述,本發明所揭露之估測逐次漸近類比數位轉換器中數位類比轉換器內電容權重誤差之方法與其逐次漸進類比數位轉換器,可估測電容的電容權重值與誤差值,並且亦可在相同架構進行逐次漸近類比數位轉換與校正。此外,電容的誤差值亦 可直接以數位方式儲存後,再用來校正類比數位轉換結果,不需經由額外的數位類比轉換器進行轉換,以減少額外數位類比轉換所發生的誤差。因此,使用本發明的逐次漸近類比數位轉換器可以較習知技術簡單的硬體架構而得到高精準度的類比數位轉換結果。

雖然本發明以前述之實施例揭露如上,然其並非用以限定本發明。在不脫離本發明之精神和範圍內,所為之更動與潤飾,均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。

10、100、200‧‧‧逐次漸近類比數位轉換器

20、21‧‧‧電容組

22、23‧‧‧主電容陣列

22a、22b、24a、24b、24c‧‧‧端點

24、25‧‧‧子電容陣列

30‧‧‧開關組

40‧‧‧比較器

50‧‧‧控制器

C0 ~C12 ‧‧‧電容

CD ‧‧‧輔助電容

Ccal ‧‧‧衰減電容

d0、d1~d12、dD、dA‧‧‧開關

VREF 、VSS ‧‧‧參考電壓

VDAC ‧‧‧輸出電壓

D‧‧‧輸出端的輸出

『第1圖』係為估測逐次漸近類比數位轉換器中數位類比轉換器內電容權重誤差之方法的流程圖。

『第2A圖』至『第2C圖』係為輔助電容CD 的電容權重值的數位估測方式示意圖。

『第3A圖』至『第3C圖』係為電容C7 的電容權重值的數位估測方式示意圖。

『第4圖』係為逐次漸近類比數位轉換器校正運作示意圖。

『第5圖』係為另一逐次漸近類比數位轉換器的示意圖。

『第6圖』係為又一逐次漸近類比數位轉換器的示意圖。

10‧‧‧逐次漸近類比數位轉換器

20‧‧‧電容組

22‧‧‧主電容陣列

22a、22b、24a、24b、24c‧‧‧端點

24‧‧‧子電容陣列

30‧‧‧開關組

40‧‧‧比較器

50‧‧‧控制器

C0 ~C12 ‧‧‧電容

CD ‧‧‧輔助電容

Ccal ‧‧‧衰減電容

d0、d1~d12、dD、dA‧‧‧開關

VREF 、VSS ‧‧‧參考電壓

VDAC ‧‧‧輸出電壓

D‧‧‧輸出端的輸出

Claims (15)

  1. 一種估測逐次漸近類比數位轉換器中電容權重誤差之方法,該逐次漸進類比數位轉換器包括一比較器、一電容組與一開關組,且該電容組包括一主電容陣列與一子電容陣列,該主電容陣列包括多個第一電容與一輔助電容,該子電容陣列包含一個由多個第二電容所構成之低權重電容陣列,該方法包括:(A)以一第一參考電壓對於該主電容陣列中之至少一電容進行預先充電;(B)以被充電的該至少一電容,重新分配電荷至該主電容陣列的所有該些第一電容、該輔助電容以及該子電容陣列的所有該些第二電容;以及(C)以該比較器之一輸出端的輸出作為位元循環訊號以控制該子電容陣列的該些第二電容,逐次使該主電容陣列之該些第一電容與該輔助電容的一電壓逼近於該第一參考電壓,以取得一電容權重值的數位估測值,並依據所得之該電容權重值的數位估測值計算出對應之該些第一電容與該輔助電容之一的一電容權重誤差估計值;其中在步驟(C)中之該電容權重值的數位估測值dcx由以下方程式表示: 其中c Mprc 代表該步驟(A)中連接至該第一參考電壓之該主電容陣列 中的電容值總合,c Mprc 代表該步驟(B)中連接至該第一參考電壓之該主電容陣列中的電容值總合,ccal 代表一衰減電容的電容值,c Stotal 係為該子電容陣列中之該些第二電容的電容值總合,c cyc 代表該子電容陣列中經由該開關組連接至該第一參考電壓的該些第二電容的電容值總合,c 0 代表該子電容陣列中之最小電容值,W sub 代表該些子電容陣列的權重。
  2. 如請求項第1所述之估測逐次漸近類比數位轉換器中電容權重誤差之方法,更包括:(D)判斷是否計算出該主電容陣列中之所有該些第一電容與該輔助電容的該些電容權重誤差估計值;以及若判斷未計算出該主電容陣列中之所有該些第一電容與該輔助電容的該些電容權重誤差估計值,則回到步驟(A),並重複執行步驟(A)、(B)、(C),直到計算出該主電容陣列中之所有該些第一電容與該輔助電容的該些電容權重誤差估計值為止。
  3. 如請求項1所述之估測逐次漸近類比數位轉換器中電容權重誤差之方法,其中該主電容陣列中之該些第一電容與該輔助電容的第一端連接至該子電容陣列之該些第二電容的第一端,該些第一電容的第一端接至該比較器的輸入第一端,該比較器的第二輸入端連接至該第一參考電壓,該開關組耦合至所有該些第一電容與該些第二電容的第二端,以控制其連接到該第一參考電壓或一第二參考電壓,該些第二電容的權重接續於該些第一電容之權重的最 小者成2的冪次方關係。
  4. 如請求項1所述之估測逐次漸近類比數位轉換器中電容權重誤差之方法,其中該子電容陣列之該些第二電容更包含串接由該些第二電容所構成之低權重電容陣列的該衰減電容,該衰減電容的第一端連接至該主電容陣列之該些第一電容與該輔助電容的第一端,該衰減電容的第二端連接至該些第二電容的第一端,該些第一電容、該輔助電容與該衰減電容的第一端連接至該比較器的第一輸入端,該比較器的第二輸入端連接至該第一參考電壓,該開關組耦合至除該衰減電容之外所有該些第一電容、該些第二電容與該輔助電容的第二端,以控制其連接到該第一參考電壓或一第二參考電壓,其中該衰減電容的權重為一,該些第一電容及該輔助電容的電容值與該些第二電容的電容值相等,該些第二電容之間的權重成2的冪次方關係,該輔助電容之電容值小於該子電容陣列之等效電容值。
  5. 如請求項4所述之估測逐次漸近類比數位轉換器中電容權重誤差之方法,其中在步驟(A)中包括:連接該主電容陣列之該些第一電容及該輔助電容的第一端至該第一參考電壓,傳送一控制訊號至該開關組,使該些第一電容與該輔助電容其中之一作為一待測電容而經由該開關組連接至該第一參考電壓,並使該主電容陣列中的該待測電容以外的部分電容經由該開關組連接至該第二參考電壓。
  6. 如請求項5所述之估測逐次漸近類比數位轉換器中電容權重誤差 之方法,其中在步驟(B)中包括:將該主電容陣列之該些第一電容及該輔助電容的第一端與該第一參考電壓之間開路,使該待測電容經由該開關組連接至該第二參考電壓,並使該主電容陣列中的該待測電容以外的部分電容經由該開關組連接至該第一參考電壓。
  7. 如請求項1所述之估測逐次漸近類比數位轉換器中電容權重誤差之方法,其中該逐次漸進類比數位轉換器更包括與該電容組相同的另一電容組,該電容組與該另一電容組中的該些第一電容的第一端分別連接至該比較器的第一輸入端與第二輸入端,且以該比較器之一輸出端的輸出作為位元循環訊號的操作為一全差動式。
  8. 如請求項8所述之估測逐次漸近類比數位轉換器中電容權重誤差之方法,進行取得該些電容權重值的數位估測值時,以全差動式操作方式來估測該電容組與該另一電容組內之每一差動電容對的權重,其中該些差動電容對由該電容組與該另一電容組內之對應的該些第一電容與該輔助電容以及該些第二電容組一對一組成。
  9. 一種逐次漸近類比數位轉換器,包括:一比較器,該比較器具有一第一輸入端、一第二輸入端與一輸出端,該第一輸入端用以接收一第一參考電壓;一電容組,包括一主電容陣列與一子電容陣列,該主電容陣列具有多個第一電容與一輔助電容,令該些第一電容中最小的電容的權重為一,則該輔助電容的權重小於一,每一該些第一電容與該輔助電容分別具有一第一端與一第二端,該子電容陣列具有 多個第二電容,該些第二電容之間的權重成2的冪次方關係,每一該些第二電容具有一第一端與一第二端,每一該些第一電容的該第一端電性連接至該比較器的該第二輸入端,該輔助電容的該第一端電性連接該比較器的該第二輸入端,每一該些第二電容的該第一端電性連接至該比較器的該第二輸入端;一開關組,該開關組具有多個開關,該多個開關以一對一方式連接與該主電容陣列中的每一該些第一電容和該輔助電容的該第二端與每一該些第二電容的該第二端連接,每一該些開關分別控制每一該些第一電容、每一該些第二電容與該輔助電容的該第二端連接至該第一參考電壓或是一第二參考電壓;以及一控制器,用以控制該開關組,並執行以下步驟:(A)以該第一參考電壓對於該主電容陣列中之該些第一電容的其中至少一電容進行預先充電;(B)以被充電的該至少一電容,重新分配電荷至該主電容陣列以及該子電容陣列中之所有該些第一電容、該些第二電容與該輔助電容;以及(C)以該比較器之該輸出端的輸出作為位元循環訊號以控制該子電容陣列的該些第二電容,逐次使該主電容陣列之該些第一電容的該些第一端的一電壓逼近於該第一參考電壓,以取得一電容權重值的數位估測值,並依據所得之該電容權重值的數位估測值,計算出對應之該些第一電容與該輔助電容之一的一電容權重誤差估計值; 其中在該控制器所執行的該步驟(C)中包括之電容權重值的數位估測值dc x 由以下方程式表示: 其中c Mprc 代表該步驟(A)中連接至該第一參考電壓之該主電容陣列中的電容值總合,c Mprc 代表該步驟(B)中連接至該第一參考電壓之該主電容陣列中的電容值總合,ccal 代表一衰減電容的電容值,c Stotal 係為該子電容陣列中之該些第二電容的電容值總合,c cyc 代表該子電容陣列中經由該開關組連接至該第一參考電壓的該些第二電容的電容值總合,c 0 代表該子電容陣列中之最小電容值,W sub 代表該些子電容陣列的權重。
  10. 如請求項9所述之逐次漸進類比數位轉換器,其中該控制器更執行一步驟:(D)重複施行步驟(A)、(B)、(C),直到該控制器計算出該主電容陣列中之所有該些第一電容與該輔助電容的該些電容權重誤差估計值為止。
  11. 如請求項9所述之逐次漸近類比數位轉換器,其中該些第一電容的權重之間為2的冪次方關係。
  12. 如請求項9所述之逐次漸近類比數位轉換器,其中該些第二電容的權重接續於該些第一電容之權重的最小者。
  13. 如請求項9所述之逐次漸近類比數位轉換器,其中該子電容陣列更包括該衰減電容,則該些第二電容經由該衰減電容電性連接至該比較器的該第二輸入端,該衰減電容具有一第一端與一第二 端,該衰減電容的該第一端電性連接於該比較器的該第二輸入端,該衰減電容的該第二端電性連接於每一該些第二電容的該第一端,且該衰減電容的權重為一。
  14. 如請求項9所述之逐次漸近類比數位轉換器,其中在該控制器所執行的該步驟(A)中包括:連接該主電容陣列之該些第一電容的該些第一端與該輔助電容的該第一端至該第一參考電壓,傳送一控制訊號至該開關組,使該些第一電容與該輔助電容其中之一作為一待測電容而經由該開關連接至該第一參考電壓,並使該主電容陣列中的該待測電容以外的部分電容經由該開關連接至該第二參考電壓。
  15. 如請求項14所述之逐次漸近類比數位轉換器,其中在該控制器所執行的該步驟(B)中包括:將該主電容陣列之該些第一電容的該些第一端及該輔助電容的該第一端與該第一參考電壓之間開路,使該待測電容經由該開關連接至該第二參考電壓,並使該主電容陣列中的該待測電容以外的部分電容經由該開關組連接至該第一參考電壓。
TW101136974A 2012-10-05 2012-10-05 估測逐次漸近類比數位轉換器中電容權重誤差之方法與其應用於校正該逐次漸進類比數位轉換器 TWI501562B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101136974A TWI501562B (zh) 2012-10-05 2012-10-05 估測逐次漸近類比數位轉換器中電容權重誤差之方法與其應用於校正該逐次漸進類比數位轉換器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101136974A TWI501562B (zh) 2012-10-05 2012-10-05 估測逐次漸近類比數位轉換器中電容權重誤差之方法與其應用於校正該逐次漸進類比數位轉換器
US14/033,773 US8907826B2 (en) 2012-10-05 2013-09-23 Method for estimating capacitance weight errors and successive approximation analog to digital converter using the same

Publications (2)

Publication Number Publication Date
TW201415807A TW201415807A (zh) 2014-04-16
TWI501562B true TWI501562B (zh) 2015-09-21

Family

ID=50432270

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101136974A TWI501562B (zh) 2012-10-05 2012-10-05 估測逐次漸近類比數位轉換器中電容權重誤差之方法與其應用於校正該逐次漸進類比數位轉換器

Country Status (2)

Country Link
US (1) US8907826B2 (zh)
TW (1) TWI501562B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI456907B (zh) * 2012-12-14 2014-10-11 Univ Nat Chiao Tung 數位類比轉換電路及其權重誤差估測與校正方法
US9041569B2 (en) * 2013-06-28 2015-05-26 Silicon Laboratories Inc. Method and apparatus for calibration of successive approximation register analog-to-digital converters
US9300316B2 (en) * 2014-02-28 2016-03-29 Qualcomm Incorporated Voltage doubling circuit for an analog to digital converter (ADC)
US9362938B2 (en) * 2014-09-16 2016-06-07 Qualcomm Technologies International, Ltd. Error measurement and calibration of analog to digital converters
KR101681942B1 (ko) * 2014-12-29 2016-12-02 서경대학교 산학협력단 이중 샘플링 기법과 적은 에너지 소모 스위칭 기법을 이용한 연속 근사 아날로그 디지털 변환기
US9287891B1 (en) * 2015-01-20 2016-03-15 Mediatek Inc. Successive approximation register analog to digital converters
US9912343B1 (en) * 2016-12-07 2018-03-06 Analog Devices, Inc. Analog to digital converter with background calibration techniques
TWI672006B (zh) 2018-09-28 2019-09-11 新唐科技股份有限公司 Continuous asymptotic analog digital converter and control method
US10608655B1 (en) 2018-12-06 2020-03-31 Analog Devices, Inc. Inter-stage gain calibration in double conversion analog-to-digital converter
TWI685210B (zh) * 2019-06-14 2020-02-11 瑞昱半導體股份有限公司 連續逼近式類比數位轉換器及其操作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7015841B2 (en) * 2004-01-07 2006-03-21 Semiconductor Technology Academic Research Center Analog to digital converter circuit of successive approximation type operating at low voltage
TWI328356B (en) * 2008-10-03 2010-08-01 Himax Media Solutions Inc Successive approximation adc with binary error tolerance mechanism
US7812757B1 (en) * 2009-06-12 2010-10-12 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Hybrid analog-to-digital converter (ADC) with binary-weighted-capacitor sampling array and a sub-sampling charge-redistributing array for sub-voltage generation
US7834796B2 (en) * 2006-02-02 2010-11-16 National University Of Singapore Analog-to-digital converter

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7961132B1 (en) * 2010-02-03 2011-06-14 Linear Technology Corporation Sampling switch and controller

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7015841B2 (en) * 2004-01-07 2006-03-21 Semiconductor Technology Academic Research Center Analog to digital converter circuit of successive approximation type operating at low voltage
US7834796B2 (en) * 2006-02-02 2010-11-16 National University Of Singapore Analog-to-digital converter
TWI328356B (en) * 2008-10-03 2010-08-01 Himax Media Solutions Inc Successive approximation adc with binary error tolerance mechanism
US7812757B1 (en) * 2009-06-12 2010-10-12 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Hybrid analog-to-digital converter (ADC) with binary-weighted-capacitor sampling array and a sub-sampling charge-redistributing array for sub-voltage generation

Also Published As

Publication number Publication date
US20140097975A1 (en) 2014-04-10
US8907826B2 (en) 2014-12-09
TW201415807A (zh) 2014-04-16

Similar Documents

Publication Publication Date Title
US9654132B2 (en) Hybrid charge-sharing charge-redistribution DAC for successive approximation analog-to-digital converters
Xu et al. Digitally calibrated 768-kS/s 10-b minimum-size SAR ADC array with dithering
US8933830B1 (en) Successive approximation register analog-to-digital converter and method of operating built-in self-test device for testing the converter
CN104052478B (zh) 用于adc基准电压的背景校准的系统和方法
CN103227642B (zh) 逐次逼近寄存器模数转换器
US8378863B2 (en) Analog-to-digital converter and correction method thereof
US7286075B2 (en) Analog to digital converter with dither
US8416107B1 (en) Charge compensation calibration for high resolution data converter
McNeill et al. All-digital background calibration of a successive approximation ADC using the “split ADC” architecture
US8537045B2 (en) Pre-charged capacitive digital-to-analog converter
US9831887B2 (en) Digitally calibrated successive approximation register analog-to-digital converter
KR101309837B1 (ko) 순차 접근 아날로그-디지털 변환기 및 그 구동 방법
US8368578B2 (en) Asynchronous digital slope analog-to-digital converter and method thereof
CN100499376C (zh) 可于两相异模式下操作的模拟至数字转换器
US9030346B2 (en) Method and apparatus for self-test of successive approximation register (SAR) A/D converter
US5675340A (en) Charge-redistribution analog-to-digital converter with reduced comparator-hysteresis effects
US8319675B2 (en) Analog-to-digital converter
US7928880B2 (en) Digital analog converter
JP5440758B2 (ja) A/d変換回路、電子機器及びa/d変換方法
TWI454064B (zh) 具輔助預測電路之逐漸趨近式類比數位轉換器及其方法
US7612703B2 (en) Pipelined analog-to-digital converter with calibration of capacitor mismatch and finite gain error
US20130002467A1 (en) Two-stage analog-to-digital converter using sar and tdc
TWI467924B (zh) Continuous approximation register analog-to-digital converter and conversion method thereof
KR20130045803A (ko) 다중 비트 연속 근사 아날로그-디지털 변환
Moon et al. Background digital calibration techniques for pipelined ADCs