CN105811976A - 模拟数字转换器电路 - Google Patents

模拟数字转换器电路 Download PDF

Info

Publication number
CN105811976A
CN105811976A CN201510581644.9A CN201510581644A CN105811976A CN 105811976 A CN105811976 A CN 105811976A CN 201510581644 A CN201510581644 A CN 201510581644A CN 105811976 A CN105811976 A CN 105811976A
Authority
CN
China
Prior art keywords
voltage
electric capacity
analog
coupled
weighted value
Prior art date
Application number
CN201510581644.9A
Other languages
English (en)
Inventor
李瑞梅
刘纯成
Original Assignee
联发科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US201562105418P priority Critical
Priority to US62/105,418 priority
Priority to US14/693,183 priority
Priority to US14/693,183 priority patent/US9287891B1/en
Application filed by 联发科技股份有限公司 filed Critical 联发科技股份有限公司
Publication of CN105811976A publication Critical patent/CN105811976A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—BASIC ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—BASIC ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
    • H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
    • H03M1/0641—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms the dither being a random signal
    • H—ELECTRICITY
    • H03—BASIC ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1004—Calibration or testing without interrupting normal operation, e.g. by providing an additional component for temporarily replacing components to be tested or calibrated
    • H—ELECTRICITY
    • H03—BASIC ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—BASIC ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H—ELECTRICITY
    • H03—BASIC ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
    • H—ELECTRICITY
    • H03—BASIC ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
    • H03M1/403—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type using switched capacitors

Abstract

本发明实施例公开了模拟数字转换器电路，其包括：多个电容，耦接于求和节点，在转换阶段之前，所述多个电容中的一个目标电容被耦接至直流电压而其他电容被耦接至模拟输入信号；比较器，包括与所述求和节点耦接的输入端，在所述转换阶段，所述比较器对所述求和节点处的求和电压执行比较操作来获得所述求和电压的极性；逻辑单元，包括分别与所述多个电容对应的多个权重值并根据所述权重值和所述比较操作的比较结果生成数字输出信号；提取补偿单元，用于根据所述数字输出信号和所述随机队列获取一个校准后的权重值，作为所述目标电容的校准后的权重值。本发明实施例可纠正电容不匹配导致的错误。

Description

模拟数字转换器电路 阳OOU 本发明要求申请日为2015年1月20日，专利号为62/105, 418的美国专利的优先 权，该美国专利的全部内容均包含在本发明中。 【技术领域】

[0002] 本发明设及一种模拟数字转换器（Analog to Digital Converter, ADC)电路，尤 其设及一种使用逐次求近技术（successive approximation technique)的模拟数字转换 器电路。 【背景技术】

[0003] 模拟数字转换器（Analog to Digital Converter, ADC)被广泛地用于各种应用， 例如医疗系统，音频系统、测试及测量装置、通信系统，W及图像和视频系统等。最常见的 ADC构造包括闪存（flash)ADC，流水线（pipeline)ADC W及逐次求近寄存器（Successive Approximation Registe;r，SAR) ADC。SAR ADC 的功率消耗小于 flash ADC和 pipeline ADC。 因此，带有有限的供电电源的系统，例如便携式设备，通常使用SAR ADC。 W04] SAR ADC的转换精确度主要取决于数字模拟转换器值igital to Analog Conve;rte;r，DAC)的不匹配和偏移误差（offset error)。特别地，对于开关电容SAR ADC而 言，主要取决于电容不匹配。 【发明内容】 阳0化]本发明提供模拟数字转换器电路，来纠正电容不匹配所导致的错误。

[0006] 本发明提供了一种模拟数字转换器电路，其接收模拟输入信号并运行在采样阶段 和跟随在所述采样阶段后面的转换阶段来产生数字输出信号，其包括：多个电容，禪接于求 和节点，在所述转换阶段之前，所述多个电容中的一个目标电容被禪接至直流电压且所述 多个电容中的其他电容被禪接至所述模拟输入信号；比较器，包括与所述求和节点禪接的 输入端，在所述转换阶段，所述比较器对所述求和节点处的求和电压执行比较操作来获得 所述求和电压的极性；W及，逻辑单元，包括分别与所述多个电容对应的多个权重值并根据 所述权重值和所述比较操作的比较结果生成所述数字输出信号；提取补偿单元，用于根据 所述数字输出信号和所述随机队列获取一个校准后的权重值，并将所述校准后的权重值作 为所述目标电容的校准后的权重值；其中，根据一个随机对列，所述直流电压具有第一电压 或不同于所述第一电压的第二电压。

[0007] 本发明还提供了一种模拟数字转换器电路，其接收模拟输入信号并运行在采样阶 段和跟随在所述采样阶段后面的转换阶段来产生数字输出信号，其包括：第一开关，禪接于 第一电压和求和节点之间；多个电容，其中每一个电容包括第一端和第二端，所述每一个电 容的第一端禪接于所述求和节点；多个第二开关，其中每一个第二开关禪接于所述多个电 容中的其中一个电容的第二端和第二电压之间；多个开关电路，其中，每一个开关电路禪接 于所述多个电容中的其中一个电容的所述第二端，在所述转换阶段之前，与所述多个电容 中的一个目标电容禪接的开关电路提供一个直流电压给所述目标电容，所述多个开关电路 中的其他开关电路提供所述模拟输入信号给相禪接的其他电容，其中，所述直流电压与一 个随机队列相关，且根据所述随机对列，所述直流电压具有第一电压或不同于所述第一电 压的第二电压；比较器，包括禪接于所述求和节点的输入端，其中，在所述转换阶段，所述比 较器对所述求和节点处的求和电压执行比较操作来获得所述求和电压的极性；逻辑单元， 包括分别对应于所述多个电容的多个权重值，并用于根据所述权重值和所述比较操作的比 较结果产生所述数字输出信号；W及，提取补偿单元，用于根据所述数字输出信号和随机队 列获取一个校准后的权重值，并将所述校准后的权重值作为所述目标电容的校准后的权重 值。

[0008] 本发明实施例的模拟数字转换器电路用于接收模拟输入信号并运行在采样阶段 和跟随在所述采样阶段后面的转换阶段来产生数字输出信号，所述模拟数字转换器电路包 括：多个电容，禪接于求和节点，在所述转换阶段之前，所述多个电容中的一个目标电容被 禪接至直流电压且所述多个电容中的其他电容被禪接至所述模拟输入信号，其中，所述直 流电压与一个随机队列相关，且根据所述随机对列，所述直流电压具有第一电压或不同于 所述第一电压的第二电压；比较器，包括与所述求和节点禪接的输入端，在所述转换阶段， 所述比较器对所述求和节点处的求和电压执行比较操作来获得所述求和电压的极性；W 及，逻辑单元，包括分别与所述多个电容对应的多个权重值，并根据所述多个权重值和所述 比较操作的比较结果生成所述数字输出信号；W及提取补偿单元，用于根据所述数字输出 信号和随机队列获取一个校准后的权重值，并将所述校准后的权重值作为所述目标电容的 校准后的权重值。由于目标电容的权重值得W校准，因此，本发明实施例可纠正电容不匹配 所带来的错误。 【附图说明】

[0009] 图1示出了 SAR ADC电路的一个实施例。

[0010] 图2示出了图1中的SAR ADC电路的SAR ADC的一个实施例。 W11] 图3示出了图1中的SAR ADC电路的采样阶段和转换阶段的时间。 阳01引图4示出了图1中的SAR ADC电路的提取补偿单元11的一个实施例。 阳01引 图5示出了图2中的SAR ADC的开关电路的一个实施例。

[0014] 图6示出了图1中的SAR ADC电路的SAR ADC的另一个实施例。

[0015] 图7示出了低通滤波器的一个实施例。 【具体实施方式】

[0016] 接下来的描述为本发明预期的最优实施例。运些描述用于阐述本发明的大致原则 而不应用于限制本发明。本发明的保护范围应在参考本发明的权利要求的基础上进行认 定。

[0017] 图1示出了 SAR ADC电路的一个实施例。如图1所示，SAR ADC电路1包括SAR ADC 10和提取补偿单元11。该SAR ADC电路1运行在采样阶段（sample地ase)和转换阶 段（conversion phase),所述转换阶段跟随在采样阶段的几个周期之后。所述SAR ADC 10 接收一模拟输入信号Vm,并根据所述模拟输入信号Vi。、多个电容的权重值（如图2所示）、 一个直流电压（也即，一个随机信号q • Vf)产生一数字输出信号D。，其中，q表不一个二进 制数值随机队列，该二进制数值随机队列与所述模拟输入信号Vm不相关，且随机队列中的 每一个值等于1或-1，因此该随机队列q的所有值的平均值等于0。因此，所述随机信号 q • Vf的电平为-V t或V 在本实施例中，所述随机信号q • Vf被注入到在所述SAR ADClO 中将要被校准的至少一个电容（如图2所示）中。因此，所述数字输出信号D。与所述随机 信号q相关（具体可参考后续的等式（4)。作为一种举例，所述SAR ADC 10包括：多个 电容，禪接于求和节点，在所述转换阶段之前，所述多个电容中的一个目标电容（将要被校 准的电容）被禪接至直流电压且所述多个电容中的其他电容被禪接至所述模拟输入信号； 比较器，包括与所述求和节点禪接的输入端，在所述转换阶段，所述比较器对所述求和节点 处的求和电压执行比较操作来获得所述求和电压的极性；W及，逻辑单元，包括分别与所述 多个电容对应的多个权重值并根据所述权重值和所述比较操作的比较结果生成所述数字 输出信号；所述提取补偿单元11根据所述数字输出信号D。和所述随机信号q获取所述 将要被校准的电容的真实权重值。然后，所述提取补偿单元11根据所述将要被校准的电容 的真实权重值修正所述数字输出信号D。。 阳0化]图2示出了所述SAR ADC 10的详细结构。如图2所示，所述SAR ADC 10包括N 个电容C。~C , 1，一个采样开关SWS，N个开关SW。~SW , 1，N个开关电路SWC。~SWC , 1，一 个比较器20,和一个逻辑单元21，其中，N为大于1的正整数。所述采样开关SWS禪接于一 个求和节点N20和一个信号。在本实施例中，禪接在所述采样开关SWS的信号为接地电压 GND。所述比较器20的一个输入端禪接在所述求和节点N20,所述比较器20的另一个输入 端禪接在所述接地电压GND。电容C。~C Wi中的每一个包括两个端子。每一个电容的第一 端禪接在所述求和节点N20。在本实施例中，每一个电容Cj的第二端禪接至对应的一个开 关SWj和一个开关电路SWC i，其中，0 ^ j ^ N-I。作为举例，电容(；1的第二端禪接至所述 开关SWw 1和所述开关电路SWCw 1，W及，所述电容C。的第二端禪接至所述开关SW。和所述开 关电路SWC。。所述采样开关SWS，所述N个开关SW。~SW W 1，W及所述N个开关电路SWC。~ SWCw 1由所述逻辑单元21控制。

[0019] 开关电路SWC。~SWC W1中的每一个接收所述模拟输入信号V1。^及所述随机信号 q，Vf。每一个开关电路由所述逻辑单元21所控制来提供所述模拟输入信号Vi。或一个直流 电压给对应的电容。所述直流电压的电平由所述随机信号q • Vf所确定，也即，所述直流电 压的电平为-Vf或V f。作为举例，将需要被校准的电容称之为目标电容，因此，在采样阶段， 对应的开关电路提供直流电压（例如，-Vf或Vf)给所述目标电容，且其他的开关电路提供 所述模拟输入信号Vi。给对应的电容。在转换阶段，所述比较器20对所述求和节点N20处 的求和电压（例如，Vx)执行比较操作（例如，与GND进行比较）来获得所述求和电压的极 性（例如，分别用0和1表示负极性和正极性。）；另外，逻辑单元21还包括分别对应于所 述多个电容(；1~C。的多个权重值，其还用于根据所述权重值和所述比较器21的比较结果 产生所述数字输出信号D。。

[0020] 图3示出了 SAR ADC电路10的采样阶段和转换阶段的时间。在图3中，4 1。表示 采样阶段的时间，表示转换阶段的时间，W及4 1表示所述开关电路的操作时间。在 时间点Tl~T2的采样阶段，采样开关SWS被导通。在此情形下，期望在转换阶段出现之前 (也即在时间点T4之前）校准电容C。~C W冲的电容C i的权重值，对应的开关电路SWC j 提供直流电压给电容C，，且其他的开关电路提供所述模拟输入信号Vm给对应的电容。在采 样阶段.在储#求巧书占 NW的由猛等干.

Figure CN105811976AD00071

[0021] (1)

[0022]

[0023] 在时间点T4~巧的转换阶段，采样开关SWS被断开，开关SWw 1~SW。顺序地被导 通来提供电压化给各自的电容Cw 1~C。。所述比较器20通过顺序地检查求和节点N20处 电压的极性（也即，所述比较器对所述求和节点N20处的求和电压执行比较操作（例如，与 GND进行比较）来获得所述求和电压（例如，Vx)的极性）来确定从最高有效位bwi到最低 有效位b。的二进制代码。在转换阶段结束时，存储在求和节点N20的电荷等于： W24]

Figure CN105811976AD00072

(2) 阳0巧]其中，Vx表示求和节点N20处的电压。

[0026] 根据电荷守恒定律，在求和节点N20处，（?li等于始，2,因此求和节点N20处的电 压表示为：

[0027]

Figure CN105811976AD00073

域

[002引理想地，在转换阶段结束时，电压¥,趋于0，此时，逻辑单元21输出的0。^ 比W 1，bw 2,…叫]为模拟输入信号Vm的最佳量化表现，数字输出信号D。近似为对应的采样 电压电平（voltaee level)值： W29]

Figure CN105811976AD00074

(4>

[0030] 其中，S = Vm-Vin X (C,/CtJ 且 R, = V r X (C,/Ct J。

[0031] 根据上面的描述，电容C,的权重值期望被校准。如等式（4)所示，R ,= V fX (C,/ CtJ代表电容C，的权重值并确定电容C,的真实权重值。为了获取R,，提取补偿单元11使用 所述随机队列q对所述数字输出信号D。执行关联操作并进一步对所述数字输出信号D。执 行一低通滤波操作来产生所述电容C，的校准后的权重值巧;(为R,的数字表达）。换言之， 所述数字输出信号D。与所述随机队列q相关联后被低通滤波处理来获取所述权重值1¾。 所述提取补偿单元11然后根据所述校准后的权重值旅;修正所述数字输出信号D。来产生输 出信号护。。

[0032] 图4示出了提取补偿单元11中的提取电路110的一个实施例。更详细地说，图4 还示出了 SAR ADC10。如图4所示，提取电路110包括一个乘法器40和一个低通滤波器41。 所述乘法器40接收所述数字输出信号D。和所述随机队列q来执行所述数字输出信号D。和 所述随机队列q的关联操作。所述低通滤波器41禪接至所述乘法器40并对所述数字输出 信号D。执行低通滤波操作来产生校准后的权重值^1>根据所述乘法器40和所述低通滤波 器41的操作，参数R,被保留，而所述校准后的权重值为所述参数R,的数字表达。因此， 与电容C，的真实权重值相关的校准后的权重值#;被获得，且该权重值砍^被用于修正所述 数字输出信号D。。

[0033] 最终，所述数字输出信号D。被修正，并且被修正后的输出信号表示为： 阳034]

Figure CN105811976AD00081

(巧

[0035] 其中，Wi= 2 1。其为bi的理想权重值。

[0036] 当多个电容的多个权重值需要被校准，上述所执行的用于获取与所述电容C，的真 实权重值相关的所述校准后的权重值U>,,的操作也需要对其他需要被校准的电容执行。相 关的描述被省略。例如，在期望校准电容C。~Cw 1中的电容C。~C j的权重值时，对应的校 准后的权重值为昧0~味'，修正后的输出信号表示为：

[0037]

Figure CN105811976AD00082

(6)

[0038] 根据等式（5)和化），多个电容的权重值可被校准。运样，即使发生电容不匹配，所 述数字输出信号可更接近于所述模拟输入信号Vi。的精确的数字值。

[0039] 图5示出了开关电路SWC。~SWC Wi的一个实施例。在图5中仅示出了开关电路 SWC,。其他开关电路的结构与开关电路SWC,的结构相同，因此，在此省略相关的描述。所述 开关电路SWCj包括S个开关50~52。开关50禪接在所述电容C j和电压-Vf之间。开关 51禪接在所述电容C,和电压V义间。开关52禪接在所述电容C,和电压Vi之间。所述开 关50~52由逻辑单元21所控制且不会在同一时间导通。因此，S个电压Vf、-VfW及V 1。 中的其中一个作为所述直流电压提供给所述电容C，。逻辑单元21根据所述随机队列q控 制所述开关50和51。因此，相当于所述开关电路SWCj接收所述随机信号qf，该q在 转换阶段之前确定Vf或-V f被提供给所述电容C，。 W40] 在图3中，如4 1所示，直流电压（Vf或-Vf)在时间点Tl~T3之间的时间段被 提供给所述将要被校准的电容C，，然而，运并非限定。所述直流电压可在转换阶段发生之前 (也即在时间点T4之前）的任何一个时期被提供给所述电容C,。

[0041] 图6示出了 SAR ADClO的另一个实施例。图6所示的SAR ADC为一个差动型 (differentia^type)，12比特的ADC。禪接在采样开关SWS的信号为模拟输入信号Vip和 Vm。在图6中，一个开关群组60禪接于电容Cl~Cii。所述开关群组60包括如图2所示的 多个开关和开关电路。每一套开关SW,和开关电路SWC ,禪接于对应的电容并执行与图2的 实施例的相同的操作。此外，VfP代替V f被提供给禪接在所述比较器20的正输入端上的多 个电容，化n代替Vf被提供给禪接在所述比较器20的负输入端上的多个电容。 阳0创如图6所示，为了校准电容Cs~C U的权重值，电容C g~C。的较大的电容量被分 解为小的电容量来减少动态范围的损失，也即： W43] Cg= C9,i+Cg,〇 1^0044] Cio - C 10,3+Cio,州1〇, i+Ci〇,〇

[0045] Cii= C 11.7+C11.6+C11.5+C11.4+C11.3+C11.2++C11.1+C11.0

[0046] 因此，电容Cs, C9,。~C 9,1，Cl。,。~C 1。,3, W及Cu,。~C 11,7的权重值需要被校准。对 电容Cs的校准流程与前面对电容C ,的流程相似。因此，在转换阶段之前，比较器20的输入 端的电荷等于：

Figure CN105811976AD00091

[0047] 巧）

[0048]

[00 例 （8、

[0050] 根据电荷守恒定律，％ = 因此比较器20的输入端的电压表示为：

[0051]

Figure CN105811976AD00092

W

[0053] 在转换阶段结束时，（Vxp-VJ趋近于零，因此等式巧）改写为：

[0054]

Figure CN105811976AD00093

(1於

[0055] 为获取电容Cs的实际权重值，数字输出信号D。与随机值q关联后进行低通滤波处 理，所述低通滤波通过整合（integration)和平均操作来实现。也即，所述数字输出信号D。 进一步被整合后通过M个周期被分离。如图7所示，在此实施例中，低通滤波器41由一个 数字累加器值igital Accumulato;r)70和一个除法器（divide;r(l/M))71所实现。因此，我 们有：

[0056]

Figure CN105811976AD00094

(U)

[0057] 假设随机队列q与所述模拟输入信号Vi。不相关。获取的校准后的电容C S的权重 值为： 阳05引

Figure CN105811976AD00095

。2

[0059] 当获取了校准后的权重值)％，所述数字输出信号可根据所述校准后的权重值賤 修正为：

[0060]

Figure CN105811976AD00101

(13)

[0061] 上面的校准流程也需要对Cg,。~C 9,1，Cl。,。~C 1。,3, W及Cu,。~C 11,7执行。相应的 校准后的权重值为： rnnA9i

Figure CN105811976AD00102

(H) 05) Cl宿） 柳尉在电容Cs, Cs,。~C^, Cl。,。~C 1。,3, W及Cu,。~C 11,7的权重值的校准流程之后，所 述数字输出信号D。被修正为：

[0066]

Figure CN105811976AD00103

i议

[0067] 其中，Wk= 2 k。其为bk的理想权重值。

[0068] 虽然本发明已经通过举例的方式W及根据优选实施例作了描述，但应当理解的是 本发明不限于此。本领域技术人员还可W做各种变化和修改而不脱离本发明的范围和精 神。

[0069] 权利要求书中用W修饰元件的"第一"、"第二"等序数词的使用本身未暗示任何优 先权、优先次序、各元件之间的先后次序、或所执行方法的时间次序，而仅用作标识来区分 具有相同名称（具有不同序数词）的不同元件。

[0070] 本发明虽W较佳实施例掲露如上，然其并非用W限定本发明的范围，任何本领域 技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护 范围当视权利要求所界定者为准。

Claims (16)

1. 一种模拟数字转换器电路，其特征在于，所述模拟数字转换器电路用于接收模拟输 入信号并运行在采样阶段和跟随在所述采样阶段后面的转换阶段来产生数字输出信号，所 述模拟数字转换器电路包括： 多个电容，耦接于求和节点，在所述转换阶段之前，所述多个电容中的一个目标电容被 耦接至直流电压且所述多个电容中的其他电容被耦接至所述模拟输入信号，其中，所述直 流电压与一个随机队列相关，且根据所述随机对列，所述直流电压具有第一电压或不同于 所述第一电压的第二电压； 比较器，包括与所述求和节点耦接的输入端，在所述转换阶段，所述比较器对所述求和 节点处的求和电压执行比较操作来获得所述求和电压的极性；以及， 逻辑单元，包括分别与所述多个电容对应的多个权重值，并根据所述多个权重值和所 述比较操作的比较结果生成所述数字输出信号；以及 提取补偿单元，用于根据所述数字输出信号和所述随机队列获取一个校准后的权重 值，并将所述校准后的权重值作为所述目标电容的校准后的权重值； 其中，根据所述随机对列，所述直流电压具有第一电压或不同于所述第一电压的第二 电压。
2. 如权利要求1所述的模拟数字转换器电路，其特征在于，所述随机队列的平均值等 于0〇
3. 如权利要求1所述的模拟数字转换器电路，其特征在于， 所述提取补偿单元，还用于使用所述随机队列对所述数字输出信号执行一关联操作， 并进一步对所述数字输出信号执行一低通滤波处理来产生所述校准后的权重值来作为所 述目标电容的校准后的权重值，并基于所述目标电容的所述校准后的权重值修正所述数字 输出信号。
4. 如权利要求3所述的模拟数字转换器电路，其特征在于，所述提取补偿单元包括： 乘法器，用于接收所述数字输出信号并对所述数字输出信号和所述随机队列执行所述 关联操作；以及 低通滤波器，耦接于所述乘法器，用于执行所述低通滤波处理来产生所述校准后的权 重值。
5. 如权利要求4所述的模拟数字转换器电路，其特征在于，所述低通滤波器由数字累 加器和除法器实现，它们按照预先设定的周期运行来产生所述校准后的权重值。
6. 如权利要求1所述的模拟数字转换器电路，其特征在于，所述随机队列与所述模拟 输入信号不相关。
7. -种模拟数字转换器电路，其特征在于，所述模拟数字转换器电路用于接收模拟输 入信号并运行在采样阶段和跟随在所述采样阶段后面的转换阶段来产生数字输出信号，所 述模拟数字转换器电路包括： 第一开关，耦接于第一电压和求和节点之间； 多个电容，其中每一个电容包括第一端和第二端，所述每一个电容的第一端耦接于所 述求和节点； 多个第二开关，其中每一个第二开关耦接于所述多个电容中的其中一个电容的第二端 和第二电压之间； 多个开关电路，其中，每一个开关电路耦接于所述多个电容中的其中一个电容的所述 第二端，在所述转换阶段之前，与所述多个电容中的一个目标电容耦接的开关电路提供一 个直流电压给所述目标电容，所述多个开关电路中的其他开关电路提供所述模拟输入信号 给相耦接的其他电容，其中，所述直流电压与一个随机队列相关，且根据所述随机对列，所 述直流电压具有第一电压或不同于所述第一电压的第二电压； 比较器，包括耦接于所述求和节点的输入端，其中，在所述转换阶段，所述比较器对所 述求和节点处的求和电压执行比较操作来获得所述求和电压的极性； 逻辑单元，包括分别对应于所述多个电容的多个权重值，并用于根据所述权重值和所 述比较操作的比较结果产生所述数字输出信号；以及 提取补偿单元，用于根据所述数字输出信号和所述随机队列获取一个校准后的权重 值，并将所述校准后的权重值作为所述目标电容的校准后的权重值。
8. 如权利要求7所述的模拟数字转换器电路，其特征在于，所述随机队列的平均值等 于0〇
9. 如权利要求7所述的模拟数字转换器电路，其特征在于，所述提取补偿单元还用于 使用所述随机队列对所述数字输出信号执行一关联操作，并进一步对所述数字输出信号执 行一低通滤波处理来产生所述校准后的权重值，并基于所述目标电容的所述校准后的权重 值修正所述数字输出信号。
10. 如权利要求9所述的模拟数字转换器电路，其特征在于，所述提取补偿单元包括： 乘法器，用于接收所述数字输出信号并对所述数字输出信号和所述随机队列执行关联 操作；以及 低通滤波器，耦接于所述乘法器，用于执行所述低通滤波处理来产生所述校准后的权 重值。
11. 如权利要求10所述的模拟数字转换器电路，其特征在于，所述低通滤波器由数字 累加器和除法器实现，它们按照预先设定的周期运行来产生所述校准后的权重值。
12. 如权利要求7所述的模拟数字转换器电路，其特征在于，所述随机队列与所述模拟 输入信号不相关。
13. 如权利要求7所述的模拟数字转换器电路，其特征在于，每一个开关电路包括： 第三开关，耦接于对应的电容的第二端和所述模拟输入信号之间； 第四开关，耦接于对应的电容的第二端和具有所述第一电平的电压之间；以及， 第五开关，耦接于对应的电容的第二端和具有所述第二电平的电压之间； 其中，所述第三开关、所述第四开关，和所述第五开关不在同一时刻被导通。
14. 如权利要求13所述的模拟数字转换器电路，其特征在于，所述逻辑单元根据对应 的电容的权重值是否将要被校准来控制所述第三开关、所述第四开关和所述第五开关。
15. 如权利要求14所述的模拟数字转换器电路，其特征在于，当对应的电容的权重值 将要被校准，所述逻辑单元根据所述随机队列控制所述第四开关和所述第五开关输出具有 所述第一电平的电压或输出具有所述第二电平的电压。
16. 如权利要求13所述的模拟数字转换器电路，其特征在于，具有所述第一电平的多 个电压与具有所述第二电平的多个电压反相。
CN201510581644.9A 2015-01-20 2015-09-14 模拟数字转换器电路 CN105811976A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US201562105418P true 2015-01-20 2015-01-20
US62/105,418 2015-01-20
US14/693,183 2015-04-22
US14/693,183 US9287891B1 (en) 2015-01-20 2015-04-22 Successive approximation register analog to digital converters

Publications (1)

Publication Number Publication Date
CN105811976A true CN105811976A (zh) 2016-07-27

Family

ID=55450263

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510581644.9A CN105811976A (zh) 2015-01-20 2015-09-14 模拟数字转换器电路

Country Status (3)

Country Link
US (1) US9287891B1 (zh)
EP (1) EP3070849A1 (zh)
CN (1) CN105811976A (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101501881B1 (ko) * 2014-07-31 2015-03-19 중앙대학교 산학협력단 분리 형태의 듀얼 캐패시터 어레이를 가지는 연속 근사 레지스터 아날로그 디지털 변환기
US9385740B2 (en) * 2014-11-07 2016-07-05 Mediatek Inc. SAR ADC and method thereof
EP3252952B1 (en) * 2016-05-31 2019-01-30 NXP USA, Inc. An analogue to digital converter
CN106772371A (zh) * 2016-11-21 2017-05-31 上海卫星工程研究所 基于极化干涉sar分类应用的极化定标参数需求分析方法
US10866269B2 (en) * 2017-11-16 2020-12-15 Microchip Technology Incorporated Fast frequency calculator
CN107888190B (zh) * 2017-12-01 2020-09-25 西安电子科技大学 基于非对称型差分电容阵列的逐次逼近型模数转换器
US10277244B1 (en) * 2018-07-26 2019-04-30 Qualcomm Incorporated Successive approximation register (SAR) analog-to-digital converter (ADC) with passive gain scaling
TWI698091B (zh) * 2018-12-12 2020-07-01 瑞昱半導體股份有限公司 連續逼近式類比數位轉換器及其操作方法
US10790843B2 (en) 2019-01-11 2020-09-29 Realtek Semiconductor Corporation Analog-to-digital converter device
US10778242B2 (en) 2019-01-11 2020-09-15 Realtek Semiconductor Corporation Analog-to-digital converter device
US10763875B2 (en) * 2019-01-11 2020-09-01 Realtek Semiconductor Corporation Switched capacitor circuit and analog-to-digital converter device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120001781A1 (en) * 2010-06-30 2012-01-05 University Of Limerick Digital Background Calibration System and Method for Successive Approximation (SAR) Analogue to Digital Converter
CN102970038A (zh) * 2011-08-31 2013-03-13 奇景光电股份有限公司 校正电容不匹配的逐渐逼近模拟至数字转换器及其方法
CN103095300A (zh) * 2011-11-04 2013-05-08 奇景光电股份有限公司 逐次逼近模拟至数字转换器及转换方法
CN103378861A (zh) * 2012-04-20 2013-10-30 凌力尔特有限公司 模数转换器系统和方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8451151B2 (en) * 2011-08-15 2013-05-28 Himax Technologies Limited Successive approximation analog to digital converter with capacitor mismatch calibration and method thereof
US8477058B2 (en) * 2011-10-12 2013-07-02 Ncku Research And Development Foundation Successive approximation analog to digital converter with a direct switching technique for capacitor array through comparator output and method thereof
TWI501562B (zh) * 2012-10-05 2015-09-21 Univ Nat Chiao Tung 估測逐次漸近類比數位轉換器中電容權重誤差之方法與其應用於校正該逐次漸進類比數位轉換器
TWI497918B (zh) * 2012-12-28 2015-08-21 Ind Tech Res Inst 類比數位轉換器及其數位類比轉換器的電容權重估算方法
US8981973B2 (en) * 2013-03-08 2015-03-17 Microchip Technology Incorporated Successive-approximation-register (SAR) analog-to-digital converter (ADC) attenuation capacitor calibration method and apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120001781A1 (en) * 2010-06-30 2012-01-05 University Of Limerick Digital Background Calibration System and Method for Successive Approximation (SAR) Analogue to Digital Converter
CN102970038A (zh) * 2011-08-31 2013-03-13 奇景光电股份有限公司 校正电容不匹配的逐渐逼近模拟至数字转换器及其方法
CN103095300A (zh) * 2011-11-04 2013-05-08 奇景光电股份有限公司 逐次逼近模拟至数字转换器及转换方法
CN103378861A (zh) * 2012-04-20 2013-10-30 凌力尔特有限公司 模数转换器系统和方法

Also Published As

Publication number Publication date
EP3070849A1 (en) 2016-09-21
US9287891B1 (en) 2016-03-15

Similar Documents

Publication Publication Date Title
CN105591651B (zh) 逐次逼近寄存器型模数转换器及其相关方法
CN104980154B (zh) 数模转换器静态误失配误差的估计
US9030346B2 (en) Method and apparatus for self-test of successive approximation register (SAR) A/D converter
US8519874B2 (en) Successive approximation A/D converter
US8223044B2 (en) INL correction circuitry and method for SAR ADC
US20170012637A1 (en) Successive approximation sigma delta analog-to-digital converters
EP2047601B1 (en) Charge domain successive approximation a/d converter
EP2744112A2 (en) Anti-aliasing sampling circuits and analog-to-digital converters
US8059022B2 (en) Digital-to-analog converter
KR102103933B1 (ko) 연속 접근 방식 아날로그-디지털 변환기 및 아날로그-디지털 변환 방법
WO2015154671A1 (zh) 流水线逐次比较模数转换器的自校准方法和装置
DE102015121472B4 (de) SAR ADCS WITH DEDICATED REFERENCE CAPACITOR FOR EACH BIT CAPACITOR
US7928880B2 (en) Digital analog converter
US8207703B2 (en) Protection device for assembled battery and assembled battery system containing the same
JP4532808B2 (ja) Ａ／ｄコンバータの較正
US7528761B2 (en) Analog/digital conversion using successive approximation and redundant weighting
KR101007063B1 (ko) Ｓａｒ 방식의 아날로그/디지털 변환기의 디지털 에러수정 방법 및 장치
US8537045B2 (en) Pre-charged capacitive digital-to-analog converter
US7405681B2 (en) A/D converter calibration test sequence insertion
US20150263756A1 (en) Calibration and noise reduction of analog to digital converters
US20100026546A1 (en) Sar adc
US6720903B2 (en) Method of operating SAR-type ADC and an ADC using the method
US7205921B1 (en) Hybrid analog-to-digital converter
CN103219996B (zh) 具有降低功率消耗的流水线模数转换器
US8390502B2 (en) Charge redistribution digital-to-analog converter

Legal Events

Date Code Title Description
PB01 Publication
C06 Publication
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20160727

WW01 Invention patent application withdrawn after publication