TWI685210B - 連續逼近式類比數位轉換器及其操作方法 - Google Patents

連續逼近式類比數位轉換器及其操作方法 Download PDF

Info

Publication number
TWI685210B
TWI685210B TW108120683A TW108120683A TWI685210B TW I685210 B TWI685210 B TW I685210B TW 108120683 A TW108120683 A TW 108120683A TW 108120683 A TW108120683 A TW 108120683A TW I685210 B TWI685210 B TW I685210B
Authority
TW
Taiwan
Prior art keywords
capacitor
analog
digital
comparison
coupled
Prior art date
Application number
TW108120683A
Other languages
English (en)
Other versions
TW202046646A (zh
Inventor
林聖雄
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW108120683A priority Critical patent/TWI685210B/zh
Application granted granted Critical
Publication of TWI685210B publication Critical patent/TWI685210B/zh
Priority to US16/815,593 priority patent/US10862497B1/en
Publication of TW202046646A publication Critical patent/TW202046646A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本發明揭露了一種連續逼近式類比數位轉換器及其操作方法。連續逼近式類比數位轉換器交替操作於取樣階段及比較與切換階段，且包含切換電容式數位類比轉換器、比較器、連續逼近暫存器以及控制電路。控制電路耦接連續逼近暫存器及切換電容式數位類比轉換器，用來：（A）於取樣階段控制第一電容的上板及第二電容的上板耦接類比輸入訊號；（B）於取樣階段結束後根據參考碼控制第一電容在比較與切換階段起作用，並且控制第二電容在比較與切換階段不起作用；以及（C）於比較與切換階段根據比較結果切換部分電容的端電壓。

Description

連續逼近式類比數位轉換器及其操作方法
本發明是關於連續逼近式（successive approximation register, SAR）類比數位轉換器（analog to digital converter, ADC），尤其是關於採用切換電容式（switch-capacitor）數位類比轉換器（digital-to-analog converter, DAC）的連續逼近式類比數位轉換器。
在以下的說明中，將電容耦接比較器的一端稱為上板，非耦接比較器的一端稱為下板。如此的定義只是為了方便說明起見，不必然與實際電路中的「上」及「下」有關。
連續逼近式類比數位轉換器通常包含比較器及切換電容式DAC，圖1顯示比較器105及習知的切換電容式DAC 110的內部電路。切換電容式DAC 110包含兩個電容陣列，每一電容陣列包含n個電容（C1~Cn或C1'~Cn'）及n個開關（SW1~SWn或SW1'~SWn'）（n為正整數），開關SWk（或SWk'）根據控制訊號Gk（或#Gk）切換電容Ck（或Ck'）下板的端電壓（k為整數且1≤k≤n）。圖1亦顯示類比輸入訊號Vi為差動訊號（由訊號Vip及Vin組成），且開關SWip及開關SWin用來取樣類比輸入訊號Vi。電容C1及C1'對應最高有效位元（most significant bit, MSB），而電容Cn及Cn'對應最低有效位元（least significant bit, LSB），因此電容值由電容C1及C1'往電容Cn及Cn'遞減（例如以2的冪次方遞減）。成對的電容（即電容Ck與Ck'）具有實質上相同的電容值。在連續逼近式類比數位轉換器的比較與切換階段中（亦即取樣階段結束，開關SWip及開關SWin不導通），當第k次比較階段結束，進入第k次切換階段時，控制訊號#Gk為控制訊號Gk的反相訊號，換言之，當開關SWk切換至參考電壓Vref1時，開關SWk'切換至參考電壓Vref2；當開關SWk切換至參考電壓Vref2時，開關SWk'切換至參考電壓Vref1。
因為開關SWk及SWk'通常由反相器實作，而反相器的P型金氧半場效電晶體（P-type MOSFET，或簡稱為 PMOS）及N型金氧半場效電晶體（N-type MOSFET，或簡稱為 NMOS）之等效阻抗通常不匹配，所以比較器105的正輸入端及負輸入端所看到的阻抗值與連續逼近式類比數位轉換器所輸出的數位碼有關。阻抗的不匹配造成連續逼近式類比數位轉換器的誤差或訊號雜訊失真比（signal-to-noise and distortion ratio, SNDR）變差。更多關於阻抗匹配的討論請參考中華民國專利公告號I638528。
鑑於先前技術之不足，本發明之一目的在於提供一種連續逼近式類比數位轉換器及其操作方法，以提升連續逼近式類比數位轉換器的效能。
本發明揭露一種連續逼近式類比數位轉換器，交替操作於一取樣階段及一比較與切換階段，用來將一類比輸入訊號轉換為一數位碼。連續逼近式類比數位轉換器包含切換電容式數位類比轉換器、比較器、連續逼近暫存器以及控制電路。切換電容式數位類比轉換器包含複數個電容並且用來於該取樣階段取樣該類比輸入訊號，其中該些電容包含一第一電容及一第二電容，該第一電容的電容值與該第二電容的電容值實質上相同，且該第一電容的下板及該第二電容的下板耦接不同的參考電壓。比較器耦接該切換電容式數位類比轉換器，用來於該比較與切換階段比較該切換電容式數位類比轉換器的輸出以產生複數個比較結果。連續逼近暫存器耦接該比較器，用來儲存該些比較結果，其中該些比較結果係構成該數位碼。控制電路耦接該連續逼近暫存器及該切換電容式數位類比轉換器，用來：（A）於該取樣階段控制該第一電容的上板及該第二電容的上板耦接該類比輸入訊號；（B）於該取樣階段結束後根據一參考碼控制該第一電容在該比較與切換階段起作用，並且控制該第二電容在該比較與切換階段不起作用；以及（C）於該比較與切換階段根據該些比較結果切換部分該些電容的端電壓。
本發明另揭露一種連續逼近式類比數位轉換器的操作方法。連續逼近式類比數位轉換器交替操作於一取樣階段及一比較與切換階段以將一類比輸入訊號轉換為一數位碼，並且包含一切換電容式數位類比轉換器及一比較器。切換電容式數位類比轉換器包含複數個電容，該些電容包含一第一電容及一第二電容。操作方法包含：（A）於該取樣階段控制該第一電容的上板及該第二電容的上板耦接該類比輸入訊號，其中該第一電容的電容值與該第二電容的電容值實質上相同，且該第一電容的下板及該第二電容的下板耦接不同的參考電壓；（B）於該取樣階段結束後根據一參考碼控制該第一電容在該比較與切換階段起作用，並且控制該第二電容在該比較與切換階段不起作用；（C）該比較器比較該切換電容式數位類比轉換器的輸出以得到複數個比較結果，其中該些比較結果構成係該數位碼；以及（D）根據該些比較結果切換部分該些電容的端電壓。
本發明之連續逼近式類比數位轉換器及其操作方法能夠改善比較器正負端的阻抗匹配。相較於傳統技術，本發明可以提升連續逼近式類比數位轉換器的效能。
有關本發明的特徵、實作與功效，茲配合圖式作實施例詳細說明如下。
以下說明內容之技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。
本發明之揭露內容包含連續逼近式類比數位轉換器及其操作方法。由於本發明之連續逼近式類比數位轉換器所包含之部分元件單獨而言可能為已知元件，因此在不影響該裝置發明之充分揭露及可實施性的前提下，以下說明對於已知元件的細節將予以節略。此外，本發明之連續逼近式類比數位轉換器的操作方法的部分或全部流程可藉由本發明之連續逼近式類比數位轉換器或其等效裝置來執行，在不影響該方法發明之充分揭露及可實施性的前提下，以下方法發明之說明將著重於步驟內容而非硬體。
圖2為根據本發明一實施例的連續逼近式類比數位轉換器的功能方塊圖。連續逼近式類比數位轉換器200包含比較器205、切換電容式DAC 210、連續逼近暫存器220、控制電路230以及輔助ADC240。圖3為圖2之切換電容式DAC 210之一實施例的內部電路。控制電路230以控制訊號 G（包含圖3之控制訊號Gk及#Gk）及控制訊號 S（包含圖3之控制訊號S1~Sn、S1'~Sn'、Sd1~Sdr、Sd1'~Sdr'）控制切換電容式DAC 210。切換電容式DAC 210包含第一電容陣列210-1及第二電容陣列210-2。第一電容陣列210-1與切換電容式DAC 110相似，差別在於第一電容陣列210-1的電容Ck及電容Ck'的上板分別透過開關STk及開關STk'耦接比較器205。開關STk由控制訊號Sk控制，而開關STk'由控制訊號Sk'控制。
第二電容陣列210-2包含兩個子電容陣列。下方的子電容陣列（亦即耦接開關SWin的子電容陣列）包含r個電容Cd1~Cdr、r個第一開關SWd1~SWdr，以及r個第二開關STd1~STdr（r為整數且1≤r≤n）。第一開關SWdj由控制訊號Gj控制（1≤j≤r），而第二開關STdj由控制訊號Sdj控制。類似地，上方的子電容陣列（亦即耦接開關SWip的子電容陣列）包含r個電容Cd1'~Cdr'、r個第一開關SWd1'~SWdr'，以及r個第二開關STd1'~STdr'。第一開關SWdj'由控制訊號#Gj控制，第二開關STdj'由控制訊號Sdj'控制。
電容Cj、Cj'、Cdj、Cdj'的電容值實質上相同。當切換電容式DAC 210取樣類比輸入訊號Vi時，電容Cj及Cdj的下板耦接不同的參考電壓，且電容Cj'及Cdj'的下板耦接不同的參考電壓。更明確地說，如果電容Cj的下板耦接參考電壓Vref1，則電容Cdj的下板耦接參考電壓Vref2；如果電容Cj的下板耦接參考電壓Vref2，則電容Cdj的下板耦接參考電壓Vref1。電容Cj'及電容Cdj'同理。參考電壓Vref1不等於參考電壓Vref2。
圖4為根據本發明一實施例的連續逼近式類比數位轉換器的操作方法的流程圖。本發明的連續逼近式類比數位轉換器依序操作於取樣階段、設定階段及比較與切換階段。在取樣階段中，輔助ADC240將類比輸入訊號Vi轉換為數位碼 D'，控制電路230以數位碼 D'或數位碼 D'的一部分作為參考碼（參考碼的位元數為r）（步驟S410），並且控制電路230控制切換電容式DAC 210取樣類比輸入訊號Vi（步驟S420）。步驟S410及步驟S420可以同時實施。在步驟S420中，控制電路230控制開關SWin及SWip導通，並且以控制訊號 S控制開關ST1~STn、ST1'~STn'、STd1~STdr、STd1'~STdr'導通，使得電容C1~Cn、C1'~Cn'、Cd1~Cdn、Cd1'~Cdn'的上板耦接類比輸入訊號Vi（其中電容C1~Cn及Cd1~Cdn的上板接收訊號Vin，而電容C1'~Cn'及Cd1'~Cdn'的上板接收訊號Vip）。
在設定階段，控制電路230設定切換電容式DAC 210的組態，更明確地說，控制電路230根據參考碼控制切換電容式DAC 210的複數個電容在比較與切換階段起作用（active）或不起作用（inactive）（步驟S430）。當某一電容在比較與切換階段起作用，代表該電容的上板耦接比較器205的輸入端且下板耦接參考電壓Vref1或參考電壓Vref2；當某一電容在比較與切換階段不起作用，代表該電容的上板不耦接比較器205的輸入端或是下板浮接。換言之，起作用的電容實質上參與比較與切換階段，其跨壓在比較與切換階段中會改變，而不起作用的電容實質上不參與比較與切換階段，其跨壓在比較與切換階段中不會改變。
因此，步驟S430有以下兩種實施方式（分別對應圖10A及圖10B的子步驟S432及S434）：（1）控制電路230根據參考碼控制電容對（Cj及Cdj）的其中一者的上板耦接比較器205，另一者的上板不耦接比較器205，並且控制電容對（Cj'及Cdj'）的其中一者的上板耦接比較器205，另一者的上板不耦接比較器205；或（2）控制電路230根據參考碼控制電容對（Cj及Cdj）的上板皆耦接比較器205，且僅其中一者的下板浮接，以及控制電容對（Cj'及Cdj'）的上板皆耦接比較器205，且僅其中一者的下板浮接。更明確地說，在實施方式（1）中，控制電路230控制開關STj及STdj的其中一者導通，另一者不導通，以及控制開關STj'及STdj'的其中一者導通，另一者不導通。在實施方式（2）中，控制電路230控制開關STj、STdj、STj'及STdj'皆導通，並且控制電容對（Cj及Cdj）的其中一者的下板浮接，以及電容對（Cj'及Cdj'）的其中一者的下板浮接。在實施方式（1）中，步驟S430完成後，開關STj及STdj'有相同的切換狀態（亦即皆為導通或皆為不導通），且開關STj'及STdj有相同的切換狀態。
舉例來說，假設參考碼為2位元b 1b 2（亦即r=2且數位碼 D'大於等於2位元，b 1為MSB），則：在實施方式（1）中，控制電路230根據位元b 1控制開關ST1、STd1、ST1'、STd1'導通或不導通，並且根據位元b 2控制開關ST2、STd2、ST2'、STd2'導通或不導通；在實施方式（2）中，控制電路230根據位元b 1控制電容C1、Cd1、C1'、Cd1'的下板是否浮接，根據位元b 2控制電容C2、Cd2、C2'、Cd2'的下板是否浮接。如果參考碼b 1b 2等於01且參考電壓Vref1大於參考電壓Vref2，則：在實施方式（1）中，控制電路230在步驟430中控制開關ST1及STd1'導通、開關ST1'及STd1不導通，並且控制開關ST2及STd2'不導通、開關ST2'及STd2導通；在實施方式（2）中，控制電路230在步驟430中控制電容C1及Cd1'的下板不浮接、電容C1'及Cd1的下板浮接，並且控制電容C2及Cd2'的下板浮接、電容C2'及Cd2的下板不浮接。
設定階段結束後，連續逼近式類比數位轉換器200進入比較與切換階段，而比較器205於此階段比較切換電容式DAC 210的輸出來產生比較結果（步驟S440），此比較結果即為數位碼 D的其中一位元且儲存於連續逼近暫存器220中。如果此比較結果為數位碼 D的最低有效位元（步驟S450為是，代表數位碼 D已決定），則流程回到步驟S410；如果步驟S450為否，則控制電路230於比較與切換階段根據比較結果（等效於參考數位碼 D）切換第一電容陣列210-1的部分電容的端電壓（步驟S460）。請注意，控制電路230執行步驟S460時只切換成對電容（例如電容Ck與Ck'）的其中一者的下板的端電壓（從Vref1切換成Vref2）。步驟S460完成後，切換電容式DAC 210的電容上的電荷重新分配，而比較器205繼續在比較與切換階段根據切換電容式DAC 210的輸出產生下一個比較結果（即決定當前數位碼 D的下一個位元）（步驟S440）。
圖5顯示比較與切換階段完成後（亦即步驟S450判斷為是）切換電容式DAC 210的組態的一個範例（對應前述的實施方式（1））。繼續前述的例子，亦即如果參考碼b 1b 2等於01且參考電壓Vref1大於參考電壓Vref2，則電容C1及電容Cd1'的上板分別耦接比較器205的負輸入端及正輸入端，而電容C1及電容Cd1'的下板皆耦接參考電壓Vref2，以及電容Cd2及電容C2'的上板分別耦接比較器205的負輸入端及正輸入端，而電容Cd2及電容C2'的下板皆耦接參考電壓Vref2。因為電容C1及電容Cd1'的下板耦接相同的參考電壓，且電容Cd2及電容C2'的下板耦接相同的參考電壓，所以比較器205的正輸入端及負輸入端具有良好的阻抗匹配。再者，由於電容C1、C1'、Cd1及Cd1'對應數位碼 D的最高有效位元，且電容C2、C2'、Cd2及Cd2'對應數位碼 D的次高有效位元，所以圖5的實施範例即可得到顯著的效果。然而，第二電容陣列210-2的電容愈多（即r愈趨近於n），阻抗匹配的效果愈好。圖5的範例中假設數位碼 D的最低有效位元為1。請注意，本發明實施一個位元（亦即第二電容陣列210-2只包含兩個成對的電容，例如Cd1及Cd1'）即可提升阻抗匹配的效果。
圖6為根據本發明另一實施例的連續逼近式類比數位轉換器的功能方塊圖。連續逼近式類比數位轉換器300包含比較器205、切換電容式DAC 210、連續逼近暫存器220以及控制電路330。圖7為根據本發明另一實施例的連續逼近式類比數位轉換器的操作方法的流程圖。請參閱圖3以及圖6~7。在取樣階段中，控制電路330控制切換電容式DAC 210取樣類比輸入訊號Vi（步驟S810），此步驟與步驟S420相同，故不再贅述。取樣階段結束後，控制電路330控制開關SWin及SWip不導通，然後連續逼近式類比數位轉換器300進入第一比較與切換階段。在第一比較與切換階段中，控制電路330先控制開關ST1~STn以及ST1'~STn'導通，並且控制開關STd1~STdr以及STd1'~STdr'不導通，然後連續逼近式類比數位轉換器300經歷步驟S820~S850。
步驟S820及S840分別與步驟S440及S460相似，差別在於第一比較與切換階段中所得到的是中間結果，中間結果是數位碼 D中已決定的位元。在步驟S830中，控制電路330判斷中間結果是否達到預設的位元數，例如利用計數器計數比較器205已完成的比較次數。預設的位元數等於第二電容陣列210-2的一個子電容陣列的電容數（即r值），換言之，當數位碼 D的前r個位元已決定時，步驟S830的結果為是。中間結果被決定之後，控制電路330以中間結果作為參考碼（步驟S850），然後流程進入設定階段。
圖8為第一比較與切換階段結束後的切換電容式DAC 210的一個範例，此範例中r=2，參考碼的最高有效位元（亦即數位碼 D的最高有效位元）為0（如果參考電壓Vref1大於參考電壓Vref2）或1（如果參考電壓Vref1小於參考電壓Vref2），而在步驟S840中切換的開關僅有開關SW1。
在設定階段中，控制電路330將在步驟S840中被切換的開關回復成切換前的狀態，亦即回復切換電容式DAC 210的部分電容的端電壓（步驟S860）。。舉例來說，在步驟S860中，控制電路330在開關ST1~STn、ST1'~STn'、SWin、SWip維持第一比較與切換階段的狀態之下（亦即開關ST1~STn及ST1'~STn'導通，且開關SWin及SWip不導通），將在步驟S840中被切換的開關回復成切換前的狀態，亦即回復成取樣階段剛結束時的狀態。繼續圖8的範例，步驟S860完成後如圖9所示。
接下來，控制電路330再根據參考碼控制切換電容式DAC 210的複數個電容的上板耦接或不耦接比較器205（步驟S870）。步驟S870與步驟S430相似，故不再贅述。因為步驟S860完成時第一電容陣列210-1所有電容的上板電壓被回復成取樣階段剛結束時的狀態（此時第二電容陣列210-2所有電容的上板電壓也是取樣階段剛結束時的狀態），所以接下來的步驟S870便不會改變取樣值。換言之，第一電容陣列210-1的任一電容在步驟S860結束時的狀態與該電容在步驟S810剛結束時的狀態相同，亦即：電容Ck及電容Ck'的下板具有相同的電壓準位（亦即參考電壓Vref1）、電容Ck的上板具有相同的電壓準位（亦即訊號Vin的取樣值），以及電容Ck'的上板具有相同的電壓準位（亦即訊號Vip的取樣值）。
接下來，連續逼近式類比數位轉換器300進入第二比較與切換階段，以得到數位碼 D（步驟S880）。步驟S880即圖4之步驟S440~S460，故不再贅述。需注意的是，在圖7的實施例中，控制電路330在第二比較與切換階段根據參考碼接續決定數位碼 D中未決定的位元（亦即先根據參考碼切換對應的開關對（SWj及SWj'），再進行步驟S880）。
圖11為根據本發明另一實施例的連續逼近式類比數位轉換器的操作方法的流程圖。圖11與圖7相似，圖11的取樣階段與圖7的取樣階段相同，圖11的比較與切換階段與圖7的第二比較與切換階段相同，而，圖11的比較/切換與設定階段可以對應圖7的第一比較與切換階段及設定階段。在圖11的比較/切換與設定階段中，每決定參考碼的一個位元（即步驟S910）即進行步驟S920~S950，其中步驟S930、S940及S950分別與圖7之步驟S870、S840及S830相似，故不再贅述。
在步驟S920中，控制電路330將在步驟S940中被切換過的開關回復成切換前的狀態，換言之，控制電路330可以根據參考碼回復切換電容式DAC 210的部分電容的端電壓。控制電路330在步驟S920中所回復的開關的個數等於步驟S940被執行過的次數，亦等於參考碼已決定的位元數減1。
本技術領域具有通常知識者可以根據前揭內容以邏輯電路、有限狀態機（finite state machine, FSM）或類似的電路來完成前述的控制電路230及控制電路330。
由於本技術領域具有通常知識者可藉由本發明之裝置發明的揭露內容來瞭解本發明之方法發明的實施細節與變化，因此，為避免贅文，在不影響該方法發明之揭露要求及可實施性的前提下，重複之說明在此予以節略。請注意，前揭圖示中，元件之形狀、尺寸、比例以及步驟之順序等僅為示意，係供本技術領域具有通常知識者瞭解本發明之用，非用以限制本發明。
雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
200、300‧‧‧連續逼近式類比數位轉換器 105、205‧‧‧比較器 110、210‧‧‧切換電容式DAC SW1~SWn、SW1'~SWn'、Swip、Swin、ST1~STn、ST1'~STn'、STd1~STdr、STd1'~STdr'‧‧‧開關G、S、G1~Gn、#G1~#Gn、S1~Sn、S1'~Sn'、Sd1~Sdr、Sd1'~Sdr'‧‧‧控制訊號 C1~Cn、C1'~Cn'、Cd1~Cdr、Cd1'~Cdr'‧‧‧電容 Vref1、Vref2‧‧‧參考電壓 220‧‧‧連續逼近暫存器 230、330‧‧‧控制電路 240‧‧‧輔助ADC 210-1‧‧‧第一電容陣列 210-2‧‧‧第二電容陣列 Vi‧‧‧類比輸入訊號D、D'‧‧‧數位碼 S410～S460、S810～S880、S910～S950‧‧‧步驟
［圖1］為比較器及習知的切換電容式DAC的內部電路； ［圖2］為根據本發明一實施例的連續逼近式類比數位轉換器的功能方塊圖； ［圖3］為圖2之切換電容式DAC之一實施例的內部電路； ［圖4］為根據本發明一實施例的連續逼近式類比數位轉換器的操作方法的流程圖； ［圖5］為顯示比較與切換階段完成後切換電容式DAC的組態的一個範例； ［圖6］為根據本發明另一實施例的連續逼近式類比數位轉換器的功能方塊圖； ［圖7］為根據本發明另一實施例的連續逼近式類比數位轉換器的操作方法的流程圖； ［圖8］為第一比較與切換階段結束後的切換電容式DAC的一個範例； ［圖9］為步驟S860結束後的切換電容式DAC的一個範例； ［圖10A］~［圖10B］為圖4之步驟S430的子步驟；以及 ［圖11］為根據本發明另一實施例的連續逼近式類比數位轉換器的操作方法的流程圖。
S410~S460‧‧‧步驟

Claims (10)

  1. 一種連續逼近式類比數位轉換器，交替操作於一取樣階段及一比較與切換階段，用來將一類比輸入訊號轉換為一數位碼，包含： 一切換電容式數位類比轉換器，包含複數個電容並且用來於該取樣階段取樣該類比輸入訊號，其中該些電容包含一第一電容及一第二電容，該第一電容的電容值與該第二電容的電容值實質上相同，且該第一電容的下板及該第二電容的下板耦接不同的參考電壓； 一比較器，耦接該切換電容式數位類比轉換器，用來於該比較與切換階段比較該切換電容式數位類比轉換器的輸出以產生複數個比較結果； 一連續逼近暫存器，耦接該比較器，用來儲存該些比較結果，其中該些比較結果係構成該數位碼；以及 一控制電路，耦接該連續逼近暫存器及該切換電容式數位類比轉換器，用來： （A）於該取樣階段控制該第一電容的上板及該第二電容的上板耦接該類比輸入訊號； （B）於該取樣階段結束後根據一參考碼控制該第一電容在該比較與切換階段起作用，並且控制該第二電容在該比較與切換階段不起作用；以及 （C）於該比較與切換階段根據該些比較結果切換部分該些電容的端電壓。
  2. 如申請專利範圍第1項所述之連續逼近式類比數位轉換器，其中該控制電路於該步驟（B）係控制該第一電容的上板耦接該比較器，並且控制該第二電容的上板不耦接該比較器。
  3. 如申請專利範圍第1項所述之連續逼近式類比數位轉換器，其中該控制電路於該步驟（B）係控制該第一電容的下板不浮接，並且控制該第二電容的下板浮接。
  4. 如申請專利範圍第1項所述之連續逼近式類比數位轉換器，其中該類比輸入訊號包含一第一訊號成分及一第二訊號成分，該控制電路係於該取樣階段控制該第一電容的上板及該第二電容的上板耦接該第一訊號成分。
  5. 如申請專利範圍第4項所述之連續逼近式類比數位轉換器，其中該切換電容式數位類比轉換器更包含一第三電容及一第四電容，該第一電容、該第二電容、該第三電容及該第四電容具有實質上相同的電容值，且該第一電容的下板及該第三電容的下板於該取樣階段耦接一第一參考電壓，該第二電容的下板及該第四電容的下板於該取樣階段耦接一第二參考電壓，該第一參考電壓不等於該第二參考電壓。
  6. 如申請專利範圍第5項所述之連續逼近式類比數位轉換器，其中該控制電路係於該取樣階段控制該第三電容的上板及該第四電容的上板耦接該第二訊號成分。
  7. 如申請專利範圍第1項所述之連續逼近式類比數位轉換器，更包含： 一輔助類比數位轉換器，耦接該控制電路，用來根據該類比輸入訊號產生該參考碼。
  8. 如申請專利範圍第1項所述之連續逼近式類比數位轉換器，其中該比較器於該步驟（B）之前比較該切換電容式數位類比轉換器的輸出以得到一比較結果，該控制電路更用來： （E）根據該比較結果決定該參考碼。
  9. 如申請專利範圍第8項所述之連續逼近式類比數位轉換器，其中該控制電路更用來： （F）於該步驟（E）及該步驟（B）之間，回復部分該些電容的端電壓。
  10. 一種連續逼近式類比數位轉換器的操作方法，其中該連續逼近式類比數位轉換器交替操作於一取樣階段及一比較與切換階段以將一類比輸入訊號轉換為一數位碼，並且包含一切換電容式數位類比轉換器及一比較器，該切換電容式數位類比轉換器包含複數個電容，該些電容包含一第一電容及一第二電容，該方法包含： （A）於該取樣階段控制該第一電容的上板及該第二電容的上板耦接該類比輸入訊號，其中該第一電容的電容值與該第二電容的電容值實質上相同，且該第一電容的下板及該第二電容的下板耦接不同的參考電壓； （B）於該取樣階段結束後根據一參考碼控制該第一電容在該比較與切換階段起作用，並且控制該第二電容在該比較與切換階段不起作用； （C）該比較器比較該切換電容式數位類比轉換器的輸出以得到複數個比較結果，其中該些比較結果構成係該數位碼；以及 （D）根據該些比較結果切換部分該些電容的端電壓。
TW108120683A 2019-06-14 2019-06-14 連續逼近式類比數位轉換器及其操作方法 TWI685210B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108120683A TWI685210B (zh) 2019-06-14 2019-06-14 連續逼近式類比數位轉換器及其操作方法
US16/815,593 US10862497B1 (en) 2019-06-14 2020-03-11 Successive approximation analog-to-digital converter and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108120683A TWI685210B (zh) 2019-06-14 2019-06-14 連續逼近式類比數位轉換器及其操作方法

Publications (2)

Publication Number Publication Date
TWI685210B true TWI685210B (zh) 2020-02-11
TW202046646A TW202046646A (zh) 2020-12-16

Family

ID=70413276

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108120683A TWI685210B (zh) 2019-06-14 2019-06-14 連續逼近式類比數位轉換器及其操作方法

Country Status (2)

Country Link
US (1) US10862497B1 (zh)
TW (1) TWI685210B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109217874B (zh) * 2018-11-16 2020-11-17 深圳锐越微技术有限公司 余量转移环路、逐次逼近型模数转换器和增益校准方法
CN115967403A (zh) * 2021-10-13 2023-04-14 瑞昱半导体股份有限公司 逐渐逼近寄存器式模拟数字转换装置与信号转换方法
TWI829190B (zh) * 2022-06-08 2024-01-11 新唐科技股份有限公司 用於將單端輸入轉換為差動輸入的轉換電路與其電路系統

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7812757B1 (en) * 2009-06-12 2010-10-12 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Hybrid analog-to-digital converter (ADC) with binary-weighted-capacitor sampling array and a sub-sampling charge-redistributing array for sub-voltage generation
US7965218B2 (en) * 2008-07-29 2011-06-21 Texas Instruments Deutschland Gmbh Sar adc
US8456348B2 (en) * 2011-09-22 2013-06-04 National Taiwan Normal University SAR ADC capable of reducing energy consumption
US8907826B2 (en) * 2012-10-05 2014-12-09 National Chiao Tung University Method for estimating capacitance weight errors and successive approximation analog to digital converter using the same
US9716513B1 (en) * 2016-08-03 2017-07-25 Analog Devices, Inc. Systems and methods for generating a common mode compensation voltage in a SAR ADC
TWI638528B (zh) * 2017-08-29 2018-10-11 瑞昱半導體股份有限公司 資料轉換器及其阻抗匹配的控制方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8581770B2 (en) * 2011-05-04 2013-11-12 Texas Instruments Incorporated Zero-power sampling SAR ADC circuit and method
KR101993139B1 (ko) * 2013-07-24 2019-06-27 한국전자통신연구원 연속 근사 레지스터 아날로그 디지털 컨버터 및 이를 테스트하기 위한 bist 장치의 동작 방법
CN104734716B (zh) * 2013-12-24 2017-12-12 瑞昱半导体股份有限公司 连续逼近暂存式模拟数字转换器及其控制方法
US9154152B1 (en) * 2014-03-14 2015-10-06 Mediatek Inc. Calibration and noise reduction of analog to digital converters
US9847790B2 (en) * 2014-08-28 2017-12-19 Mediatek Inc. Hybrid analog-to-digital converter using digital slope analog-to-digital converter and related hybrid analog-to-digital conversion method thereof
WO2016061784A1 (en) * 2014-10-23 2016-04-28 Lattice Semiconductor Corporation Successive approximation register-based analog-to-digital converter with increased time frame for digital-to-analog capacitor settling
US9608656B2 (en) * 2015-07-30 2017-03-28 National University Of Singapore Symmetrical capacitor arrays succesive approximation register (SAR) analog-to-digital converter (ADC)
US9531400B1 (en) * 2015-11-04 2016-12-27 Avnera Corporation Digitally calibrated successive approximation register analog-to-digital converter
US9998131B1 (en) * 2016-12-14 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid analog-to-digital converter
KR102289432B1 (ko) * 2017-05-02 2021-08-11 에스케이하이닉스 주식회사 연속적인 근사 레지스터 아날로그 디지털 변환 장치
US10581443B2 (en) * 2017-10-30 2020-03-03 Microchip Technology Incorporated Method and apparatus for offset correction in SAR ADC with reduced capacitor array DAC
TWI643462B (zh) * 2017-11-06 2018-12-01 瑞昱半導體股份有限公司 連續漸近暫存器式類比至數位轉換器之位元錯誤率預測電路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7965218B2 (en) * 2008-07-29 2011-06-21 Texas Instruments Deutschland Gmbh Sar adc
US7812757B1 (en) * 2009-06-12 2010-10-12 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Hybrid analog-to-digital converter (ADC) with binary-weighted-capacitor sampling array and a sub-sampling charge-redistributing array for sub-voltage generation
US8456348B2 (en) * 2011-09-22 2013-06-04 National Taiwan Normal University SAR ADC capable of reducing energy consumption
US8907826B2 (en) * 2012-10-05 2014-12-09 National Chiao Tung University Method for estimating capacitance weight errors and successive approximation analog to digital converter using the same
US9716513B1 (en) * 2016-08-03 2017-07-25 Analog Devices, Inc. Systems and methods for generating a common mode compensation voltage in a SAR ADC
TWI638528B (zh) * 2017-08-29 2018-10-11 瑞昱半導體股份有限公司 資料轉換器及其阻抗匹配的控制方法

Also Published As

Publication number Publication date
US10862497B1 (en) 2020-12-08
US20200395951A1 (en) 2020-12-17
TW202046646A (zh) 2020-12-16

Similar Documents

Publication Publication Date Title
US7965218B2 (en) Sar adc
TWI685210B (zh) 連續逼近式類比數位轉換器及其操作方法
US8378863B2 (en) Analog-to-digital converter and correction method thereof
CN109120268B (zh) 一种动态比较器失调电压校准方法
US8514123B2 (en) Compact SAR ADC
US7903018B2 (en) Analog/digital converter assembly and corresponding method
CN110504965B (zh) 一种新型结构的两步式单斜模数转换器
US20180269893A1 (en) Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter
US8477058B2 (en) Successive approximation analog to digital converter with a direct switching technique for capacitor array through comparator output and method thereof
US10432181B2 (en) Data converter and impedance matching control method thereof
CN113497626B (zh) 采用开关电容的信号转换电路
WO2018053788A1 (zh) 一种dac电容阵列、sar型模数转换器及降低功耗的方法
TWI521888B (zh) 連續逼近暫存式類比數位轉換器及其控制方法
US9300312B2 (en) Analog-digital converter
US10826521B1 (en) Successive approximation register analog to digital converter and offset detection method thereof
CN107888190B (zh) 基于非对称型差分电容阵列的逐次逼近型模数转换器
TW201141072A (en) Capacitive voltage divider
CN108880553B (zh) 低功耗自适应交替的逐次逼近型模数转换器及控制方法
TWI698091B (zh) 連續逼近式類比數位轉換器及其操作方法
TWI674761B (zh) 連續逼近暫存器類比數位轉換器的控制電路及控制方法
CN112118009B (zh) 连续逼近式模拟数字转换器及其操作方法
CN112968704B (zh) 基于暂态电容切换方式的逐次逼近型模数转换器量化方法
JP6131102B2 (ja) 逐次比較型ａ／ｄ変換器及びその駆動方法
CN109428571B (zh) 数据转换器及其阻抗匹配的控制方法
CN111327322B (zh) 连续逼近式模数转化器及其操作方法