CN107888190B - 基于非对称型差分电容阵列的逐次逼近型模数转换器 - Google Patents

基于非对称型差分电容阵列的逐次逼近型模数转换器 Download PDF

Info

Publication number
CN107888190B
CN107888190B CN201711247331.5A CN201711247331A CN107888190B CN 107888190 B CN107888190 B CN 107888190B CN 201711247331 A CN201711247331 A CN 201711247331A CN 107888190 B CN107888190 B CN 107888190B
Authority
CN
China
Prior art keywords
capacitor
capacitor array
electrically
switch
array
Prior art date
Application number
CN201711247331.5A
Other languages
English (en)
Other versions
CN107888190A (zh
Inventor
朱樟明
于哲
刘术彬
丁瑞雪
Original Assignee
西安电子科技大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 西安电子科技大学 filed Critical 西安电子科技大学
Priority to CN201711247331.5A priority Critical patent/CN107888190B/zh
Publication of CN107888190A publication Critical patent/CN107888190A/zh
Application granted granted Critical
Publication of CN107888190B publication Critical patent/CN107888190B/zh

Links

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type

Abstract

本发明涉及一种基于非对称型差分电容阵列的逐次逼近型模数转换器,包括采样保持电路、比较器和逻辑控制模块,所述采样保持电路包括非对称型差分电容阵列和采样开关模块。非对称型差分电容阵列的第一输入端通过单刀双置开关选择性电连接共模电压端和接地端,第二输入端电连接采样开关模块的输出端,第三输入端电连接逻辑控制模块的第一输出端,输出端电连接比较器;采样开关模块的第一输入端和第二输入端分别电连接模拟信号负输入端和模拟信号正输入端;比较器的输出端电连接逻辑控制模块的输入端。本发明的逐次逼近型模数转换器能有效节约功耗,减少电容面积并降低设计难度。

Description

基于非对称型差分电容阵列的逐次逼近型模数转换器

技术领域

本发明属于模数转换技术领域,具体涉及一种基于非对称型差分电容阵列的逐次逼近型模数转换器。

背景技术

目前随着可穿戴设备的推广和精密生物仪器的发展,逐次逼近型模数转换器因其结构简单,低功耗等优点而被广泛应用。由于逐次逼近模数转换器不需要诸如运算放大器等线性增益模块,使其能够较好地适应特征尺寸减小和电源电压降低的工艺演化趋势。随着工艺的进步,逐次逼近型模数转换器所能达到的转换速率已增加到数百兆,从而可以和流水线型模数转换器媲美。

逐次逼近型模数转换器一般为电容式结构,其主要功耗来源于电容阵列采样和切换过程中所消耗的能量。对于传统的基于电容阵列的逐次逼近型模数转换器,由于电容阵列具有相对较大的面积,导致了精度无法做到很高,并且会引起功耗增加的问题。

发明内容

为了解决现有技术中存在的上述问题,本发明提供了一种基于非对称型差分电容阵列的逐次逼近型模数转换器。

具体地,本发明的一个实施例提供了一种基于非对称型差分电容阵列的逐次逼近型模数转换器,包括采样保持电路11、比较器12和逻辑控制模块13,所述采样保持电路11包括非对称型差分电容阵列110和采样开关模块111,其中,

所述非对称型差分电容阵列110的第一输入端通过单刀双置开关S3选择性电连接共模电压端Vcm和接地端gnd,第二输入端电连接所述采样开关模块111的输出端,第三输入端电连接所述逻辑控制模块13的第一输出端,所述非对称型差分电容阵列110的输出端电连接所述比较器12的输入端;

所述采样开关模块111的第一输入端和第二输入端分别电连接模拟信号负输入端Vin和模拟信号正输入端Vip;

所述比较器12的输出端电连接所述逻辑控制模块13的输入端;

所述逻辑控制模块13的第二输出端用于输出所述比较器12的比较结果的数字输出码。

在本发明的一个实施例中,所述采样开关模块111包括第一采样开关S1和第二采样开关S2,其中,

所述第一采样开关S1电连接于所述模拟信号正输入端Vip与所述非对称型差分电容阵列110之间;

所述第二采样开关S2电连接于所述模拟信号负输入端Vin与所述非对称型差分电容阵列110之间。

在本发明的一个实施例中,所述非对称型差分电容阵列110包括p电容阵列Cp和n电容阵列Cn,所述单刀双置开关S3包括第一单刀双置开关S31和第二单刀双置开关S32,其中,

所述p电容阵列Cp的第一输入端通过所述第一单刀双置开关S31选择性电连接共模电压端Vcm和接地端gnd,所述p电容阵列Cp的第二输入端通过所述第一采样开关S1电连接所述模拟信号正输入端Vip,所述p电容阵列Cp的第三输入端电连接至所述逻辑控制模块13的输出端;

所述n电容阵列Cn的第一输入端通过所述第二单刀双置开关S32选择性电连接共模电压端Vcm和接地端gnd,所述n电容阵列Cn的第二输入端通过所述第二采样开关S2电连接所述模拟信号负输入端Vin,所述n电容阵列Cn的第三输入端电连接至所述逻辑控制模块13的输出端。

在本发明的一个实施例中,所述n电容阵列Cn包括并联于所述采样开关S2与所述第二单刀双置开关S32之间的N-1位上电容组C0 up,n-CN-2 up,n和N-1位下电容组C0 down,n-CN-2 down,n,其中,

所述N-1位上电容组C0 up,n-CN-2 up,n的第0位上电容组C0 up,n和第1位上电容组C1 up,n均包括一个电容单元,电容值分别为C和2C;第N-2位上电容组CN-2 up,n为二进制电容组,包括N-2个电容单元,所述N-2个电容单元的电容值为2N-3C....4C、2C、2C,其中,N≧4;

所述N-1位下电容组C0 down,n-CN-2 down,n与所述N-1位上电容组C0 up,n-CN-2 up,n中对应的电容单元具有相同的电容值。

在本发明的一个实施例中,所述n电容阵列Cn中的每个电容单元包括一个电容CU和一个开关S4,其所有电容单元均并联于所述第二采样开关S2与所述第二单刀双置开关S32之间。

在本发明的一个实施例中,所述p电容阵列Cp包括并联于所述采样开关S1与所述第一单刀双置开关S31之间的N-2位上电容组C0 up,p-CN-3 up,p和N-2位下电容组C0 down,p-CN-3 down,p,其中,

所述N-2位上电容组C0 up,p-CN-3 up,p的第0位上电容组C0 up,p和第1位上电容组C1 up,p均包括一个电容单元,电容值分别为C和2C;第N-3位上电容组CN-3 up,p为二进制电容组,包括N-3个电容单元,电容值为2N-4C....4C、2C、2C,其中,N≧5;

所述N-2位下电容组C0 down,p-CN-3 down,p与所述N-2位上电容组C0 up,p-CN-3 up,p中对应的电容单元具有相同的电容值。

在本发明的一个实施例中,所述p电容阵列Cp中的每个电容单元包括一个电容CU和一个开关S4,其所有电容单元均并联于所述第一采样开关S1与所述第一单刀双置开关S31之间。

在本发明的一个实施例中,所述基于非对称型差分电容阵列的逐次逼近型模数转换器还包括锁存器14,其电连接所述逻辑控制模块13的输出端,用于存储所述逻辑控制模块13的输出结果。

与现有技术相比,本发明的有益效果在于:

1、本发明的基于非对称型差分电容阵列的逐次逼近型模数转换器采用了非对称型电容阵列结构,移除了P电容阵列一侧的最高位电容,相对于传统电容阵列来说节省了电容和面积。

2、本发明采用了闭环电荷再分配技术,使得开关时序切换功耗为0,实现了零电压切换功耗。

3、本发明通过结合闭环电荷再分配技术与非对称型电容阵列的结构,相对于传统差分电容阵列,减少了电容面积,同时降低了逐次逼近型数模转换器的功耗。

附图说明

为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种基于非对称型差分电容阵列的逐次逼近型模数转换器的逻辑示意图;

图2是本发明实施例提供的一种基于非对称型差分电容阵列的逐次逼近型模数转换器的结构示意图;

图3是本发明实施例提供的一种n电容阵列的结构示意图;

图4是本发明实施例提供的一种基于非对称型差分电容阵列的逐次逼近型模数转换器的结构示意图;

图5至图8是本发明实施例提供的一种应用于4位逐次逼近型模数转换器的非对称型差分电容阵列的工作原理图,其中,E=0代表能量消耗为零。

具体实施方式

为了使本发明要解决的技术问题、技术方案和优点更加清楚,下面将结合附图及具体实施例进行详细描述。

实施例一:

请参见图1,图1是本发明实施例提供的一种基于非对称型差分电容阵列的逐次逼近型模数转换器的逻辑示意图。本实施例的基于非对称型差分电容阵列的逐次逼近型模数转换器包括采样保持电路11、比较器12和逻辑控制模块13。采样保持电路11包括非对称型差分电容阵列110和采样开关模块111,其中,非对称型差分电容阵列110的第一输入端通过单刀双置开关S3选择性电连接共模电压端Vcm和接地端gnd,非对称型差分电容阵列110的第二输入端电连接采样开关模块111的输出端,非对称型差分电容阵列110的第三输入端电连接逻辑控制模块13的第一输出端,非对称型差分电容阵列110的输出端电连接比较器12的输入端;采样开关模块111的第一输入端和第二输入端分别电连接模拟信号负输入端Vin和模拟信号正输入端Vip,所述模拟输入信号经过采样开关模块111产生保持信号。比较器12用于比较所述保持信号与所述电容阵列产生的信号,其输出端电连接逻辑控制模块13的输入端。

逻辑控制模块13的第一输出端电连接非对称型差分电容阵列110的第三输入端,其第二输出端用于输出比较器12的比较结果的数字输出码。

请参见图2,图2是本发明实施例提供的一种基于非对称型差分电容阵列的逐次逼近型模数转换器的结构示意图。在本实施例中,采样开关模块111包括第一采样开关S1和第二采样开关S2,其中,第一采样开关S1电连接于模拟信号正输入端Vip与非对称型差分电容阵列110之间;第二采样开关S2电连接于模拟信号负输入端Vin与非对称型差分电容阵列110之间。

此外,在本实施例中,非对称型差分电容阵列110包括p电容阵列Cp和n电容阵列Cn;单刀双置开关S3包括第一单刀双置开关S31和第二单刀双置开关S32。p电容阵列Cp的第一输入端通过第一单刀双置开关S31选择性电连接共模电压端Vcm和接地端gnd,第二输入端通过第一采样开关S1电连接模拟信号正输入端Vip,第三输入端电连接至逻辑控制模块13的输出端。n电容阵列Cn的第一输入端通过第二单刀双置开关S32选择性电连接共模电压端Vcm和接地端gnd,第二输入端通过第二采样开关S2电连接模拟信号负输入端Vin,第三输入端电连接至逻辑控制模块13的输出端。

本实施例的基于非对称型差分电容阵列的逐次逼近型模数转换器采用了闭环电荷再分配技术,使得开关时序切换功耗为0,实现了零电压切换功耗。

实施例二:

请参见图3,图3是本发明实施例提供的一种n电容阵列的结构示意图。

如图3所示,n电容阵列Cn包括并联于采样开关S2与第二单刀双置开关S32之间的N-1位上电容组C0 up,n至CN-2 up,n和N-1位下电容组C0 down,n至CN-2 down,n,其中,N-1位上电容组C0 up ,n至CN-2 up,n的第0位上电容组C0 up,n和第1位上电容组C1 up,n均包括一个电容单元,电容值分别为C和2C;第N-2位上电容组CN-2 up,n为二进制电容组,包括N-2个电容单元,所述N-2个电容单元的电容值为2N-3C....4C、2C、2C,其中,N≧4。值得注意的是,第2位上电容组C2 up,n至第N-2位上电容组CN-2 up,n中的每个上电容组的最小电容单元的电容值均为2C,其余电容单元的电容值按照二进制加权排列。例如,第2位上电容组C2 up,n包括两个电容单元,其电容值分别为2C和2C;第3位上电容组C3 up,n包括三个电容单元,其电容值分别为4C(22C)、2C和2C;第4位上电容组C4 up,n包括四个电容单元,其电容值分别为8C(23C)、4C(22C)、2C和2C,其余为上电容组以此类推。此外,所述N-1位下电容组C0 down,n至CN-2 down,n与所述N-1位上电容组C0 up,n至CN-2 up,n中对应的电容单元具有相同的电容值。

在本实施例中,n电容阵列Cn中的每个电容单元包括一个电容CU和一个开关S4,其所有电容单元均并联于第二采样开关S2与第二单刀双置开关S32之间。

请参见图4,图4是本发明实施例提供的一种基于非对称型差分电容阵列的逐次逼近型模数转换器的结构示意图。p电容阵列Cp包括并联于采样开关S1与第一单刀双置开关S31之间的N-2位上电容组C0 up,p至CN-3 up,p和N-2位下电容组C0 down,p至CN-3 down,p,其中,N-2位上电容组C0 up,p至CN-3 up,p的第0位电容组C0 up,p和第1位电容组C1 up,p均包括一个电容单元,电容值分别为C和2C;第N-3位电容组CN-3 up,p为二进制电容组,包括N-3个电容单元,电容值为2N- 4C....4C、2C、2C,其中,N≧5。值得注意的是,第2位上电容组C2 up,p至第N-3位上电容组CN-3 up,p中的每个上电容组的最小电容单元的电容值均为2C,其余电容单元的电容值按照二进制加权排列。例如,第2位上电容组C2 up,p包括两个电容单元,其电容值分别为2C和2C;第3位上电容组C3 up,p包括三个电容单元,其电容值分别为4C(22C)、2C和2C;第4位上电容组C4 up,p包括四个电容单元,其电容值分别为8C(23C)、4C(22C)、2C和2C,其余为上电容组以此类推。进一步地,所述N-2位下电容组C0 down,p至CN-3 down,p与所述N-2位上电容组C0 up,p至CN-3 up,p中对应的电容单元具有相同的电容值。

在本实施例中,p电容阵列Cp中的每个电容单元包括一个电容CU和一个开关S4,其所有电容单元均并联于第一采样开关S1与第二单刀双置开关S31之间。

此外,在本实施例中,所述基于非对称型差分电容阵列的逐次逼近型模数转换器还包括锁存器14,其电连接所述逻辑控制模块13的输出端,用于存储所述逻辑控制模块13的输出结果。

进一步地,在上述实施方式的基础上,本发明提供的基于非对称型差分电容阵列的逐次逼近型模数转换器的各个组件具体用于执行如下操作:

首先,采样保持电路11接收来自模拟信号负输入端Vin和模拟信号正输入端Vip的模拟输入信号SVip和SVin并处理以得到保持信号;随后非对称差分电容阵列110根据逻辑控制模块13进行开关操作,初始阶段,p电容阵列Cp的上电容组C0 up,p至CN-3 up,p连接至接地端gnd,下电容组C0 down,p至CN-3 down,p连接至共模电压端Vcm;n电容阵列Cn的上电容组C0 up,n至CN-2 up,n连接至接地端gnd,下电容组C0 down,n至CN-2 down,n连接至共模电压端Vcm。在采样阶段中,第一采样开关S1和第二采样开关S2闭合;采样结束后,第一采样开关S1和第二采样开关S2断开。此时,电容组C0 up,p、C0 down,p、C0 up,n和C0 down,n中的开关S4接通,而其它电容组中的开关S4均断开,即,将这些电容组中的电容KU置于浮动状态float,随后,比较器12比较两输入端的信号大小,得到第一次比较的结果。

根据第一次的比较结果,若为1,即Svip>Svin,则p电容阵列Cp的最低位电容的下电容C0 down,p的下极板由连接共模电压端Vcm切换到连接接地端gnd,n电容阵列Cn的最低位电容C0 up,n和C0 down,n的下极板均连接共模电压端Vcm;若第一次比较结果为0,即Svip<Svin,则p电容阵列Cp的最低位电容的上电容C0 up,p从连接接地端gnd切换至连接共模电压端Vcm,n电容阵列Cn的最低位电容C0 up,n和C0 down,n的下极板均连接接地端gnd;随后,比较器12比较两输入端的信号得到第二次比较的结果。

从第三次到第N-1次的比较中,p电容阵列Cp和n电容阵列Cn只连接到相同的参考电压,即仅连接共模电压端Vcm或接地端gnd。从最高位电容组开始,根据前一位的比较结果,将同一位电容组中的两个最大电容(包括上电容组的最大电容和下电容组的最大电容)的其中之一连接该参考电压,该电容组该边的其余低位电容随着每一次比较的进行依次连接到该参考电压。下一次比较时则选择下一个电容组依照此规则进行操作。例如,在第m次(3≤m≤N-1)比较中,若前一位结果为1,则选择CN-(m-1) down,p和CN-(m-1) up,n的最高位电容由浮动状态切换到连接参考电压;若为0,则选择CN-(m-1) up,p和CN-(m-1) down,n的最高位电容由浮动状态切换到连接参考电压。此后每进行一次比较,就按照先后顺序逐次将CN-(m-1) down,p和CN-(m-1) up,n或CN-(m-1) up,p和CN-(m-1) down,n中的较低位电容连接到该参考电压。但n电容阵列Cn的最高位电容组CN-2 up,n和CN-2 down,n的最低位电容不需要连接到参考电压。完成参考电压切换之后,比较器比较两输入端的信号大小得到第m次比较的结果。

最后一位比较时,根据前一位结果,低电位一端电容阵列保持不变,而高电位一端电容阵列通过控制开关使输出电压比前次比较时该阵列的输出电压减少1/2N-1Vref。以此方式得到全部位数的比较结果。其中,Vref为参考电压,Vref=2Vcm。

本实施例的基于非对称型差分电容阵列的逐次逼近型模数转换器相较于传统电容阵列,减小了电容面积,通过逐次逼近控制逻辑来实施电容电位的开关切换时序,进一步降低了逐次逼近数模转换器的功耗。

实施例三:

请一并参见图5至图8,图5至图8是本发明实施例提供的一种应用于4位逐次逼近型模数转换器的非对称型差分电容阵列的工作原理图。本实施例以4位逐次逼近型模数转换器为例具体说明本发明的基于非对称型差分电容阵列的逐次逼近型模数转换器的工作原理。

(1)模拟输入信号SVip和SVin经过采样保持电路11得到保持信号,此时p电容阵列Cp的上电容连接方式为(gnd,gnd),下电容连接方式为(Vcm,Vcm);n电容阵列Cn的上电容连接方式为(gnd,gnd,gnd,gnd),下电容连接方式为(Vcm,Vcm,Vcm,Vcm)。采样完毕后采样开关关闭。

(2)随后,p电容阵列Cp的上电容连接方式切换为(float,gnd),下电容连接方式切换为(float,Vcm);n电容阵列Cn的上电容连接方式切换为(float,float,float,gnd),下电容连接方式切换为(float,float,float,Vcm)。比较器12比较两输入端的输入信号大小得到第一次比较结果B1。

(3)根据B1的结果,若B1=1,即SVip>SVin,则p电容阵列Cp的下电容连接方式切换为(float,gnd),n电容阵列Cn的上电容连接方式切换为(float,float,float,Vcm)。电容阵列开始电荷重分配,当电荷重分配完成后,比较器12比较SVip与SVin+1/2Vref的大小,得到第二次比较结果B2,其中,若SVip>SVin+1/2Vref,则B2=1,若SVip<SVin+1/2Vref,则B2=0。其中,Vcm为共模电压,Vref为基准电压,Vcm=1/2Vref。

(4)根据B1的结果,若B1=0,即SVip<SVin,则p电容阵列Cp的上电容连接方式切换为(float,Vcm),n电容阵列Cn的下电容连接方式切换为(float,float,float,gnd)。电容阵列开始电荷重分配,当电荷重分配完成后,比较器12比较SVip与SVin-1/2Vref的大小,得到第二次比较结果B2,在此,若SVip>SVin-1/2Vref,则B2=1,若SVip<SVin-1/2Vref,则B2=0。

(5)根据前两次比较的结果,若B1B2=11,则p电容阵列Cp的下电容连接方式切换为(gnd,gnd),n电容阵列Cn的上电容连接方式切换为(Vcm,float,float,Vcm)。电容阵列开始电荷重分配,当电荷重分配完成后,比较器12比较SVip与SVin+3/4Vref的大小,得到第三次比较结果B3,在此,若SVip>SVin+3/4Vref,则B3=1,若SVip<SVin+3/4Vref,则B3=0。

(6)根据前两次比较的结果,若B1B2=10,则p电容阵列Cp的上电容连接方式切换为(gnd,gnd),n电容阵列Cn的下电容连接方式切换为(Vcm,float,float,Vcm)。电容阵列开始电荷重分配,当电荷重分配完成后,比较器12比较SVip与SVin+1/4Vref的大小,得到第三次比较结果B3,在此,若SVip>SVin+1/4Vref,则B3=1,若SVip<SVin+1/4Vref,则B3=0。

(7)根据前两次比较的结果,若B1B2=01,则p电容阵列Cp的下电容连接方式切换为(Vcm,Vcm),n电容阵列Cn的上电容连接方式切换为(gnd,float,float,gnd)。电容阵列开始电荷重分配,当电荷重分配完成后,比较器12比较SVip与SVin-1/4Vref的大小,得到第三次比较结果B3,在此,若SVip>SVin-1/4Vref,则B3=1,若SVip<SVin-1/4Vref,则B3=0。

(8)根据前两次比较的结果,若B1B2=00,将p电容阵列Cp的上电容连接方式切换为(Vcm,Vcm),将n电容阵列Cn的下电容连接方式切换为(gnd,float,float,gnd)。电容阵列开始电荷重分配,当电荷重分配完成后,比较器12比较SVip与SVin-3/4Vref的大小,得到第三次比较结果B3,在此,若SVip>SVin-3/4Vref,则B3=1,若SVip<SVin-3/4Vref,则B3=0。

(9)根据前三次比较的结果,若B1B2B3=111,则p电容阵列Cp的上电容连接方式切换为(float,float)。电容阵列开始电荷重分配,当电荷重分配完成后,比较器12比较SVip与SVin+7/8Vref的大小,得到第四次比较结果B4,在此,若SVip>SVin+7/8Vref,则B4=1,若SVip<SVin+7/8Vref,则B4=0。

(10)根据前三次比较的结果,若B1B2B3=110,则n电容阵列Cn的下电容连接方式切换为(float,float,Vcm,Vcm)。电容阵列开始电荷重分配,当电荷重分配完成后,比较器12比较SVip与SVin+5/8Vref的大小,得到第四次比较结果B4,在此,若SVip>SVin+5/8Vref,则B4=1,若SVip<SVin+5/8Vref,则B4=0。

(11)根据前三次比较的结果,若B1B2B3=101,将p电容阵列Cp的下电容连接方式切换为(gnd,gnd)。电容阵列开始电荷重分配,当电荷重分配完成后,比较器12比较SVip与SVin+3/8Vref的大小,得到第四次比较结果B4,在此,若SVip>SVin+3/8Vref,则B4=1,若SVip<SVin+3/8Vref,则B4=0。

(12)根据前三次比较的结果,若B1B2B3=100,将n电容阵列Cn的上电容连接方式切换为(float,float,float,gnd)。电容阵列开始电荷重分配,当电荷重分配完成后,比较器12比较SVip与SVin+1/8Vref的大小,得到第四次比较结果B4,在此,若SVip>SVin+1/8Vref,则B4=1,若SVip<SVin+1/8Vref,则B4=0。

(13)根据前三次比较的结果,若B1B2B3=011,将p电容阵列Cp的上电容连接方式切换为(float,gnd)。电容阵列开始电荷重分配,当电荷重分配完成后,比较器12比较SVip与SVin-1/8Vref的大小,得到第四次比较结果B4,在此,若SVip>SVin-1/8Vref,则B4=1,若SVip<SVin-1/8Vref,则B4=0。

(14)根据前三次比较的结果,若B1B2B3=010,将n电容阵列Cn的上电容连接方式切换为(float,float,gnd,float),将n电容阵列Cn的下电容连接方式切换为(float,float,gnd,float)。电容阵列开始电荷重分配,当电荷重分配完成后,比较器比较SVip与SVin-3/8Vref的大小,得到第四次比较结果B4,在此,若SVip>SVin-3/8Vref,则B4=1,若SVip<SVin-3/8Vref,则B4=0。

(15)根据前三次比较的结果,若B1B2B3=001,将p电容阵列Cp的下电容连接方式切换为(Vcm,Vcm)。电容阵列开始电荷重分配,当电荷重分配完成后,比较器比较SVip与SVin-5/8Vref的大小,得到第四次比较结果B4,在此,若SVip>SVin-5/8Vref,则B4=1,若SVip<SVin-5/8Vref,则B4=0。

(16)根据前三次比较的结果,若B1B2B3=000,将n电容阵列Cn的上电容连接方式切换为(float,float,float,float),将n电容阵列Cn的下电容连接方式切换为(gnd,gnd,gnd,gnd)。电容阵列开始电荷重分配,当电荷重分配完成后,比较器比较SVip与SVin-7/8Vref的大小,得到第四次比较结果B4,在此,若SVip>SVin-7/8Vref,则B4=1,若SVip<SVin-7/8Vref,则B4=0。

由于使用了闭环电荷重分配技术,上述所有比较过程中的能量消耗均为0,即如图5至图8所示,E=0。

本实施例通过结合闭环电荷再分配技术与非对称型电容阵列的结构,相对于传统差分电容阵列,减少了电容面积,同时降低了逐次逼近型数模转换器的功耗。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (5)

1.一种基于非对称型差分电容阵列的逐次逼近型模数转换器,其特征在于,包括采样保持电路11、比较器12和逻辑控制模块13,所述采样保持电路11包括非对称型差分电容阵列110和采样开关模块111,其中,
所述非对称型差分电容阵列110的第一输入端通过单刀双置开关S3选择性电连接共模电压端Vcm和接地端gnd,第二输入端电连接所述采样开关模块111的输出端,第三输入端电连接所述逻辑控制模块13的第一输出端,所述非对称型差分电容阵列110的输出端电连接所述比较器12的输入端;
所述采样开关模块111的第一输入端和第二输入端分别电连接模拟信号负输入端Vin和模拟信号正输入端Vip;
所述比较器12的输出端电连接所述逻辑控制模块13的输入端;
所述逻辑控制模块13的第二输出端用于输出所述比较器12的比较结果的数字输出码;
所述采样开关模块111包括第一采样开关S1和第二采样开关S2,其中,
所述第一采样开关S1电连接于所述模拟信号正输入端Vip与所述非对称型差分电容阵列110之间;
所述第二采样开关S2电连接于所述模拟信号负输入端Vin与所述非对称型差分电容阵列110之间;
所述非对称型差分电容阵列110包括p电容阵列Cp和n电容阵列Cn,所述单刀双置开关S3包括第一单刀双置开关S31和第二单刀双置开关S32,其中,
所述p电容阵列Cp的第一输入端通过所述第一单刀双置开关S31选择性电连接共模电压端Vcm和接地端gnd,所述p电容阵列Cp的第二输入端通过所述第一采样开关S1电连接所述模拟信号正输入端Vip,所述p电容阵列Cp的第三输入端电连接至所述逻辑控制模块13的输出端;
所述n电容阵列Cn的第一输入端通过所述第二单刀双置开关S32选择性电连接共模电压端Vcm和接地端gnd,所述n电容阵列Cn的第二输入端通过所述第二采样开关S2电连接所述模拟信号负输入端Vin,所述n电容阵列Cn的第三输入端电连接至所述逻辑控制模块13的输出端;
所述n电容阵列Cn包括并联于所述第二采样开关S2与所述第二单刀双置开关S32之间的N-1位上电容组C0 up,n-CN-2 up,n和N-1位下电容组C0 down,n-CN-2 down,n,其中,
所述N-1位上电容组C0 up,n-CN-2 up,n的第0位上电容组C0 up,n和第1位上电容组C1 up,n均包括一个电容单元,电容值分别为C和2C;第N-2位上电容组CN-2 up,n为二进制电容组,包括N-2个电容单元,所述N-2个电容单元的电容值为2N-3C....4C、2C、2C,其中,N≧4;
所述N-1位下电容组C0 down,n-CN-2 down,n与所述N-1位上电容组C0 up,n-CN-2 up,n中对应的电容单元具有相同的电容值。
2.根据权利要求1所述的基于非对称型差分电容阵列的逐次逼近型模数转换器,其特征在于,
所述n电容阵列Cn中的每个电容单元包括一个电容CU和一个开关S4,其所有电容单元均并联于所述第二采样开关S2与所述第二单刀双置开关S32之间。
3.根据权利要求1所述的基于非对称型差分电容阵列的逐次逼近型模数转换器,其特征在于,
所述p电容阵列Cp包括并联于所述第一采样开关S1与所述第一单刀双置开关S31之间的N-2位上电容组C0 up,p-CN-3 up,p和N-2位下电容组C0 down,p-CN-3 down,p,其中,
所述N-2位上电容组C0 up,p-CN-3 up,p的第0位上电容组C0 up,p和第1位上电容组C1 up,p均包括一个电容单元,电容值分别为C和2C;第N-3位上电容组CN-3 up,p为二进制电容组,包括N-3个电容单元,电容值为2N-4C....4C、2C、2C,其中,N≧5;
所述N-2位下电容组C0 down,p-CN-3 down,p与所述N-2位上电容组C0 up,p-CN-3 up,p中对应的电容单元具有相同的电容值。
4.根据权利要求3所述的基于非对称型差分电容阵列的逐次逼近型模数转换器,其特征在于,
所述p电容阵列Cp中的每个电容单元包括一个电容CU和一个开关S4,其所有电容单元均并联于所述第一采样开关S1与所述第一单刀双置开关S31之间。
5.根据权利要求1至4中任一项所述的基于非对称型差分电容阵列的逐次逼近型模数转换器,其特征在于,所述逐次逼近型模数转换器还包括锁存器14,所述锁存器14电连接所述逻辑控制模块13的输出端,用于存储所述逻辑控制模块13的输出结果。
CN201711247331.5A 2017-12-01 2017-12-01 基于非对称型差分电容阵列的逐次逼近型模数转换器 CN107888190B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711247331.5A CN107888190B (zh) 2017-12-01 2017-12-01 基于非对称型差分电容阵列的逐次逼近型模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711247331.5A CN107888190B (zh) 2017-12-01 2017-12-01 基于非对称型差分电容阵列的逐次逼近型模数转换器

Publications (2)

Publication Number Publication Date
CN107888190A CN107888190A (zh) 2018-04-06
CN107888190B true CN107888190B (zh) 2020-09-25

Family

ID=61776463

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711247331.5A CN107888190B (zh) 2017-12-01 2017-12-01 基于非对称型差分电容阵列的逐次逼近型模数转换器

Country Status (1)

Country Link
CN (1) CN107888190B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105049051A (zh) * 2015-07-28 2015-11-11 青岛歌尔声学科技有限公司 一种逐次逼近型模数转换电路及具该电路的电子设备
CN105187065A (zh) * 2015-07-17 2015-12-23 西安邮电大学 逐次逼近adc超低功耗电容阵列及其逻辑控制方法
CN105375925A (zh) * 2015-11-30 2016-03-02 上海华虹宏力半导体制造有限公司 伪差分电容型逐次逼近模数转换器
US9287891B1 (en) * 2015-01-20 2016-03-15 Mediatek Inc. Successive approximation register analog to digital converters

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008035215B4 (de) * 2008-07-29 2010-09-09 Texas Instruments Deutschland Gmbh Elektronisches Bauelement und Verfahren zur Analog-Digital-Wandlung unter Verwendung von sukzessiver Approximation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9287891B1 (en) * 2015-01-20 2016-03-15 Mediatek Inc. Successive approximation register analog to digital converters
CN105187065A (zh) * 2015-07-17 2015-12-23 西安邮电大学 逐次逼近adc超低功耗电容阵列及其逻辑控制方法
CN105049051A (zh) * 2015-07-28 2015-11-11 青岛歌尔声学科技有限公司 一种逐次逼近型模数转换电路及具该电路的电子设备
CN105375925A (zh) * 2015-11-30 2016-03-02 上海华虹宏力半导体制造有限公司 伪差分电容型逐次逼近模数转换器

Also Published As

Publication number Publication date
CN107888190A (zh) 2018-04-06

Similar Documents

Publication Publication Date Title
JP6081048B2 (ja) A/d変換器
US9106243B2 (en) Successive approximation analog-to-digital converter and method of analog-to-digital conversion
JP5072607B2 (ja) A/d変換装置
US7612700B2 (en) Pipeline type A/D converter apparatus provided with precharge circuit for precharging sampling capacitor
US9331706B1 (en) High-speed analog-to-digital conversion system with flash assisted parallel SAR architecture
KR101927272B1 (ko) 연속 근사 레지스터 아날로그 디지털 컨버터
US7023372B1 (en) Method and apparatus for segmented, switched analog/digital converter
CN1255951C (zh) 高精度数字/模拟变换电路
US8912940B2 (en) String DAC charge boost system and method
US7746262B2 (en) Coding method for digital to analog converter of a SAR analog to digital converter
WO2016061784A1 (en) Successive approximation register-based analog-to-digital converter with increased time frame for digital-to-analog capacitor settling
US8537045B2 (en) Pre-charged capacitive digital-to-analog converter
US9041580B2 (en) Solid-state imaging apparatus and semiconductor device
US7215274B2 (en) Reference voltage pre-charge in a multi-step sub-ranging analog-to-digital converter
JP4836670B2 (ja) パイプライン型a/dコンバータ
US8860600B1 (en) Successive-approximation-register analog-to-digital converter for programmably amplifying amplitude of input signal and method thereof
KR101201892B1 (ko) 의사 차동 병합 커패시터 스위칭 디지털-아날로그 변환기
US20030123646A1 (en) Error correction architecture to increase speed and relax current drive requirements of SAR ADC
US8508400B2 (en) Successive approximation register analog to digital converter and conversion method thereof
JP4806021B2 (ja) アナログ・ディジタル変換器
CN104040898B (zh) 电荷再分配数模转换器
US7535391B1 (en) Analog-to-digital converter having random capacitor assignment and method thereof
US10171096B2 (en) Pipelined SAR with TDC converter
US8952836B2 (en) Pipeline analog-to-digital converter
US8456348B2 (en) SAR ADC capable of reducing energy consumption

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant