CN109802679B - 一种基于电源电压的超低功耗逐次逼近模数转换器 - Google Patents

Abstract

本发明涉及一种基于电源电压的超低功耗逐次逼近模数转换器，包括：第一采样单元、第一控制逻辑单元、第二采样单元、第二控制逻辑单元、自举开关K1、自举开关K2和比较器；其中，比较器的正向输入端分别连接第一采样单元和自举开关K1；比较器的反向输入端分别连接第二采样单元和自举开关K2；比较器的输出端分别连接第一控制逻辑单元和第二控制逻辑单元；第一控制逻辑单元分别连接自举开关K1和第一采样单元；第二控制逻辑单元分别连接自举开关K2和第二采样单元。本发明提供的基于电源电压的超低功耗逐次逼近模数转换器避免了使用共模电压，从而消除了共模电压产生的电路功耗；同时进一步减少了逐次逼近型模数转换器的功耗。

Description

一种基于电源电压的超低功耗逐次逼近模数转换器

技术领域

本发明属于集成电路技术领域，具体涉及一种基于电源电压的超低功耗逐次逼近模数转换器。

背景技术

逐次逼近型模数转换器(SAR ADC，successive approximation register Analogto Digital)，是在每一次转换过程中，通过遍历所有的量化值并将其转化为模拟值，将输入信号与其逐一比较，最终得到要输出的数字信号。由于逐次逼近型模数转换器的结构简单，功耗低等优点，因此，逐次逼近型模数转换器在可穿戴设备和医疗器械等低功耗需求领域被广泛采用。

近些年数字技术的飞速发展导致了各种系统对模数转换器的要求也越来越高，新型的模数转换技术不断涌现。随着可穿戴设备的推广和精密的生物仪器的发展，逐次逼近型模数转换器凭借结构简单，功耗低等优点，得到广泛的应用。目前，以电荷再分配为基础的电容阵列广泛应用于逐次逼近型模数转换器，因为它们不消耗静态电流，提供高精度，并且与现代CMOS工艺兼容。随着工艺的发展，晶体管电路所消耗的功耗越来越低，相比之下，电容阵列的采样和切换成为了逐次逼近型模数转换器功耗的主要来源之一。传统的逐次逼近型模数转换器拥有较大的功耗，而且近些年对低功耗的绝大部分研究是基于共模电压(VCM)的基础上的，这会增加一部分电路来产生共模电压(VCM)，此电路也产生很大一部分功耗。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种基于电源电压的超低功耗逐次逼近模数转换器。本发明要解决的技术问题通过以下技术方案实现：

本发明实施例提供了一种基于电源电压的超低功耗逐次逼近模数转换器，包括：第一采样单元、第一控制逻辑单元、第二采样单元、第二控制逻辑单元、自举开关K1、自举开关K2和比较器；其中，

所述比较器的正向输入端分别连接所述第一采样单元和所述自举开关K1；

所述比较器的反向输入端分别连接所述第二采样单元和所述自举开关K2；

所述比较器的输出端分别连接所述第一控制逻辑单元和所述第二控制逻辑单元；

所述第一控制逻辑单元分别连接所述自举开关K1和所述第一采样单元；

所述第二控制逻辑单元分别连接所述自举开关K2和所述第二采样单元。

在本发明的一个实施例中，所述第一采样单元包括：开关组K_n、电容阵列C_n、电容阵列C_p、开关组K_p；其中，

所述自举开关K1、所述电容阵列C_n的上极板和所述电容阵列C_p的上极板连接至所述比较器的正向输入端；

所述电容阵列C_n的下极板通过所述开关组K_n连接至参考电压端；

所述电容阵列C_p的下极板通过所述开关组K_p连接至所述参考电压端或所述比较器的输入端；

所述开关组K_n和所述开关组K_p连接至所述第一控制逻辑单元。

在本发明的一个实施例中，所述第二采样单元包括：开关组K_q、电容阵列C_q、电容阵列C_r、开关组K_r；其中，

所述自举开关K2、所述电容阵列C_q的上极板和所述电容阵列C_r的上极板连接至所述比较器的反向输入端；

所述电容阵列C_q的下极板通过所述开关组K_q连接至所述参考电压端或所述比较器的输入端；

所述电容阵列C_r的下极板通过所述开关组K_r连接至所述参考电压端；

所述开关组K_q和所述开关组K_r连接至所述第二控制逻辑单元。

在本发明的一个实施例中，所述参考电压包括：电源电压Vref和地电压GND。

在本发明的一个实施例中，所述开关组K_n包括：开关K_n1、开关K_n2、……开关K_nN，N为大于等于1的自然数；

所述电容阵列C_n包括：电容单元C_n1、电容单元C_n2、……电容单元C_nN；

所述电容阵列C_p包括：第一冗余单位电容C3、电容单元C_p1、电容单元C_p2、……电容单元C_pN；

所述开关组K_p包括：开关K3、开关K_p1、开关K_p2、……开关K_pN；其中，

所述第一冗余单位电容C3的上极板连接所述比较器的正向输入的端，所述第一冗余单位电容C3的下极板通过所述开关K3连接所述参考电压端或所述比较器的输入端；

所述电容单元C_nM的上极板和所述电容单元C_pM的上极板连接所述比较器的正向输入端；

所述电容单元C_nM的下极板通过开关K_n连接所述参考电压端，M为大于等于1，小于等于N的自然数；

所述电容单元C_pM的下极板通过开关K_p连接所述参考电压端或所述比较器的输入端。

在本发明的一个实施例中，所述电容单元C_nM和所述电容单元C_pM为二进制结构电容。

在本发明的一个实施例中，所述电容单元C_nM和所述电容单元C_pM的容值为2^M-1C；其中，

若M大于等于3时，则所述电容单元C_nM包括的电容的容值分别为2^M-2C、2^M-3C、……2¹C、2¹C，所述电容单元C_pM包括的电容的容值分别为2^M-2C、2^M-3C、……2¹C、2¹C。

在本发明的一个实施例中，所述开关组K_r包括：开关K_r1、开关K_r2、……开关K_rN，N为大于等于1的自然数；

所述电容阵列C_r包括：电容单元C_r1、电容单元C_r2、……电容单元C_rN；

所述电容阵列C_q包括：第二冗余单位电容C4、电容单元C_q1、电容单元C_q2、……电容单元C_qN；

所述开关组K_q包括：开关K_q1、开关K_q2、……开关K_qN；其中，

所述第二冗余单位电容C4的上极板连接所述比较器的正向输入的端，所述第二冗余单位电容C4的下极板通过所述开关K3连接所述参考电压端或所述比较器的输入端；

所述电容单元C_rM的上极板和所述电容单元C_qM的上极板连接所述比较器的正向输入端；

所述电容单元C_rM的下极板通过开关K_r连接所述参考电压端，M为大于等于1，小于等于N的自然数；

所述电容单元C_qM的下极板通过开关K_q连接所述参考电压端或所述比较器的输入端。

在本发明的一个实施例中，所述电容单元C_rM和所述电容单元C_qM为二进制结构电容。

在本发明的一个实施例中，所述电容单元C_rM和所述电容单元C_qM的容值为2^M-1C；其中，

若M大于等于3时，则所述电容单元C_rM包括的电容的容值分别为2^M-2C、2^M-3C、……2¹C、2¹C，所述电容单元C_qM包括的电容的容值分别为2^M-2C、2^M-3C、……2¹C、2¹C。

与现有技术相比，本发明的有益效果：

本发明提供的基于电源电压的超低功耗逐次逼近模数转换器避免了使用共模电压(VCM)，从而消除了共模电压产生的电路功耗；同时，在该模数转换器的数据的转换过程中，开关切换和复位时不消耗任何的能量，从而实现相对于传统时序100％的时序功耗缩减，进一步减少了逐次逼近型模数转换器的功耗。

附图说明

图1为本发明提供的基于电源电压的超低功耗逐次逼近模数转换器的结构示意图；

图2为本发明提供5-bit基于电源电压的超低功耗逐次逼近模数转换器的结构示意图；

图3为本发明提供的5-bit基于电源电压的超低功耗逐次逼近模数转换器在采样阶段的原理图；

图4为本发明提供的5-bit基于电源电压的超低功耗逐次逼近模数转换器的开关时序电路原理图；

图5为本发明提供的开关时序电路原理图的A部分示意图；

图6为本发明提供的开关时序电路原理图的B部分示意图；

图7为本发明提供的开关时序电路原理图的C部分示意图；

图8为本发明提供的开关时序电路原理图的D部分示意图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

实施例一

请参见图1至图8，图1为本发明提供的基于电源电压的超低功耗逐次逼近模数转换器的结构示意图；图2为本发明提供5-bit基于电源电压的超低功耗逐次逼近模数转换器的结构示意图；图3为本发明提供的5-bit基于电源电压的超低功耗逐次逼近模数转换器在采样阶段的原理图；图4为本发明提供的5-bit基于电源电压的超低功耗逐次逼近模数转换器的开关时序电路原理图；图5为本发明提供的开关时序电路原理图的A部分示意图；图6为本发明提供的开关时序电路原理图的B部分示意图；图7为本发明提供的开关时序电路原理图的C部分示意图；图8为本发明提供的开关时序电路原理图的D部分示意图。

本发明实施例提供了一种基于电源电压的超低功耗逐次逼近模数转换器，如图1所示，具体包括：第一采样单元、第一控制逻辑单元、第二采样单元、第二控制逻辑单元、自举开关K1、自举开关K2和比较器；其中，

所述比较器的正向输入端分别连接所述第一采样单元和所述自举开关K1；

所述比较器的反向输入端分别连接所述第二采样单元和所述自举开关K2；

所述比较器的输出端分别连接所述第一控制逻辑单元和所述第二控制逻辑单元；

所述第一控制逻辑单元分别连接所述自举开关K1和所述第一采样单元；

所述第二控制逻辑单元分别连接所述自举开关K2和所述第二采样单元。

具体地，采用信号Vip通过自举开关K1进入该模数转换器的第一采样单元；采用信号Vin通过自举开关K2进入该模数转换器的第二采样单元。

进一步地，所述第一采样单元包括：开关组K_n、电容阵列C_n、电容阵列C_p、开关组K_p；其中，

所述自举开关K1、所述电容阵列C_n的上极板和所述电容阵列C_p的上极板连接至所述比较器的正向输入端；

所述电容阵列C_n的下极板通过所述开关组K_n连接至参考电压端；

所述电容阵列C_p的下极板通过所述开关组K_p连接至所述参考电压端或所述比较器的输入端；

所述开关组K_n和所述开关组K_p连接至所述第一控制逻辑单元。

进一步地，所述第二采样单元包括：开关组K_q、电容阵列C_q、电容阵列C_r、开关组K_r；其中，

所述自举开关K2、所述电容阵列C_q的上极板和所述电容阵列C_r的上极板连接至所述比较器的反向输入端；

所述电容阵列C_q的下极板通过所述开关组K_q连接至所述参考电压端或所述比较器的输入端；

所述电容阵列C_r的下极板通过所述开关组K_r连接至所述参考电压端；

所述开关组K_q和所述开关组K_r连接至所述第二控制逻辑单元。

进一步地，所述参考电压包括：电源电压Vref和地电压GND。

进一步地，本发明实施例提供的模数转换器为(N+2)bit的基于电源电压的超低功耗逐次逼近模数转换器时，则所述开关组K_n包括：开关K_n1、开关K_n2、……开关K_nN，N为大于等于1的自然数；

所述电容阵列C_n包括：电容单元C_n1、电容单元C_n2、……电容单元C_nN；

所述电容阵列C_p包括：第一冗余单位电容C3、电容单元C_p1、电容单元C_p2、……电容单元C_pN；

所述开关组K_p包括：开关K3、开关K_p1、开关K_p2、……开关K_pN；其中，

所述第一冗余单位电容C3的上极板连接所述比较器的正向输入的端，所述第一冗余单位电容C3的下极板通过所述开关K3连接所述参考电压端或所述比较器的输入端；

所述电容单元C_nM的上极板和所述电容单元C_pM的上极板连接所述比较器的正向输入端；

所述电容单元C_nM的下极板通过开关K_n连接所述参考电压端，M为大于等于1，小于等于N的自然数。优选的，M大于等于1，小于等于14。

所述电容单元C_pM的下极板通过开关K_p连接所述参考电压端或所述比较器的输入端，具体地，所述电容单元C_pM的下极板还可以通过短接线连接在一起。

进一步地，所述电容单元C_nM和所述电容单元C_pM为二进制结构电容。

进一步地，所述电容单元C_nM和所述电容单元C_pM的容值为2^M-1C；其中，

若M大于等于3时，则所述电容单元C_nM包括的电容的容值分别为2^M-2C、2^M-3C、……2¹C、2¹C，所述电容单元C_pM包括的电容的容值分别为2^M-2C、2^M-3C、……2¹C、2¹C。

进一步地，所述开关组K_r包括：开关K_r1、开关K_r2、……开关K_rN，N为大于等于1的自然数；

所述电容阵列C_r包括：电容单元C_r1、电容单元C_r2、……电容单元C_rN；

所述电容阵列C_q包括：第二冗余单位电容C4、电容单元C_q1、电容单元C_q2、……电容单元C_qN；

所述开关组K_q包括：开关K_q1、开关K_q2、……开关K_qN；其中，

所述第二冗余单位电容C4的上极板连接所述比较器的正向输入的端，所述第二冗余单位电容C4的下极板通过所述开关K3连接所述参考电压端或所述比较器的输入端，；

所述电容单元C_rM的上极板和所述电容单元C_qM的上极板连接所述比较器的正向输入端；

所述电容单元C_rM的下极板通过开关K_r连接所述参考电压端，M为大于等于1，小于等于N的自然数；优选的，M大于等于1，小于等于14。

所述电容单元C_qM的下极板通过开关K_q连接所述参考电压端或所述比较器的输入端，具体地，所述电容单元C_qM的下极板还可以通过短接线连接在一起。

进一步地，所述电容单元C_rM和所述电容单元C_qM为二进制结构电容。

进一步地，所述电容单元C_rM和所述电容单元C_qM的容值为2^M-1C；其中，

若M大于等于3时，则所述电容单元C_rM包括的电容的容值分别为2^M-2C、2^M-3C、……2¹C、2¹C，所述电容单元C_qM包括的电容的容值分别为2^M-2C、2^M-3C、……2¹C、2¹C。

具体地，例如当M＝8时，则电容阵列C_n、电容阵列C_p、电容阵列C_q、电容阵列C_r的最高位电容均为128C，且电容阵列中大于2C的电容都被拆分为最小电容为2C的二进制结构电容，即当该电容单元容值为2⁷C时，则其由2⁶C、2⁵C、2⁴C、2³C、2²C、2¹C、2¹C组成。

下面通过举例对本发明实施例进行进一步描述，当N＝8时，本发明实施例提供了一种10bit基于电源电压的超低功耗逐次逼近模数转换器，其开关时序具体如下：

采样阶段，电容阵列C_n的电容下极板接地(GND)，采样到的模拟信号Vip通过自举开关K1输入比较器的正向输入端，采样到的模拟信号Vin通过自举开关K2输入比较器的反向输入端，电容阵列C_p中最高位有效位的电容单元C_p8下极板通过开关K_p8连接到比较器的反向端，而电容阵列C_p中剩余的其他电容单元的下极板，通过开关组K_p连接到比较器正向输入端，电容阵列C_n和电容阵列C_p中电容单元的上极板都连接到比较器的反向输入端；电容阵列Cr的电容单元下极板通过开关组K_r接地电压GND，电容阵列C_q中最高位有效位电容单元C_q8下极板通过开关K_q8连接到比较器正向输入端，电容阵列C_q中剩余电容单元的下极板通过开关组K_q连接到比较器反向输入端，电容阵列C_q和电容阵列C_r中电容单元的上极板都连接到比较器的反向输入端。

采样完成后，将开关组K_p断开，并将电容阵列C_p中电容单元的下极板通过短接线连接在一起。在电容阵列C_p中，其最高有效位的电容单元的容值为2⁷C，最高有效位电容单元的容值等于该电容阵列中剩余的电容单元的容值的总和(即2⁷C＝2⁶C+2⁵C+2⁴C+2³C+2²C+2¹C+2⁰C+C)，并且最高有效位电容单元下极板电位为Vin，而剩余电容单元的下极板电位为Vip，所以电容单元下极板短接后经过电荷再分配使得电容阵列C_p的电容单元下极板电位变为现有技术中的模数转换器的时序中所应用的共模电压(VCM)，通过短接免除了专用于产生VCM的电路，这在一定程度上减小了本发明实施例提供的逐次逼近型模数转换器的功耗和面积。对电容阵列C_q中电容单元的下极板进行与电容阵列C_p相同的短接操作，也可以使得该阵列中电容单元的下极板电位变为VCM。电容阵列C_n和C_r中的电容单元下极板始终保持与地电压GND连接。

短接产生共模电压VCM之后开始第一次比较，根据比较结果需要将比较器电位大的一端的电压减去1/2Vref，电位小的一端的电压保持不变。为实现上述电压变化，在VIP＞VIN时，将电容阵列C_p中电容单元C_p1下极板连接到地电压GND，并将电容阵列C_r中电容单元C_r1下极板连接到地电压GND，将其他电容单元的下极板都断开连接，使之处于悬空状态；在VIP＜VIN时，将电容阵列C_n中电容单元C_n1下极板连接到地电压GND，并将电容阵列C_q中电容单元C_q1下极板连接到地电压GND，将其他电容的下极板都断开连接使之处于悬空状态。

第二次比较完成后，如果比较器VIP＞VIN，在前一次开关切换的基础上将电容阵列C_n中电容单元C_n1下极板从悬空状态切换到地电压GND，并将电容阵列C_r中电容单元C_r1下极板从地电压GND切换到悬空状态，将电容阵列C_q中电容单元C_q1下极板从悬空状态切换到电源电压Vref，此时比较器正向输入端所连接的电容单元的上极板电位将加上1/4Vref，比较器的反向输入端所连接的电容单元上极板电位将加上1/2Vref；如果比较器VIP＜VIN时，将电容阵列C_n中电容单元C_n1下极板从悬空状态切换到地电压GND，此时比较器的正向输入端所连接的电容单元上极板电位将加上1/4Vref，比较器的反向输入端所连接的电容单元上极板电位保持不变。

在第一次比较结果为1的情况下，该模数转换器从第三次到第九次比较之后的开关转换，根据比较结果比较器只有正向端的电位需要进行变化。如果比较的结果为1则正向输入端减去一个电压值ΔV，如果比较结果为0则正向输入端加上一个电压值ΔV。将C_n中相关电容单元的下极板从悬空状态切换到地电压GND，可以使比较器正向输入端加上一个电压值ΔV，而将C_p中相关电容单元的下极板从悬空状态切换到地电压GND，可以使比较器正向输入端减去一个电压值ΔV。其中ΔV＝(1/2ⁱ)Vref，i为3≤i≤9的整数。而在第一次比较结果为0的情况下，从第三次比较到第九次比较之后的开关转换，根据比较结果比较器只有反向输入端的电位需要进行与上述相对应的改变。

最后一次比较完成后就能得到一个二进制码，此时一次数据量化完成，将所有的电容单元恢复到初始采样阶段的连接状态。

为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图进行详细描述。

如图2所示，后续将依据该5-bit SAR ADC实例详细描述本发明提出的新型开关时序，包含电容阵列的组成、整个数据量化过程中开关的切换、共模电平VCM的产生以及开关能耗。

在图2中，比较器两端的电容阵列完全一样，因此以比较器正向端为例来说明电容阵列的构成。正向输入端电容阵列分为两部分，电容阵列C_n是由三组二进制结构电容单元(C_n3、C_n2、C_n1)组成，其中C_n1＝C(C为单位电容)、C_n2＝2×C_n1＝2C、C_n3＝2×C_n2＝4C，电容C_n3经过拆分为C_n3＝C_n31+C_n32＝2C+2C；电容阵列C_p2是由三组二进制结构电容(C_p3、C_p2、C_p1)和一个冗余单位电容C组成，其中C_p1＝C、C_p2＝2×C_p1＝2C、C_p3＝2×C_p2＝4C，电容C_p3经过拆分为C_p3＝C_p31+C_p32＝2C+2C。反向输入端电容阵列中电容与正向输入端电容一一对应。

本发明所用的开关时序具体如下：采样阶段如图3所示，电容阵列C_n的电容单元(C_n3、C_n2、C_n1)下极板接地电压GND，电容阵列C_p中高有效位电容单元C_p3拆分后的电容C_p31和C_p32的下极板连接到比较器反向输入端所采样到的输入模拟信号Vin，电容阵列C_p中剩余电容单元(C_p2、C_p1)和冗余单位电容C的下极板连接到比较器正向输入端采样到的输入模拟信号Vip；电容阵列C_r的电容单元(C_r3、C_r2、C_r1)下极板接地电压GND，电容阵列C_q中最高有效位电容单元C_q3拆分后的电容C_q31和C_q32的下极板连接到比较器正向输入端采样到的输入模拟信号Vip，电容阵列C_q中剩余电容(C_q2、C_q1)和冗余单位电容C的下极板连接到比较器反向输入端采样到的输入模拟信号Vin。

如图4(a)所示，采样完成后将电容阵列C_p中的电容单元(C_p31、C_p32、C_p2、C_p1)和冗余单位电容C的下极板短接在一起，由于C_p31+C_p32＝C_p2+C_p1+C，并且Vin+Vip＝2×VCM，所以短接后经过电荷再分配使得这些电容的下极板电位为VCM。电容阵列C_q中电容单元(C_q31、C_q32、C_q2、C_q1)和冗余单位电容C短接后下极板电位也为VCM。通过短接操作产生了VCM，消除了共模电压产生电路的功耗与面积。电容阵列C_n和电容阵列C_r中的电容下极板保持接地电压GND。

在采用短接技术产生共模电压后开始第一次比较。此处只考虑Vip>Vin时的量化过程，而Vip<Vin的量化过程与此相对应。假设比较结果D1＝1，则开关转换结果，如图4(b)所示，电容单元C_p1的下极板接地电压GND，这使得该电容上极板的电位减去一个电压值ΔV，其中ΔV＝1/2Vref；电容单元C_r1的下极板接地电压GND，这使得该电容上极板的电位保持不变；剩余电容下极板全部悬空。将电容下极板悬空和接地电压GND的切换过程中并不消耗能量，所以第一次转换过程中能量消耗为0。开关转换完成后开始第二次比较。

第二次比较完成后，如果比较结果D2＝1，则开关转换结果如图4(c)所示，电容C_n1的下极板从悬空状态切换到接地电压GND，此时该电容上极板加上一个电压值ΔV，其中ΔV＝1/4Vref；电容C_r1的下极板从接地电压GND切换到悬空状态，电容C_q1的下极板从悬空状态切换到接电源电压Vref，此时该电容上极板加上一个电压值ΔV，其中ΔV＝1/2Vref。如果比较结果D2＝0，则开关转换结果如图4(d)所示：电容C_n1的下极板从悬空状态切换到接地电压GND，此时该电容上极板加上一个电压值ΔV，其中ΔV＝1/4Vref；电容C_r1的下极板保持与地电压GND连接，此时该电容上极板电位保持不变。此次转换过程中能量消耗为0。

如图4(c)和4(d)以及图5、图6、图7、图8所示，是第三次比较到第五次比较之间的比较和开关转换过程。这个过程中只有比较器正向端的电容阵列C_n和电容阵列C_p中的电容进行切换。假设最终比较结果D＝11011，如图6所示，则第三次比较完成后根据比较结果D3＝0将C_n2的下极板从悬空状态切换到接地电压GND，此时该电容上极板加上一个电压值ΔV，其中ΔV＝1/8Vref；第四次比较完成后根据比较结果D4＝1，将电容C_n31和C_p31的下极板由悬空状态切换到地电压GND，此时该电容的上极板电压减去一个电压值ΔV，其中ΔV＝1/16Vref。第五次比较完成后不需要进行开关切换，得到比较结果D5＝1。第三次和第四次比较完成后开关切换的过程中把相关电容下极板连接到地电压GND，使得开关切换能量消耗为0。

五次比较完成后便得到一个5位的二进制码，标志着一次数据量化完成，然后将所有的电容恢复到初始采样阶段的连接状态。在将所有电容恢复初始采样阶段的连接状态过程中能量消耗为0。

本发明提供的基于电源电压的超低功耗逐次逼近模数转换器避免了使用共模电压(VCM)，从而消除了共模电压产生的电路功耗；同时，在该模数转换器的数据的转换过程中，开关切换和复位时不消耗任何的能量，从而实现相对于传统时序100％的时序功耗缩减，进一步减少了逐次逼近型模数转换器的功耗。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (7)

1.一种基于电源电压的超低功耗逐次逼近模数转换器，其特征在于，包括：第一采样单元、第一控制逻辑单元、第二采样单元、第二控制逻辑单元、自举开关K1、自举开关K2和比较器；其中，

所述比较器的正向输入端分别连接所述第一采样单元和所述自举开关K1；

所述比较器的反向输入端分别连接所述第二采样单元和所述自举开关K2；

所述比较器的输出端分别连接所述第一控制逻辑单元和所述第二控制逻辑单元；

所述第一控制逻辑单元分别连接所述自举开关K1和所述第一采样单元；

所述第二控制逻辑单元分别连接所述自举开关K2和所述第二采样单元；

所述第一采样单元包括：开关组Kn、电容阵列Cn、电容阵列Cp、开关组Kp；其中，所述自举开关K1、所述电容阵列Cn的上极板和所述电容阵列Cp的上极板连接至所述比较器的正向输入端；所述电容阵列Cn的下极板通过所述开关组Kn连接至参考电压端；所述电容阵列Cp的下极板通过所述开关组Kp连接至所述参考电压端或所述比较器的输入端；所述开关组Kn和所述开关组Kp连接至所述第一控制逻辑单元；

所述第二采样单元包括：开关组Kq、电容阵列Cq、电容阵列Cr、开关组Kr；其中，所述自举开关K2、所述电容阵列Cq的上极板和所述电容阵列Cr的上极板连接至所述比较器的反向输入端；所述电容阵列Cq的下极板通过所述开关组Kq连接至所述参考电压端或所述比较器的输入端；所述电容阵列Cr的下极板通过所述开关组Kr连接至所述参考电压端；所述开关组Kq和所述开关组Kr连接至所述第二控制逻辑单元；

所述参考电压包括：电源电压Vref和地电压GND；

其中，所述逐次逼近模数转换器在采样时，所述电容阵列Cn中的电容单元的下极板通过所述开关组Kn接地，所述电容阵列Cp中最高位有效位的电容单元的下极板通过所述开关组Kp中的一个开关连接所述比较器的反向输入端，所述电容阵列Cp中剩余的其他电容单元的下极板通过所述开关组Kp中剩余的其他开关连接所述比较器正向输入端；所述电容阵列Cn和所述电容阵列Cp中电容单元的上极板均连接所述比较器的反向输入端；所述电容阵列Cr中的电容单元的下极板通过所述开关组Kr接地，所述电容阵列Cq中最高位有效位的电容单元的下极板通过所述开关组Kq中的一个开关连接所述比较器正向输入端，所述电容阵列Cq中剩余的其他电容单元的下极板通过所述开关组Kq连接所述比较器的反向输入端，所述电容阵列Cq和所述电容阵列Cr中的电容单元的上极板均连接所述比较器的反向输入端；

所述逐次逼近模数转换器在采样完成后，所述开关组Kp断开，所述电容阵列Cp中的电容单元的下极板短接在一起；所述开关组Kq断开，所述电容阵列Cq中的电容单元的下极板短接在一起；所述电容阵列Cn和所述电容阵列Cr中的电容单元的下极板始终接地；

所述逐次逼近模数转换器在数据转换过程中，随电压转换进程逐次增加接入到所述比较器两端的电容单元的数量，未接入所述比较器中的电容单元呈悬空状态。

2.根据权利要求1所述的基于电源电压的超低功耗逐次逼近模数转换器，其特征在于，所述开关组K_n包括：开关K_n1、开关K_n2、……开关K_nN，N为大于等于1的自然数；

所述电容阵列C_n包括：电容单元C_n1、电容单元C_n2、……电容单元C_nN；

所述电容阵列C_p包括：第一冗余单位电容C3、电容单元C_p1、电容单元C_p2、……电容单元C_pN；

所述开关组K_p包括：开关K3、开关K_p1、开关K_p2、……开关K_pN；其中，

所述第一冗余单位电容C3的上极板连接所述比较器的正向输入端，所述第一冗余单位电容C3的下极板通过所述开关K3连接所述参考电压端或所述比较器的输入端；

所述电容单元C_nM的上极板和所述电容单元C_pM的上极板连接所述比较器的正向输入端；

所述电容单元C_nM的下极板通过开关K_n连接所述参考电压端，M为大于等于1，小于等于N的自然数；

所述电容单元C_pM的下极板通过开关K_p连接所述参考电压端或所述比较器的输入端。

3.根据权利要求2所述的基于电源电压的超低功耗逐次逼近模数转换器，其特征在于，所述电容单元C_nM和所述电容单元C_pM为二进制结构电容。

4.根据权利要求3所述的基于电源电压的超低功耗逐次逼近模数转换器，其特征在于，所述电容单元C_nM和所述电容单元C_pM的容值为2^M-1C；其中，

若M大于等于3时，则所述电容单元C_nM包括的电容的容值分别为2^M-2C、2^M-3C、……2¹C、2¹C，所述电容单元C_pM包括的电容的容值分别为2^M-2C、2^M-3C、……2¹C、2¹C。

5.根据权利要求1所述的基于电源电压的超低功耗逐次逼近模数转换器，其特征在于，所述开关组K_r包括：开关K_r1、开关K_r2、……开关K_rN，N为大于等于1的自然数；

所述电容阵列C_r包括：电容单元C_r1、电容单元C_r2、……电容单元C_rN；

所述电容阵列C_q包括：第二冗余单位电容C4、电容单元C_q1、电容单元C_q2、……电容单元C_qN；

所述开关组K_q包括：开关K_q1、开关K_q2、……开关K_qN；其中，

所述第二冗余单位电容C4的上极板连接所述比较器的正向输入的端，所述第二冗余单位电容C4的下极板通过所述开关K3连接所述参考电压端或所述比较器的输入端；

所述电容单元C_rM的上极板和所述电容单元C_qM的上极板连接所述比较器的正向输入端；

所述电容单元C_rM的下极板通过开关K_r连接所述参考电压端，M为大于等于1，小于等于N的自然数；

所述电容单元C_qM的下极板通过开关K_q连接所述参考电压端或所述比较器的输入端。

6.根据权利要求5所述的基于电源电压的超低功耗逐次逼近模数转换器，其特征在于，所述电容单元C_rM和所述电容单元C_qM为二进制结构电容。

7.根据权利要求6所述的基于电源电压的超低功耗逐次逼近模数转换器，其特征在于，所述电容单元C_rM和所述电容单元C_qM的容值为2^M-1C；其中，

若M大于等于3时，则所述电容单元C_rM包括的电容的容值分别为2^M-2C、2^M-3C、……2¹C、2¹C，所述电容单元C_qM包括的电容的容值分别为2^M-2C、2^M-3C、……2¹C、2¹C。

Images